JP2011003890A - 積層用半導体モジュール及び積層型半導体モジュール - Google Patents
積層用半導体モジュール及び積層型半導体モジュール Download PDFInfo
- Publication number
- JP2011003890A JP2011003890A JP2010115860A JP2010115860A JP2011003890A JP 2011003890 A JP2011003890 A JP 2011003890A JP 2010115860 A JP2010115860 A JP 2010115860A JP 2010115860 A JP2010115860 A JP 2010115860A JP 2011003890 A JP2011003890 A JP 2011003890A
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- opening
- shape
- substrate
- planar shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】下層モジュールの第1の基板(11)の上層モジュールとの接続面に、パッド(15)を設け、この一部を絶縁膜(20)で被覆してパッド(15)が露出する開口部(3)が形成され、下層モジュールの第1の基板(11)の下面に第1の接続端子(2)が形成され、開口部(3)の平面形状が第1の接続端子(2)の平面形状とは異なり、開口部(3)の外形が第1の接続端子(2)よりも大きく、上方向からの透過検査でも開口部(3)に広がった第2の接続端子(30)の下端の形状が、他の端子に隠れないことを特徴とする。
【選択図】図1
Description
具体的には、図8(a)(b)に挙げた例では、パッド15aの形状が円形であり、外部接続用端子2もボール形状の円形状であるため、非接触の透過検査において積層型半導体モジュールを上部から透過させても共に円形状の同一になっている。しかも上下接合状態での接続面の円形状に対し、未接合状態や非接触状態でも上部の端子のボールの平面形状そのものが見られ、共に同形状になっている。その上、最下部の端子、上部の端子等同形状の接続端子がサイズに関係なく混在しているため、未接合の状態であっても、接合した状態と大きさや形状が一見して同じで、さらに他の接続端子とも形状が同一であるため、接合箇所や他の接続端子の区別が困難である。
図1(a)は本発明の積層型半導体モジュールを示す。なお、端子、電極及び配線等の個数および形状については省略又は図示しやすい個数および形状等としている。以下の全ての図において同様の省略などを行っている。
第1のパッケージPK21は、第1の基板11と、第1の基板11のチップ保持面に実装された第1の半導体チップ12とにより構成されている。
図4には図3の平面図に加え、第1の接続端子2の投影図を合わせて示している。
ここで開口部3は開口の形状が四角形状であるのに対し、第1の接続端子2が半田ボールであるためその形状は円形状をしていることで、両者が異なる平面形状をしている。しかも開口部3の外形は、外部接続用端子2よりも大きい。
図6(a)は開口部3の形状が十字形の場合、図6(b)は開口部3の形状が正方形でコーナにアールを付けた場合、図6(c)は開口部3の形状が五角形の場合、図6(d)は開口部3の形状が正方形でコーナ部分に内側に向かって突出したアールを付けた場合、図6(e)は開口部3の形状は、一部が変形した変形楕円形の場合である。この何れの場合でも開口部3の多角形の外形は、第1の接続端子2の径よりも大きくする。このように、十字形、角部にアールを設けたもの、五角形、辺の一部に円弧を含むような多角形、全て曲線であるが角がある多角形等であってもよい。
なお、開口部3の大きさは、第1の接続端子2の径全体を包む大きさであればよく、その形状全体を隠すような大きさにすればよい。例えば、実際には外部端子径のばらつきレベルとして0.01mm以下程度、開口サイズのばらつきも0.01mm程度あるため、2乗平均の0.015mm以上に、端子径よりも大きくするのが望ましい。それにより、ほぼ全部の外部接続用端子径に隠れることなく、開口部での接続面が確認できる。
PK22 第2のパッケージ
2 外部接続端子
3 開口部(上層モジュール接続用パッド開口部)
11 第1の基板
12 第1の半導体チップ
13 第1のチップ接続端子
14 導電性接着材
15 上層モジュール接続用パッド
16 アンダーフィル樹脂
20 絶縁膜
22 第2の半導体チップ
23 第1のチップ端子
24 突起電極
25 第2の基板
30 モジュール間接続端子
Claims (14)
- 一方の面に第1の半導体チップが実装され、他方の面に第1の接続端子が形成された第1の基板の前記一方の面に、前記第1の半導体チップの保持領域外に上層モジュールと電気的に接続可能なパッドを設け、
前記パッドの一部を被覆するよう第1の基板の前記一方の面に形成された絶縁膜に、前記パッドが露出するように開口された開口部が形成され、
前記開口部の平面形状が第1の接続端子の平面形状とは異なり、第1の接続端子と前記開口部との積層方向に透過検査した状態において前記開口部の外形が第1の接続端子からはみ出している
積層用半導体モジュール。 - 前記開口部のピッチと第1の接続端子のピッチとは等しいことを特徴とする
請求項1に記載の積層用半導体モジュール。 - 前記開口部の外形が第1の接続端子よりも大きい
請求項1記載の積層用半導体モジュール。 - 前記開口部の外形が第1の接続端子よりも大きく、かつ前記開口部のピッチと第1の接続端子のピッチとは等しい
請求項1に記載の積層用半導体モジュール。 - 前記開口部の平面形状が多角形状または変形楕円形、第1の接続端子の平面形状が円形状であり、前記開口部の外形が第1の接続端子の径よりも大きい
請求項1記載の積層用半導体モジュール。 - 前記開口部の平面形状が多角形状または変形楕円形、第1の接続端子の平面形状が円形状であり、前記開口部の外形が第1の接続端子の径よりも大きく、かつ前記開口部のピッチと第1の接続端子のピッチとは等しい
請求項1に記載の積層用半導体モジュール。 - 前記開口部の平面形状が多角形状または変形楕円形、第1の接続端子の平面形状が円形状であり、前記開口部の外形が第1の接続端子の径よりも大きく、かつ第1の接続端子の径に対して、前記開口部の外形が15μm以上大きい
請求項1に記載の積層用半導体モジュール。 - 一方の面に第1の半導体チップが実装された第1の基板の前記一方の面に、第2の半導体チップが実装された第2の基板を積層して第1の基板と第2の基板の間を第2の接続端子で接続して実装した積層型半導体モジュールであって、
第1の基板の前記一方の面の第1の半導体チップの保持領域外に第2の基板と電気的に接続可能なパッドを設け、
前記パッドの一部を被覆するよう第1の基板の前記一方の面に形成された絶縁膜に、前記パッドが露出するように開口された開口部が形成され、
前記開口部の平面形状が第2の接続端子の平面形状ならびに第1の基板の他方の面に形成された第1の接続端子の平面形状とは異なり、
一端が第2の基板に接続された第2の接続端子の他端が溶融して凝固して前記開口部を満たして前記パッドに接合され、第1の接続端子と前記開口部との積層方向に透過検査した状態において前記開口部の外形が第2の接続端子ならびに第1の接続端子からはみ出している
積層型半導体モジュール。 - 前記開口部の高さは、前記第2の接続端子の高さの半分以下である
請求項8記載の積層型半導体モジュール。 - 前記開口部の外形は、第2の接続端子の径よりも15μm以上大きい
請求項8に記載の積層型半導体モジュール。 - 前記開口部の平面形状が第2の接続端子の平面形状ならびに第1の基板の他方の面に形成された第1の接続端子の平面形状とは異なり、
一端が第2の基板に接続された第2の接続端子の他端が溶融して凝固して前記開口部を満たして前記パッドに接合され、
前記開口部の外形が第2の接続端子ならびに第1の接続端子よりも大きい
請求項8記載の積層型半導体モジュール。 - 前記開口部の平面形状が第2の接続端子の平面形状ならびに第1の基板の他方の面に形成された第1の接続端子の平面形状とは異なり、
一端が第2の基板に接続された第2の接続端子の他端が溶融して凝固して前記開口部を満たして前記パッドに接合され、
前記開口部の外形が第2の接続端子ならびに第1の接続端子よりも大きく、かつ前記開口部の高さは、前記第2の接続端子の高さの半分以下である
請求項8記載の積層型半導体モジュール。 - 前記開口部の平面形状が多角形状または変形楕円形に形成され、
一端が第2の基板に接続された第2の接続端子の他端が溶融して凝固して前記開口部を満たして前記パッドに接合され、
第2の接続端子の平面形状ならびに第1の基板の他方の面に形成された第1の接続端子の平面形状が円形状であり、前記開口部の外形が第2の接続端子ならびに第1の接続端子の径よりも大きい
請求項8記載の積層型半導体モジュール。 - 前記開口部の平面形状が多角形状または変形楕円形に形成され、
一端が第2の基板に接続された第2の接続端子の他端が溶融して凝固して前記開口部を満たして前記パッドに接合され、
第2の接続端子の平面形状ならびに第1の基板の他方の面に形成された第1の接続端子の平面形状が円形状であり、前記開口部の外形が第2の接続端子ならびに第1の接続端子の径よりも大きく、かつ前記開口部の高さは、前記第2の接続端子の高さの半分以下である
請求項8記載の積層型半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010115860A JP5489860B2 (ja) | 2009-05-20 | 2010-05-20 | 積層型半導体モジュール |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009121483 | 2009-05-20 | ||
JP2009121483 | 2009-05-20 | ||
KR10-2010-0034715 | 2010-04-15 | ||
KR1020100034715A KR101671258B1 (ko) | 2009-05-20 | 2010-04-15 | 적층형 반도체 모듈 |
JP2010115860A JP5489860B2 (ja) | 2009-05-20 | 2010-05-20 | 積層型半導体モジュール |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011003890A true JP2011003890A (ja) | 2011-01-06 |
JP2011003890A5 JP2011003890A5 (ja) | 2013-04-18 |
JP5489860B2 JP5489860B2 (ja) | 2014-05-14 |
Family
ID=43103962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010115860A Expired - Fee Related JP5489860B2 (ja) | 2009-05-20 | 2010-05-20 | 積層型半導体モジュール |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5489860B2 (ja) |
KR (1) | KR101671258B1 (ja) |
CN (1) | CN101894817B (ja) |
TW (1) | TWI518869B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013001999A1 (ja) * | 2011-06-29 | 2013-01-03 | 日本碍子株式会社 | 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール |
CN111223836A (zh) * | 2018-11-26 | 2020-06-02 | 瑞萨电子株式会社 | 半导体器件和电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0951017A (ja) * | 1995-08-04 | 1997-02-18 | Fujitsu Ltd | 半導体モジュール |
JPH11233936A (ja) * | 1998-02-18 | 1999-08-27 | Hitachi Shonan Denshi Co Ltd | はんだ接合検査方法、及びその方法を使用する表面実装配線板 |
JP2007123466A (ja) * | 2005-10-27 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 積層半導体装置及び積層半導体装置の下層モジュール |
JP2008294014A (ja) * | 2007-05-22 | 2008-12-04 | Canon Inc | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3173410B2 (ja) * | 1997-03-14 | 2001-06-04 | 松下電器産業株式会社 | パッケージ基板およびその製造方法 |
JP4204989B2 (ja) * | 2004-01-30 | 2009-01-07 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
US7550680B2 (en) * | 2006-06-14 | 2009-06-23 | Stats Chippac Ltd. | Package-on-package system |
-
2010
- 2010-04-15 KR KR1020100034715A patent/KR101671258B1/ko active IP Right Grant
- 2010-05-18 CN CN201010188815.9A patent/CN101894817B/zh not_active Expired - Fee Related
- 2010-05-19 TW TW099115884A patent/TWI518869B/zh active
- 2010-05-20 JP JP2010115860A patent/JP5489860B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0951017A (ja) * | 1995-08-04 | 1997-02-18 | Fujitsu Ltd | 半導体モジュール |
JPH11233936A (ja) * | 1998-02-18 | 1999-08-27 | Hitachi Shonan Denshi Co Ltd | はんだ接合検査方法、及びその方法を使用する表面実装配線板 |
JP2007123466A (ja) * | 2005-10-27 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 積層半導体装置及び積層半導体装置の下層モジュール |
JP2008294014A (ja) * | 2007-05-22 | 2008-12-04 | Canon Inc | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013001999A1 (ja) * | 2011-06-29 | 2013-01-03 | 日本碍子株式会社 | 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール |
US9247633B2 (en) | 2011-06-29 | 2016-01-26 | Ngk Insulators, Ltd. | Circuit board for peripheral circuits of high-capacity modules, and a high-capacity module including a peripheral circuit using the circuit board |
CN111223836A (zh) * | 2018-11-26 | 2020-06-02 | 瑞萨电子株式会社 | 半导体器件和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN101894817A (zh) | 2010-11-24 |
KR101671258B1 (ko) | 2016-11-01 |
JP5489860B2 (ja) | 2014-05-14 |
TW201042751A (en) | 2010-12-01 |
CN101894817B (zh) | 2015-03-11 |
KR20100125174A (ko) | 2010-11-30 |
TWI518869B (zh) | 2016-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4512545B2 (ja) | 積層型半導体モジュール | |
JP5143211B2 (ja) | 半導体モジュール | |
JP4901458B2 (ja) | 電子部品内蔵基板 | |
JP5342422B2 (ja) | 半導体装置およびその製造方法 | |
WO2010047006A1 (ja) | 半導体装置およびその製造方法 | |
JP2009141228A (ja) | 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール | |
TW201836107A (zh) | 半導體裝置 | |
JP2000022039A (ja) | 半導体装置及びその製造方法 | |
JP2006134912A (ja) | 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ | |
TWI574364B (zh) | 封裝體及其製作方法 | |
JP5489860B2 (ja) | 積層型半導体モジュール | |
US7759795B2 (en) | Printed circuit board having reliable bump interconnection structure, method of fabricating the same, and semiconductor package using the same | |
US8716868B2 (en) | Semiconductor module for stacking and stacked semiconductor module | |
JP5331371B2 (ja) | 電子部品パッケージ、回路基板、電子部品実装装置、およびそれらの接合部の検査方法 | |
JP5113793B2 (ja) | 半導体装置およびその製造方法 | |
TWI395280B (zh) | 用於晶圓級半導體測試之測試座及測試板 | |
JP2009239239A5 (ja) | ||
JP2008182264A (ja) | 半導体装置、その製造方法およびその検査方法 | |
JP5068133B2 (ja) | 半導体チップ積層構造体及び半導体装置 | |
JP2005123463A (ja) | 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器 | |
JP4191169B2 (ja) | 半導体装置及び実装体 | |
JP2007266501A (ja) | 半導体装置の実装方法及び実装基板 | |
JP4955997B2 (ja) | 回路モジュールおよび回路モジュールの製造方法 | |
JP2005217069A (ja) | 半導体装置 | |
JP2005235854A (ja) | グリッドアレイ型電極を有する電子部品の電極構造とその実装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130306 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5489860 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |