JPH11233936A - はんだ接合検査方法、及びその方法を使用する表面実装配線板 - Google Patents

はんだ接合検査方法、及びその方法を使用する表面実装配線板

Info

Publication number
JPH11233936A
JPH11233936A JP3604898A JP3604898A JPH11233936A JP H11233936 A JPH11233936 A JP H11233936A JP 3604898 A JP3604898 A JP 3604898A JP 3604898 A JP3604898 A JP 3604898A JP H11233936 A JPH11233936 A JP H11233936A
Authority
JP
Japan
Prior art keywords
land portion
solder
substrate
land
solder joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3604898A
Other languages
English (en)
Inventor
Junji Aikawa
純司 相川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Information Systems Ltd
Original Assignee
Hitachi Information Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Information Systems Ltd filed Critical Hitachi Information Systems Ltd
Priority to JP3604898A priority Critical patent/JPH11233936A/ja
Publication of JPH11233936A publication Critical patent/JPH11233936A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

(57)【要約】 【課題】 はんだ接合状態を容易かつ正確に判定するこ
と。 【解決手段】 双方のランド部4,2を互いに交差方向
に配置した場合、これらの間のはんだ接合部分にはんだ
が充填されていると、透視画像として全体的に濃淡の差
が明確となり、はんだ接合部分にはんだが充満されてい
ないと、濃淡の差が不明確となるので、従来技術のよう
に電子部品ランド部4と基板ランド部2とが全く重なっ
た状態でX線検査するものに比較すると、はんだ接合部
分の検査を良好に行うことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品を基板に
はんだ接合によって搭載したとき、そのはんだ接合状態
の良否を判定するはんだ接合検査方法と、その方法を専
ら使用する表面実装配線板とに関するものである。
【0002】
【従来の技術】一般に、電子部品をはんだ接合により基
板に搭載して表面実装配線板を組付けると、その電子部
品と基板間のはんだ接合状態の良否を検査装置によって
確認している。
【0003】従来、はんだ接合状態の検査装置としては
X線を利用し、該X線を基板に対し上方あるいは下方か
ら投射し、電子部品のランド部と基板のランド部との接
合状態をX線の透視画像(画面の濃淡)としてモニタす
ることにより、接合状態の良否を判定するものである。
その場合、図5(a)に示すように、基板1のランド部
2と電子部品3のランド部4との間に十分な量のはんだ
5が充填されると、そのはんだ接合部分が同図(b)に
交差した線にて示す如き濃い画像Aとして写ることによ
り「良」と判定する。一方、図6(a)に示すように、
何等かの不具合により電子部品ランド部4と基板ランド
部2との間にはんだ5が充填されず、双方のランド部
4,2間が離れた状態にあると、同図(b)に斜線にて
示す如き薄い画像Bとして写ることにより、「不良」と
判定するものである。
【0004】なお、基板ランド部2及び電子部品ランド
部4は、図5及び図6には円形形状のものを示したが、
これ以外としてほぼ真四角形状等のものもある。
【0005】
【発明が解決しようとする課題】ところで、上記に示す
従来のはんだ接合検査にあっては、はんだ接合状態の良
否を容易に判定し難い問題がある。即ち、電子部品ラン
ド部4と基板ランド部2とが全体的に重なった状態をX
線画像としてモニタリングしているので、電子部品ラン
ド部4と基板ランド部2間にはんだが存在してあって、
かつ双方のランド部4,2間が離れた状態にある場合で
も、その接合部分が濃い画像となってしまい、検査部位
である接合部分に濃淡の差が生じにくくなる結果、はん
だ接合状態の良否を的確に判定することができない問題
がある。
【0006】このような問題は、配線板の上方(あるい
は下方)から透視するX線画像であることによって発生
する関係上、配線板に対し横方向からX線画像をとるこ
とが容易に考えられる。しかしながらそのようにした場
合、電子部品ランド部4と基板ランド部2間の隙間は微
小であり、透視画像では横方向から判別し難い問題があ
る。
【0007】本発明の目的は、前記従来技術の問題点に
鑑み、電子部品と基板間のはんだ接合状態の良否を容易
かつ正確に判定し得るプリント配線板のはんだ接合検査
方法を提供することにあり、他の目的は、上記検査方法
を使用するに適した表面実装配線板を提供することにあ
る。
【0008】
【課題を解決するための手段】本発明のはんだ接合検査
方法では、予め、部品に対しランド部を長尺状に形成す
る一方、基板のランド部を前記部品の長尺状ランド部と
交差方向に形成しておき、その基板のランド部に部品の
ランド部をはんだを介し接合した状態でX線により検査
したとき、基板ランド部と部品ランド部間を写し出した
濃淡画像の差に応じ、はんだ接合状態の良否を判定する
ことを特徴とする。
【0009】また、上記方法を使用する表面実装配線板
においては、ランド部を設けた基板と、該基板上のラン
ド部にはんだを介し接合し、かつ基板上のランド部と交
差方向に配置されるランド部を設けた部品とを有するこ
とを特徴とする。
【0010】
【発明の実施の形態】以下、本発明の一実施例を図1乃
至図4により説明する。図1乃至図4は本発明のはんだ
接合検査方法を使用するための表面実装配線板の実施例
を示している。本発明方法を使用するための表面実装配
線板の実施例は、図1に示すように、基板1とこれに搭
載される電子部品3とからなっている。そして、部品搭
載に際しては図2(b)に示すように、基板1に予め形
成された回路パターンの各ランド部2にクリームはんだ
5が印刷法により形成され、次いでそのクリームはんだ
5の上に同図(c)に示すように電子部品3が載置され
る。この場合、本例では電子部品3として、BGA部品
を用いている関係上、該電子部品3のランド部4に予め
はんだボール4′がそれぞれ設けられ、該それぞれのは
んだボール4′が基板1上の対応するクリームはんだ5
の上に載置される。
【0011】そして、電子部品3が載置した状態のまま
で基板1を、図2(d)に示す如く所定の温度で加熱す
ることによりはんだリフロー処理を行い、電子部品3の
はんだボール4′と基板1上のランド部2とがクリーム
はんだ5により互いに電気的に接合され、かくして所望
の表面実装配線板を構成する。
【0012】このような表面実装配線板においては、基
板1に電子部品3を搭載したとき、基板1のランド部2
と、電子部品3のランド部4とが互いに交差方向となる
ように配置されている。
【0013】即ち、基板1のランド部2は、図1(b)
に示すように、各々が細長い楕円形状に形成され、しか
も斜め方向に傾いて配置されている。一方、電子部品3
のランド部4も基板1のランド部2と同様に細長い楕円
形状をなしており、電子部品3を基板1に搭載したと
き、その基板1の各ランド部2と電子部品3ランド部4
とが互いに交差する方向に斜めに配置されている。
【0014】従って、楕円形状のランド部2を有する基
板1上に、図2に示す如く楕円形状のランド部4を有す
る電子部品3をはんだ5により接合して搭載すると、基
板1のランド部2と電子部品3のランド部4とが互いに
交差する位置形態となることにより、表面実装配線板を
構成する。
【0015】上記の如き構成の配線板を製作した後、こ
れを検査ステーション内の検査装置で検査することによ
り、はんだ接合状態の良否を判定する。
【0016】即ち、検査ステーションにおいて表面実装
配線板のはんだ接合部分に対し、上方あるいは下方から
検査装置によりX線を投射してその透視画像をモニタリ
ングし、はんだ接合部分に発生する濃淡の度合いに応じ
良否を判定することとなる。その場合、基板1のランド
部2と電子部品3のランド部4とが楕円形状に形成さ
れ、しかも双方のランド部2とランド部4とが互いに交
差しているので、図3(a)に示すように双方のランド
部2,4間にはんだ5が充満した状態にあると、同図
(b)に示す如く、はんだ接合部分が濃い画像Aとして
写し出されると共に、はんだ接合部分を除いた電子部品
ランド部4及び基板ランド部2の一部が薄い画像Bとし
て写し出され、全体的に薄い画像Bと濃い画像Aとで濃
淡の差が明確となり、これによりはんだ接続状態が
「良」である旨を判定することができる。
【0017】一方、双方のランド部2,4間に存在する
はんだ量の不足等により、双方のランド部2,4間が図
4(a)に示すように離れた状態にあるときには、前述
の場合と同様、はんだ接合部分を除いた電子部品ランド
部4及び基板ランド部2の一部がそれぞれ薄い画像Bと
して同図(b)に示す如く写し出され、また双方のはん
だ接合部分が互いにランド部2,4の交差した部分だけ
となり、透視画像として、はんだが無い分だけ上記画像
Bより少し濃い画像Cとなり、全体として濃淡の差が不
明確な画像となってしまう。これは、X線透視画像から
全体的に濃淡を明確に視認することができないので、
「不良」である旨を判定することができる。
【0018】その結果、双方のランド部4,2を互いに
交差方向に配置した場合、これらの間のはんだ接合部分
にはんだが充填されていると、透視画像として全体的に
濃淡の差が明確となり、はんだ接合部分にはんだが充満
されていないと、濃淡の差が不明確となるので、従来技
術のように電子部品ランド部4と基板ランド部2とが全
く重なった状態でX線検査するものに比較すると、はん
だ接合部分の検査を良好に行うことができる。
【0019】また図示実施例では、基板ランド部2及び
部品ランド部4として、幅広の中央部にはんだが付着し
やすくなるようにするため、互いに楕円形状に形成した
例を示したが、このような場合、部品ランド部4の形状
を変更せざるを得ないものの、基板ランド部2において
は、該ランド部2を形成するためのマスク形状をソフト
的に変更すればよいだけであるので変更が容易となる。
また、実施例の如き楕円形状に限らず、一方あるいは双
方のランド部を長方形状に形成してもよく、要は互いに
交差するように配置すればよい。
【0020】
【発明の効果】以上述べたように、本発明のはんだ接合
検査方法によれば、基板の長尺状に形成されたランド部
に、部品に設けられた長尺状のランド部をはんだを介し
接合した状態でX線により検査したとき、基板ランド部
と部品ランド部間を写し出した濃淡画像の差に応じ、は
んだ接合状態の良否を判定するように構成したので、こ
れらの間のはんだ接合部分にはんだが充填されている場
合、透視画像として全体的に濃淡の差が明確となり、は
んだ接合部分にはんだが充満されていない場合、濃淡の
差が不明確となることにより、はんだ接合部分の検査を
容易かつ正確に行うことができる効果がある。
【0021】また、本発明の表面実装配線板によれば、
ランド部を設けた基板と、該基板上のランド部にはんだ
を介し接合し、かつ基板上のランド部と交差方向に配置
されるランド部を設けた部品とを有するので、上記はん
だ接合検査方法を使用すれば、良好でかつ効率的なはん
だ接合検査を実現し得る効果がある。
【図面の簡単な説明】
【図1】本発明によるはんだ接合検査方法を使用するた
めの表面実装配線板の一実施例を示す電子部品の底面図
(a),同じく基板の平面図(b)。
【図2】電子部品としてBGA部品を基板に実装すると
きの工程を順に示す説明図。
【図3】表面実装配線板を横から見たときのはんだ接合
部の良好状態を示す説明図(a),及びそのX線透視画
像を示す説明用斜視図(b)。
【図4】同じく表面実装配線板を横から見たときのはん
だ接合部の不良状態を示す説明図(a),及びそのX線
透視画像を示す説明用斜視図(b)。
【図5】従来の表面実装基板のはんだ接合部の良好状態
を示す説明図(a),及びそのX線検査画像の説明図
(b)。
【図6】従来の表面実装基板のはんだ接合部の不良状態
を示す説明図(a),及びそのX線検査画像の説明図
(b)。
【符号の説明】
1…表面実装配線板の基板、2…基板のランド部、3…
表面実装配線板の電子部品、4…電子部品のランド部、
5…はんだ、A…はんだが充填されている濃い画像、B
…薄い画像、C…はんだが充填していない薄い画像。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 予め、部品に対しランド部を長尺状に形
    成する一方、基板のランド部を前記部品の長尺状ランド
    部と交差方向に形成しておき、その基板のランド部に部
    品のランド部をはんだを介し接合した状態でX線により
    検査したとき、基板ランド部と部品ランド部間を写し出
    した濃淡画像の差に応じ、はんだ接合状態の良否を判定
    することを特徴とするはんだ接合検査方法。
  2. 【請求項2】基板のランド部に部品のランド部をはんだ
    を介し接合してなる表面実装配線板において、ランド部
    を設けた基板と、該基板上のランド部にはんだを介し接
    合し、かつ基板上のランド部と交差方向に配置されるラ
    ンド部を設けた部品とを有することを特徴とする表面実
    装配線板。
JP3604898A 1998-02-18 1998-02-18 はんだ接合検査方法、及びその方法を使用する表面実装配線板 Pending JPH11233936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3604898A JPH11233936A (ja) 1998-02-18 1998-02-18 はんだ接合検査方法、及びその方法を使用する表面実装配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3604898A JPH11233936A (ja) 1998-02-18 1998-02-18 はんだ接合検査方法、及びその方法を使用する表面実装配線板

Publications (1)

Publication Number Publication Date
JPH11233936A true JPH11233936A (ja) 1999-08-27

Family

ID=12458837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3604898A Pending JPH11233936A (ja) 1998-02-18 1998-02-18 はんだ接合検査方法、及びその方法を使用する表面実装配線板

Country Status (1)

Country Link
JP (1) JPH11233936A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768062B2 (en) 2000-10-12 2004-07-27 Murata Manufacturing Co., Ltd. Connection method and connection structure of pad electrodes, and inspecting methods for connection state thereof
US6940168B2 (en) * 1998-12-09 2005-09-06 International Business Machines Corporation Enhanced pad design for substrate
DE102006003931B3 (de) * 2006-01-26 2007-08-02 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben
WO2008143359A1 (en) * 2007-05-22 2008-11-27 Canon Kabushiki Kaisha Electronic circuit device
JP2011003890A (ja) * 2009-05-20 2011-01-06 Panasonic Corp 積層用半導体モジュール及び積層型半導体モジュール
US8716868B2 (en) 2009-05-20 2014-05-06 Panasonic Corporation Semiconductor module for stacking and stacked semiconductor module

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940168B2 (en) * 1998-12-09 2005-09-06 International Business Machines Corporation Enhanced pad design for substrate
US6768062B2 (en) 2000-10-12 2004-07-27 Murata Manufacturing Co., Ltd. Connection method and connection structure of pad electrodes, and inspecting methods for connection state thereof
DE102006003931B3 (de) * 2006-01-26 2007-08-02 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben
US7719101B2 (en) 2006-01-26 2010-05-18 Infineon Technologies Ag Semiconductor device with surface-mountable external contacts and method for manufacturing the same
WO2008143359A1 (en) * 2007-05-22 2008-11-27 Canon Kabushiki Kaisha Electronic circuit device
JP2008294014A (ja) * 2007-05-22 2008-12-04 Canon Inc 半導体装置
US7906733B2 (en) 2007-05-22 2011-03-15 Canon Kabushiki Kaisha Electronic circuit device
JP2011003890A (ja) * 2009-05-20 2011-01-06 Panasonic Corp 積層用半導体モジュール及び積層型半導体モジュール
US8716868B2 (en) 2009-05-20 2014-05-06 Panasonic Corporation Semiconductor module for stacking and stacked semiconductor module

Similar Documents

Publication Publication Date Title
JP3310499B2 (ja) 半導体装置
JP4550909B2 (ja) 半田印刷検査装置及び部品実装システム
US6720665B2 (en) Enhanced pad design for substrate
JP3613167B2 (ja) パッド電極の接続状態の検査方法
JPH11233936A (ja) はんだ接合検査方法、及びその方法を使用する表面実装配線板
US5062567A (en) Lead design to facilitate post-reflow solder joint quality inspection
JPH09186444A (ja) はんだペースト印刷工程を監視する方法
US6472611B1 (en) Conductive pedestal on pad for leadless chip carrier (LCC) standoff
JPH0951017A (ja) 半導体モジュール
JPH11121648A (ja) 電子部品実装体およびこれを構成する基板
JP2003218505A (ja) プリント基板とプリント基板ユニット及びプリント基板ユニットの検査方法と製造方法並びにプリント基板ユニットを使用した通信機器
JP2002289745A (ja) 半導体装置及び配線基板
JP3855592B2 (ja) 小型モジュールの製造方法
JP3174536B2 (ja) ハンダ付け状態の確認方法
JP2004192983A (ja) コネクタの実装構造
JP5190043B2 (ja) 表面実装部品のはんだ付けの光学式外観検査方法
JP2002313998A (ja) 半導体装置
JP3052739B2 (ja) プリント配線基板
JP2000174161A (ja) フレキシブル基板及びこれを用いた半導体装置の実装方法
JPH11330316A (ja) 電子部品
JPH08236921A (ja) 電子部品の半田付け方法
JPH0429072A (ja) 回路基板のはんだ付け不良部の検出法
JPH1154562A (ja) 半導体パッケージ
JPH06232543A (ja) プリント基板の部品実装方法
JPH02298845A (ja) チップ部品の半田付け検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070802

A131 Notification of reasons for refusal

Effective date: 20070828

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080129