JP2000174161A - フレキシブル基板及びこれを用いた半導体装置の実装方法 - Google Patents
フレキシブル基板及びこれを用いた半導体装置の実装方法Info
- Publication number
- JP2000174161A JP2000174161A JP10345736A JP34573698A JP2000174161A JP 2000174161 A JP2000174161 A JP 2000174161A JP 10345736 A JP10345736 A JP 10345736A JP 34573698 A JP34573698 A JP 34573698A JP 2000174161 A JP2000174161 A JP 2000174161A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- flexible substrate
- semiconductor device
- bga package
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ＳＭＴ実装装置などによらない、手付けはん
だ接合による簡易的かつ確実な半導体装置の実装方法。 【解決手段】 ＢＧＡパッケージ１０２の一主表面のは
んだボール配列と同配列で作られた第１の貫通ビアホー
ル群と、前記第一の貫通ビアホール群の各々と電気的に
１対１で接続し、前記ＢＧＡパッケージ１０２を実装す
る実装基板１０４の一主表面のランド配列と同配列で作
られた第２の貫通ビアホール群とを具備することを特徴
とする。
だ接合による簡易的かつ確実な半導体装置の実装方法。 【解決手段】 ＢＧＡパッケージ１０２の一主表面のは
んだボール配列と同配列で作られた第１の貫通ビアホー
ル群と、前記第一の貫通ビアホール群の各々と電気的に
１対１で接続し、前記ＢＧＡパッケージ１０２を実装す
る実装基板１０４の一主表面のランド配列と同配列で作
られた第２の貫通ビアホール群とを具備することを特徴
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、フレキシブル基板
及びこれを用いた半導体装置の実装方法に関し、特にＢ
ＧＡパッケージの手付けはんだ実装を行うことができる
フレキシブル基板及びこれを用いた半導体装置の実装方
法に関する。
及びこれを用いた半導体装置の実装方法に関し、特にＢ
ＧＡパッケージの手付けはんだ実装を行うことができる
フレキシブル基板及びこれを用いた半導体装置の実装方
法に関する。
【０００２】
【従来の技術】従来、ＢＧＡパッケージを実装基板には
んだ接合する方法としては、ＢＧＡパッケージの接続電
極部が実装状態でパッケージ下面に隠れる形となるた
め、クリームはんだ印刷機、部品搭載機、リフロー炉を
有するＳＭＴ実装ライン、もしくはクリームはんだ印刷
機能、部品搭載機能、局所加熱機能を有するＢＧＡリペ
ア装置を用い、ＢＧＡパッケージが搭載された実装基板
全体を加熱、はんだ接合する方法が用いられていた。
んだ接合する方法としては、ＢＧＡパッケージの接続電
極部が実装状態でパッケージ下面に隠れる形となるた
め、クリームはんだ印刷機、部品搭載機、リフロー炉を
有するＳＭＴ実装ライン、もしくはクリームはんだ印刷
機能、部品搭載機能、局所加熱機能を有するＢＧＡリペ
ア装置を用い、ＢＧＡパッケージが搭載された実装基板
全体を加熱、はんだ接合する方法が用いられていた。
【０００３】
【発明が解決しようとする課題】しかし、前述のＳＭＴ
実装ラインやＢＧＡリペア装置を用いた場合、高額な設
備投資とクリームはんだ印刷管理、リフロー温度管理な
ど各々の工程において難易度の高い技術が要求されてい
た。また、接合部分がＢＧＡパッケージの下面に隠れる
形となるため、接合部の検査方法もＸ線を用いるなどの
方法はあるものの、十分に確立されているものではなか
った。
実装ラインやＢＧＡリペア装置を用いた場合、高額な設
備投資とクリームはんだ印刷管理、リフロー温度管理な
ど各々の工程において難易度の高い技術が要求されてい
た。また、接合部分がＢＧＡパッケージの下面に隠れる
形となるため、接合部の検査方法もＸ線を用いるなどの
方法はあるものの、十分に確立されているものではなか
った。
【０００４】このため、例えば試作段階など、比較的少
量の生産を行う際には、設備投資や実装技術、検査方法
の難易度から、簡易的かつ確実な方法によるＢＧＡパッ
ケージの実装方法が求められていた。
量の生産を行う際には、設備投資や実装技術、検査方法
の難易度から、簡易的かつ確実な方法によるＢＧＡパッ
ケージの実装方法が求められていた。
【０００５】従って、本発明の目的は、ＢＧＡパッケー
ジの実装工程を手付けにより簡易化し、設備投資コスト
を抑えるとともに、信頼性を高めることのできるフレキ
シブル基板及びこれを用いた半導体装置の実装方法を提
供することにある。
ジの実装工程を手付けにより簡易化し、設備投資コスト
を抑えるとともに、信頼性を高めることのできるフレキ
シブル基板及びこれを用いた半導体装置の実装方法を提
供することにある。
【０００６】
【課題を解決するための手段】本発明によるフレキシブ
ル基板は、半導体装置の一主表面のはんだボール配列と
同配列で作られた第１の貫通ビアホール群と、前記第一
の貫通ビアホール群の各々と電気的に１対１で接続し、
前記半導体装置を実装する実装基板の一主表面のランド
配列と同配列で作られた第２の貫通ビアホール群とを具
備する。さらに、前記第１の貫通ビアホール群と前記第
２の貫通ビアホール群とが線対称に配置されることを特
徴とする。さらにまた、本発明によるフレキシブル基板
を用いた半導体装置の実装方法は、実装される半導体装
置の一主表面のはんだボール配列と同配列で作られた第
１の貫通ビアホール群と、前記第１の貫通ビアホール群
の各々と電気的に１対１で接続し、前記半導体装置を実
装する実装基板の一主表面のランド配列と同配列で作ら
れた第２の貫通ビアホール群とを具備するフレキシブル
基板を用いた半導体装置の実装方法であって、前記半導
体装置の各はんだボールと前記フレキシブル基板の第１
の貫通ビアホール群とをそれぞれ接続する工程と、前記
実装基板の各ランドと前記フレキシブル基板の第２の貫
通ビアホール群とをそれぞれ接続する工程とを有するこ
とを特徴とする。さらに、前記第１の貫通ビアホール群
と前記第２の貫通ビアホール群とがお互いに重なり合う
ように前記フレキシブル基板を折り曲げる工程をさらに
有することを特徴とする。かかる手段により、前記ＢＧ
Ａパッケージの実装工程を手付けはんだにより簡易化
し、設備投資コストを抑えるとともに、信頼性を高める
ことのできるフレキシブル基板及びこれを用いた半導体
装置の実装方法を実現した。
ル基板は、半導体装置の一主表面のはんだボール配列と
同配列で作られた第１の貫通ビアホール群と、前記第一
の貫通ビアホール群の各々と電気的に１対１で接続し、
前記半導体装置を実装する実装基板の一主表面のランド
配列と同配列で作られた第２の貫通ビアホール群とを具
備する。さらに、前記第１の貫通ビアホール群と前記第
２の貫通ビアホール群とが線対称に配置されることを特
徴とする。さらにまた、本発明によるフレキシブル基板
を用いた半導体装置の実装方法は、実装される半導体装
置の一主表面のはんだボール配列と同配列で作られた第
１の貫通ビアホール群と、前記第１の貫通ビアホール群
の各々と電気的に１対１で接続し、前記半導体装置を実
装する実装基板の一主表面のランド配列と同配列で作ら
れた第２の貫通ビアホール群とを具備するフレキシブル
基板を用いた半導体装置の実装方法であって、前記半導
体装置の各はんだボールと前記フレキシブル基板の第１
の貫通ビアホール群とをそれぞれ接続する工程と、前記
実装基板の各ランドと前記フレキシブル基板の第２の貫
通ビアホール群とをそれぞれ接続する工程とを有するこ
とを特徴とする。さらに、前記第１の貫通ビアホール群
と前記第２の貫通ビアホール群とがお互いに重なり合う
ように前記フレキシブル基板を折り曲げる工程をさらに
有することを特徴とする。かかる手段により、前記ＢＧ
Ａパッケージの実装工程を手付けはんだにより簡易化
し、設備投資コストを抑えるとともに、信頼性を高める
ことのできるフレキシブル基板及びこれを用いた半導体
装置の実装方法を実現した。
【０００７】
【発明の実施の形態】次に、本発明の一実施の形態につ
いて図を参照して詳細に説明する。図１は本発明の一実
施の形態のＢＧＡパッケージ手付け用フレキシブル基板
の実装状態を説明するための斜視図であって、１０１は
フレキシブル基板、１０２はＢＧＡパッケージ、１０３
はＢＧＡパッケージの電極接合部であるはんだボール、
１０４は実装基板、１０５は実装基板１０４上に形成さ
れたＢＧＡパッケージ１０２用のランドである。
いて図を参照して詳細に説明する。図１は本発明の一実
施の形態のＢＧＡパッケージ手付け用フレキシブル基板
の実装状態を説明するための斜視図であって、１０１は
フレキシブル基板、１０２はＢＧＡパッケージ、１０３
はＢＧＡパッケージの電極接合部であるはんだボール、
１０４は実装基板、１０５は実装基板１０４上に形成さ
れたＢＧＡパッケージ１０２用のランドである。
【０００８】図２は本発明の一実施の形態のＢＧＡパッ
ケージ手付け用フレキシブル基板１０１の正面図であっ
て、ａ１はＢＧＡパッケージ１０２の電極接合部である
はんだボール１０３と接合する貫通ビアホール群の一つ
で、ａ’１は実装基板１０４上のＢＧＡパッケージ１０
２用のランド１０５と接合する貫通ビアホール群の一つ
である。なお、これらの貫通ビアホール群は、ＢＧＡパ
ッケージ１０２の電極接合部であるはんだボール１０３
の配列および、実装基板１０４のはんだ接合部であるラ
ンド１０５と同配列で設けられている。
ケージ手付け用フレキシブル基板１０１の正面図であっ
て、ａ１はＢＧＡパッケージ１０２の電極接合部である
はんだボール１０３と接合する貫通ビアホール群の一つ
で、ａ’１は実装基板１０４上のＢＧＡパッケージ１０
２用のランド１０５と接合する貫通ビアホール群の一つ
である。なお、これらの貫通ビアホール群は、ＢＧＡパ
ッケージ１０２の電極接合部であるはんだボール１０３
の配列および、実装基板１０４のはんだ接合部であるラ
ンド１０５と同配列で設けられている。
【０００９】図３（ａ）は本発明の一実施の形態のＢＧ
Ａパッケージ手付け用フレキシブル基板１０１の貫通ビ
アホールの断面図であって、１０６はスルーホール、１
０７は銅箔、１０８はカバーフィルム、１０９はベース
フィルムである。
Ａパッケージ手付け用フレキシブル基板１０１の貫通ビ
アホールの断面図であって、１０６はスルーホール、１
０７は銅箔、１０８はカバーフィルム、１０９はベース
フィルムである。
【００１０】図３（ｂ）は本発明の一実施の形態の実装
基板１０４の断面図であって、１１０はソルダーレジス
ト、１１１は基材である。
基板１０４の断面図であって、１１０はソルダーレジス
ト、１１１は基材である。
【００１１】図４は本発明の一実施の形態のＢＧＡパッ
ケージ手付け用フレキシブル基板１０１と実装基板１０
４のはんだ接合部の断面図であって、１１２ははんだで
ある。
ケージ手付け用フレキシブル基板１０１と実装基板１０
４のはんだ接合部の断面図であって、１１２ははんだで
ある。
【００１２】ＢＧＡパッケージ１０２は、電極接合部と
して複数のはんだボール１０３を持ち、実装基板１０４
のＢＧＡパッケージ１０２との接合面であるランド１０
５にはんだ接合される半導体パッケージである。
して複数のはんだボール１０３を持ち、実装基板１０４
のＢＧＡパッケージ１０２との接合面であるランド１０
５にはんだ接合される半導体パッケージである。
【００１３】フレキシブル基板１０１は、ベースフィル
ム１０９と、ベースフィルム上に形成されるパターン部
分と、そのパターン部分を絶縁するカバーフィルム１０
８から構成され、薄い膜状に形成され、曲げる力に対し
て強度を持つ電気回路である。
ム１０９と、ベースフィルム上に形成されるパターン部
分と、そのパターン部分を絶縁するカバーフィルム１０
８から構成され、薄い膜状に形成され、曲げる力に対し
て強度を持つ電気回路である。
【００１４】また、フレキシブル基板１０１には、貫通
穴であるスルーホール１０６と、スルーホール１０６と
ベースフィルム１０９、カバーフィルム１０８との端面
とスルーホール１０６の周囲を被い、はんだとの馴染み
が良い導電性金属である銅箔１０７とからなる貫通ビア
ホールが形成されており、前記貫通ビアホールはフレキ
シブル基板１０１内のパターンに接続されている。
穴であるスルーホール１０６と、スルーホール１０６と
ベースフィルム１０９、カバーフィルム１０８との端面
とスルーホール１０６の周囲を被い、はんだとの馴染み
が良い導電性金属である銅箔１０７とからなる貫通ビア
ホールが形成されており、前記貫通ビアホールはフレキ
シブル基板１０１内のパターンに接続されている。
【００１５】前記貫通ビアホールには、ＢＧＡパッケー
ジ１０２の電極接合部であるはんだボール１０３の配列
と同配列で作られ、ＢＧＡパッケージ１０２を手付けは
んだするための貫通ビアホール群と、実装基板１０４の
ランド１０５の配列と同配列で作られ、実装基板１０４
に手付けはんだするための貫通ビアホール群があり、各
々フレキシブル基板１０１内のパターンによって電気的
に１対１で接続されている。
ジ１０２の電極接合部であるはんだボール１０３の配列
と同配列で作られ、ＢＧＡパッケージ１０２を手付けは
んだするための貫通ビアホール群と、実装基板１０４の
ランド１０５の配列と同配列で作られ、実装基板１０４
に手付けはんだするための貫通ビアホール群があり、各
々フレキシブル基板１０１内のパターンによって電気的
に１対１で接続されている。
【００１６】すなわち、第２図において貫通ビアホール
ａ１は貫通ビアホールａ’１と電気的に接続され、以下
同様に貫通ビアホールｂ１と貫通ビアホールｂ’１が電
気的に接続されている。なお、貫通ビアホールは便宜上
貫通ビアホールａ１乃至貫通ビアホールｂ１及び貫通ビ
アホールａ’１乃至貫通ビアホールｂ’１までしか明示
していないが、実際のフレキシブル基板１０１において
はＢＧＡパッケージ１０２の電極接合部であるはんだボ
ール１０３及び実装基板１０４のランド１０５と同数、
同配列の貫通ビアホールを設ける。
ａ１は貫通ビアホールａ’１と電気的に接続され、以下
同様に貫通ビアホールｂ１と貫通ビアホールｂ’１が電
気的に接続されている。なお、貫通ビアホールは便宜上
貫通ビアホールａ１乃至貫通ビアホールｂ１及び貫通ビ
アホールａ’１乃至貫通ビアホールｂ’１までしか明示
していないが、実際のフレキシブル基板１０１において
はＢＧＡパッケージ１０２の電極接合部であるはんだボ
ール１０３及び実装基板１０４のランド１０５と同数、
同配列の貫通ビアホールを設ける。
【００１７】また、ＢＧＡパッケージ１０２側の貫通ビ
アホール群と実装基板１０４側の貫通ビアホール群をフ
レキシブル基板１０１上で線対称になるように配置する
ことで、線対称位置を中心に外側に折り曲げた際に、フ
レキシブル基板１０１を挟んで上側にＢＧＡパッケージ
１０２、下側に実装基板１０４が重なり合うように配置
される。
アホール群と実装基板１０４側の貫通ビアホール群をフ
レキシブル基板１０１上で線対称になるように配置する
ことで、線対称位置を中心に外側に折り曲げた際に、フ
レキシブル基板１０１を挟んで上側にＢＧＡパッケージ
１０２、下側に実装基板１０４が重なり合うように配置
される。
【００１８】次に、本発明の一実施の形態の実装方法を
説明する。図１は本発明の一実施の形態のＢＧＡパッケ
ージ手付け用フレキシブル基板１０１の実装状態を説明
するための斜視図である。
説明する。図１は本発明の一実施の形態のＢＧＡパッケ
ージ手付け用フレキシブル基板１０１の実装状態を説明
するための斜視図である。
【００１９】ＢＧＡパッケージ１０２の電極接合部であ
るはんだボール１０３とフレキシブル基板１０１の貫通
ビアホール群の一端とのはんだ接合は、パッケージ下面
の接合部分であるはんだボール１０３の上にフレキシブ
ル基板１０１を載せ、上側から目視確認しながら手付け
はんだで容易にはんだ接合することができ、他端も実装
基板１０４のＢＧＡパッケージ用ランド１０５の上にフ
レキシブル基板１０１を載せ、上側から目視確認しなが
ら手付けはんだで容易にはんだ接合することができる。
また、ＢＧＡパッケージ１０２の取り外しについても同
様に容易に行うことができる。図４は本発明の一実施の
形態のＢＧＡパッケージ手付け用フレキシブル基板１０
１と実装基板１０４のはんだ接合部の断面図であるが、
はんだ１１２の量、馴染み具合など目視確認しながら最
良のはんだ接合を行うことができる。
るはんだボール１０３とフレキシブル基板１０１の貫通
ビアホール群の一端とのはんだ接合は、パッケージ下面
の接合部分であるはんだボール１０３の上にフレキシブ
ル基板１０１を載せ、上側から目視確認しながら手付け
はんだで容易にはんだ接合することができ、他端も実装
基板１０４のＢＧＡパッケージ用ランド１０５の上にフ
レキシブル基板１０１を載せ、上側から目視確認しなが
ら手付けはんだで容易にはんだ接合することができる。
また、ＢＧＡパッケージ１０２の取り外しについても同
様に容易に行うことができる。図４は本発明の一実施の
形態のＢＧＡパッケージ手付け用フレキシブル基板１０
１と実装基板１０４のはんだ接合部の断面図であるが、
はんだ１１２の量、馴染み具合など目視確認しながら最
良のはんだ接合を行うことができる。
【００２０】また、フレキシブル基板１０１はＢＧＡパ
ッケージ１０２側の貫通ビアホール群と実装基板１０４
側の貫通ビアホール群をフレキシブル基板１０１上で線
対称になるように配置することで、線対称位置を中心に
外側に折り曲げた際に、フレキシブル基板１０１を挟ん
で上側にＢＧＡパッケージ１０２、下側に実装基板１０
４が重なり合うように配置され、フレキシブル基板１０
１による実装面積の増加を抑えることができる。
ッケージ１０２側の貫通ビアホール群と実装基板１０４
側の貫通ビアホール群をフレキシブル基板１０１上で線
対称になるように配置することで、線対称位置を中心に
外側に折り曲げた際に、フレキシブル基板１０１を挟ん
で上側にＢＧＡパッケージ１０２、下側に実装基板１０
４が重なり合うように配置され、フレキシブル基板１０
１による実装面積の増加を抑えることができる。
【００２１】このように、本考案の一実施の形態のＢＧ
Ａパッケージ１０２の手付け用フレキシブル基板１０１
はＢＧＡパッケージ１０２を第一にはんだ接合し、その
後フレキシブル基板１０１を実装基板１０４に実装する
形態であるので、それぞれのはんだ接合部はＢＧＡパッ
ケージ１０２に隠れることはなく、また、フレキシブル
基板１０１の貫通ビアホールを通してＢＧＡパッケージ
１０２および実装基板１０４の接合部をはんだ付けする
事ができるため、従来のような全体加熱のリフロー装置
は不要で、手付けはんだにより容易にはんだ接合し、は
んだ付け状態の確認を行うことができる。
Ａパッケージ１０２の手付け用フレキシブル基板１０１
はＢＧＡパッケージ１０２を第一にはんだ接合し、その
後フレキシブル基板１０１を実装基板１０４に実装する
形態であるので、それぞれのはんだ接合部はＢＧＡパッ
ケージ１０２に隠れることはなく、また、フレキシブル
基板１０１の貫通ビアホールを通してＢＧＡパッケージ
１０２および実装基板１０４の接合部をはんだ付けする
事ができるため、従来のような全体加熱のリフロー装置
は不要で、手付けはんだにより容易にはんだ接合し、は
んだ付け状態の確認を行うことができる。
【００２２】以上好ましい本発明の実施の形態について
ＢＧＡパッケージを実装する場合を例に説明したが、本
発明はこれに限られるものではなく、特に半導体装置な
どを手付けはんだ接合する場合に対して効果を有する。
ＢＧＡパッケージを実装する場合を例に説明したが、本
発明はこれに限られるものではなく、特に半導体装置な
どを手付けはんだ接合する場合に対して効果を有する。
【００２３】
【発明の効果】以上説明したように本発明のフレキシブ
ル基板及びこれを用いた半導体装置の実装方法は、特に
ＢＧＡパッケージの手付け実装に関し、リフロー装置な
どを用いた従来の実装方法に比べて設備投資コストを大
幅に削減することを可能とするとともに、はんだ接合状
態も目視で確認可能なため信頼性の高いはんだ接合を可
能とした。
ル基板及びこれを用いた半導体装置の実装方法は、特に
ＢＧＡパッケージの手付け実装に関し、リフロー装置な
どを用いた従来の実装方法に比べて設備投資コストを大
幅に削減することを可能とするとともに、はんだ接合状
態も目視で確認可能なため信頼性の高いはんだ接合を可
能とした。
【図１】本発明の一実施の形態のＢＧＡパッケージ手付
け用フレキシブル基板の実装状態を説明するための斜視
図である。
け用フレキシブル基板の実装状態を説明するための斜視
図である。
【図２】本発明の一実施の形態のＢＧＡパッケージ手付
け用フレキシブル基板を説明するための正面図である。
け用フレキシブル基板を説明するための正面図である。
【図３】（ａ）は本発明の一実施の形態のＢＧＡパッケ
ージ手付け用フレキシブル基板のはんだ接合部分の詳細
を説明するための断面図、（ｂ）は本発明の一実施の形
態の実装基板の断面図である。
ージ手付け用フレキシブル基板のはんだ接合部分の詳細
を説明するための断面図、（ｂ）は本発明の一実施の形
態の実装基板の断面図である。
【図４】本発明の一実施の形態のＢＧＡパッケージ手付
け用フレキシブル基板と実装基板のはんだ接合部の断面
図である。
け用フレキシブル基板と実装基板のはんだ接合部の断面
図である。
１０１ フレキシブル基板 １０２ ＢＧＡパッケージ １０３ はんだボール １０４ 実装基板 １０５ ランド １０６ スルーホール １０７ 銅箔 １０８ カバーフィルム １０９ ベースフィルム １１０ ソルダーレジスト １１１ 基材 １１２ はんだ
Claims (4)
- 【請求項１】 半導体装置の一主表面のはんだボール配
列と同配列で作られた第１の貫通ビアホール群と、前記
第１の貫通ビアホール群の各々と電気的に１対１で接続
し、前記半導体装置を実装する実装基板の一主表面のラ
ンド配列と同配列で作られた第２の貫通ビアホール群と
を具備することを特徴とするフレキシブル基板。 - 【請求項２】 前記第１の貫通ビアホール群と前記第２
の貫通ビアホール群とが線対称に配置される請求項１記
載のフレキシブル基板。 - 【請求項３】 実装される半導体装置の一主表面のはん
だボール配列と同配列で作られた第１の貫通ビアホール
群と、前記第１の貫通ビアホール群の各々と電気的に１
対１で接続し、前記半導体装置を実装する実装基板の一
主表面のランド配列と同配列で作られた第２の貫通ビア
ホール群とを具備するフレキシブル基板を用いた半導体
装置の実装方法であって、前記半導体装置の各はんだボ
ールと前記フレキシブル基板の第１の貫通ビアホール群
とをそれぞれ接続する工程と、前記実装基板の各ランド
と前記フレキシブル基板の第２の貫通ビアホール群とを
それぞれ接続する工程とを有することを特徴とするフレ
キシブル基板を用いた半導体装置の実装方法。 - 【請求項４】 前記第１の貫通ビアホール群と前記第２
の貫通ビアホール群とがお互いに重なり合うように前記
フレキシブル基板を折り曲げる工程をさらに有すること
を特徴とする請求項３記載のフレキシブル基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10345736A JP2000174161A (ja) | 1998-12-04 | 1998-12-04 | フレキシブル基板及びこれを用いた半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10345736A JP2000174161A (ja) | 1998-12-04 | 1998-12-04 | フレキシブル基板及びこれを用いた半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000174161A true JP2000174161A (ja) | 2000-06-23 |
Family
ID=18378629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10345736A Pending JP2000174161A (ja) | 1998-12-04 | 1998-12-04 | フレキシブル基板及びこれを用いた半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000174161A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002034018A1 (en) * | 2000-10-20 | 2002-04-25 | Silverbrook Research Pty. Ltd. | A multi-chip integrated circuit carrier |
| KR100770684B1 (ko) | 2006-05-18 | 2007-10-29 | 삼성전기주식회사 | 카메라 모듈 패키지 |
| US8053346B2 (en) | 2007-04-30 | 2011-11-08 | Hynix Semiconductor Inc. | Semiconductor device and method of forming gate and metal line thereof with dummy pattern and auxiliary pattern |
-
1998
- 1998-12-04 JP JP10345736A patent/JP2000174161A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002034018A1 (en) * | 2000-10-20 | 2002-04-25 | Silverbrook Research Pty. Ltd. | A multi-chip integrated circuit carrier |
| US6507099B1 (en) | 2000-10-20 | 2003-01-14 | Silverbrook Research Pty Ltd | Multi-chip integrated circuit carrier |
| KR100770684B1 (ko) | 2006-05-18 | 2007-10-29 | 삼성전기주식회사 | 카메라 모듈 패키지 |
| US7679669B2 (en) | 2006-05-18 | 2010-03-16 | Samsung Electro-Mechanics Co., Ltd. | Camera module package |
| US8053346B2 (en) | 2007-04-30 | 2011-11-08 | Hynix Semiconductor Inc. | Semiconductor device and method of forming gate and metal line thereof with dummy pattern and auxiliary pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004523908A (ja) | プラスチックリード付きチップキャリア（ｐｌｃｃ）および他の表面実装技術（ｓｍｔ）チップキャリアのためのアダプタ | |
| JP2000165007A (ja) | プリント配線板、電子部品及び電子部品の実装方法 | |
| US20050062151A1 (en) | Semiconductor integrated circuit and electronic apparatus having the same | |
| US6133134A (en) | Ball grid array integrated circuit package | |
| JPH08125379A (ja) | シールド装置 | |
| JP2004530303A (ja) | マウントされる接触スリーブ管を含むプリント回路基板 | |
| US6206272B1 (en) | Alignment weight for floating field pin design | |
| JP2001177235A (ja) | モジュール基板接合方法 | |
| JP2000174161A (ja) | フレキシブル基板及びこれを用いた半導体装置の実装方法 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JP2000228459A (ja) | 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置 | |
| WO2008117213A2 (en) | An assembly of at least two printed circuit boards and a method of assembling at least two printed circuit boards | |
| US6518512B2 (en) | Structure for inspecting electrical component alignment | |
| JPH11251727A (ja) | グリッドアレイ型半導体パッケージの実装方法 | |
| JPH04243187A (ja) | プリント基板 | |
| JPH0414892A (ja) | プリント配線基板のハンダレジスト開口部の構造 | |
| JPH11307564A (ja) | 半導体装置 | |
| JP2000124587A (ja) | 電子回路ユニットのプリント基板への取付構造、並びに電子回路ユニットのプリント基板への取付方法 | |
| JPH0710969U (ja) | プリント基板 | |
| JP3157795B2 (ja) | 裏面電極型電子部品およびその取付方法 | |
| JPH10294339A (ja) | Ｂｇａ方式の実装部品搭載用のプリント基板 | |
| JPS62244156A (ja) | 表面実装用パツケ−ジ | |
| KR19980028045U (ko) | BGA(Ball Grid Array) 부품의 실장을 위한 인쇄회로기판 | |
| JP2003318503A (ja) | 多層電子回路基板及びこれを搭載した電子機器 | |
| JPH04276689A (ja) | 集積回路実装基板 |