JP2004523908A - プラスチックリード付きチップキャリア(plcc)および他の表面実装技術(smt)チップキャリアのためのアダプタ - Google Patents
プラスチックリード付きチップキャリア(plcc)および他の表面実装技術(smt)チップキャリアのためのアダプタ Download PDFInfo
- Publication number
- JP2004523908A JP2004523908A JP2002568872A JP2002568872A JP2004523908A JP 2004523908 A JP2004523908 A JP 2004523908A JP 2002568872 A JP2002568872 A JP 2002568872A JP 2002568872 A JP2002568872 A JP 2002568872A JP 2004523908 A JP2004523908 A JP 2004523908A
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- surface mount
- circuit board
- printed circuit
- mount device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Abstract
Description
【0001】
本発明は、プラスチックリード付きチップキャリアのためのアダプタに関し、詳細には、より大型のプラスチックリード付きチップキャリアに取って代わるより小型のプラスチックリード付きチップキャリアのためのアダプタに関する。
【背景技術】
【0002】
集積回路は、ダイまたはチップと呼ばれる単一デバイス上に多数の能動電気回路素子および受動回路素子を組み合わせたものである。これらの集積回路は、それらの集積回路を印刷回路基板に接続することによって相互に接続されている。集積回路は小さく、かつ、壊れ易いため、大量生産向けの場合、通常、集積回路は、キャリアと呼ばれる、集積回路を損傷から保護するためのプラスチックパッケージまたはセラミックパッケージ中に密閉されている。集積回路は、パッケージから延びている外部リードまたはパッドに、電気的に相互接続されている。外部リードは、パッケージを印刷配線基板またはソケットに接続するために使用されている。外部リードは、パッケージの底部を貫通して延びることによってパッケージから突出している(例えば、ピングリッドアレイまたはパッドグリッドアレイ)か、パッケージの2つのエッジに沿って配列されている(例えばデュアルインラインピン)か、あるいはパッケージのエッジからファンアウトしている(例えばガルウィングおよびJリード)。キャリアはサイズが小さく、高い電気的および機械的信頼性を有していることで知られている。
【0003】
応用印刷回路基板または親印刷回路基板上の配線には、絶縁材中に埋め込まれた薄い金属信号線が含まれている。これらの信号線は、同じ印刷回路基板上に実装されている様々な回路パッケージのリードを相互接続している。印刷回路基板は、信号線が相互接続された複数の層を有しており、必要なすべての接続を提供している。信号線は、集積回路の間で電気信号を経路化している。したがって信号線のレイアウトが、印刷回路基板上の集積回路パッケージの配置を決定している。集積回路パッケージのリードは、様々な方法で配線に接続されている。印刷回路基板の適切な位置に配線を貫通して穿たれた孔は、集積回路パッケージのリードを配線に接続する技法の1つである。この孔を通してリードが挿入され、それによりリード、配線および孔の間が、機械的かつ電気的に接続される。
【0004】
集積回路パッケージのリードを配線に接続するもう1つの技法は、表面実装技術(SMT)と呼ばれる技法である。この方法には、印刷回路基板の表面に接触パッドを配列するステップが含まれている。この接触パッドを使用して、リードおよび親印刷回路基板中の適切な信号線を介して、入/出力電気信号が経路化される。パッドの頂部にパッケージリードが置かれ、はんだ付けによって機械的かつ電気的に接続される。SMTは、高速ディジタル通信に広く使用されている。典型的なSMTパッケージには、プラスチックリード付きチップキャリア(PLCC)、デュアルインラインパッケージ(DIP)、シングルインラインパッケージ(SIP)、スモールアウトラインパッケージ(SO)およびスモールアウトラインTリードパッケージ(SOT)がある。デバイスはそれぞれその外部リードと結合した異なる専用フットプリントを有している。
【0005】
図1は、通常、PLCCまたはPCCとして略称される、プラスチックリード付きチップキャリアと一般的に呼ばれているタイプの共通SMT集積回路キャリア10を包括的に示したものである。キャリア10は、頂部表面14および4つの側面16〜19を備えたハウジング12を有する長方形または正方形のパッケージであり、上記4つの側面のすべてにI/O接続部を備えている。図1に示すリード付きバージョンの場合、I/O接続部は、キャリアハウジング12の各々の側面から延びた、一様に間隔を隔てた1列の導電リード20である。PLCC10は、18〜100個のJ型リードを有することができる。PLCCパッケージは、ソケット型であっても、あるいは印刷配線基板22のソルダパッド上への表面実装型のいずれであっても良い。長期間に渡る電気的信頼性および機械的信頼性を必要とするアプリケーションの場合、はんだ付けが好ましい。
【0006】
集積回路すなわちICの設計により、常に機能が改善され、その結果、デバイスがより小型になり、同じタスクをより効率的に実行するために必要なI/O接続部がより少なくなっている。図1に示すPLCC10などのキャリアは、よりコンパクトで効率的なICに整合するべく進歩している。一実施例によれば、知られている、68個のI/Oピンを有するPLCC中にパッケージ化されたICは、その機能が、フットプリントがより小さく、かつ、I/O接続部の数がより少ない、例えばI/Oピンがたったの44個しかない、よりコンパクトなPLCCデバイス中にパッケージされた、より新しいIC中により効果的に提供されたことにより、もはや時代遅れになりつつある。
【0007】
新しい印刷配線基板設計により、よりコンパクトにパッケージされたPLCCデバイスとの整合に利用することができる空間が減少し、デバイスの44個のI/Oピンと整合した構成において、24個少ない表面実装ソルダパッドを提供しているが、多くの既存の印刷配線基板は、もはや時代遅れの68ピンデバイスと共に使用するべく設計されている。44ピンPLCCとの置換えにより、機能的にも、便利さの点からも、より小型化されているが、これらのより初期の設計は、より新しい44リードデバイスには使用することができない。I/O接続部がより少ない、新しい、より小型のデバイスに適合するべく、いくつかの高生産基板が再設計され、また、再レイアウト化されているが、再設計には生産スケジュールに影響を及ぼす相当な時間が必要であり、また、将来性が限られているレガシー製品に対する容易に正当化することができない財政投資が必要である。
【0008】
これらのレガシー製品の中には、再設計による破壊および経費に忍従するのではなく、様々なPLCCおよび他のSMT部品のフットプリントの相異に適合するアダプタを使用している製品もある。例えば、これらのアダプタの1つは、より小型の44ピンデバイスを受け入れ、44ピンデバイスの機能を68ピン構成に適合させる電気経路を提供している。より小型の44ピンデバイスがアダプタに取り付けられ、このアダプタが、親印刷配線基板上の68ピンデバイスが占有していた位置に取り付けられる。このアダプタは、置換44ピンPLCCデバイスの機能を、元の68ピンPLCCデバイスのフットプリントおよび機能に整合するべく構成されている元の親印刷配線基板上の該当する接続部に結合している。より新しく、かつ、より効率的な44ピンデバイスは、個々のアプリケーションの目的に応じて、元の68ピンデバイスの機能のすべてを実行している。
【0009】
知られている、PLCCおよび他のSMT部品のためのアダプタには、残念ながら限界がある。このようなアダプタの多くが提供しているのは、印刷配線基板上のソケットに直接挿入するためのピンのみであるが、上で考察したように、長期間に渡る電気的信頼性および機械的信頼性を必要とするアプリケーションの場合、ソケット挿入よりはんだ付けの方が好ましい。アダプタと印刷配線基板の間にはんだ結合部を提供している他のアダプタもあるが、知られているアダプタで、はんだ結合の品質を容易に目視検査することができるアダプタは存在していない。したがって誠実な製造者は、信頼性の保証を、より労力を要し、かつ、より時間を消費する電気試験技法に頼らなければならない。
【発明の開示】
【発明が解決しようとする課題】
【0010】
本発明により、従来技術によるデバイスおよび方法とは対照的に、アダプタと使用印刷回路基板の間のはんだ結合の目視検査を可能にする方法で、時代遅れの表面実装デバイスが有用な表面実装デバイスに置換される。
【課題を解決するための手段】
【0011】
本発明による装置および方法は、プラスチックリード付きチップキャリア(PLCC)部品などの様々な表面実装デバイスのフットプリントの相異に適合するアダプタである。本発明によるアダプタは、使用印刷回路基板の時代遅れの部品の位置に、従来のはんだ付けプロセスを利用した従来の方法で取り付けられる。このアダプタは、より小型の置換部品を受け入れ、損失または遮断を生じることなく、信号を置換部品から使用印刷回路基板に経路化することができる。
【0012】
本発明の一態様によれば、本発明によるアダプタは、表面実装デバイス用アダプタとして具体化されており、オフセットした第1および第2の表面を有する絶縁体と、第1の表面に形成された表面実装ソルダパッドのパターンと、第1の表面と第2の表面の間を連絡している、それぞれ少なくとも部分的に第1の表面と第2の表面の間の領域に、第2の表面に隣接して露出した複数の信号キャリアのパターンと、1つまたは複数の表面実装ソルダパッドを複数の信号キャリアのうちの所定の信号キャリアに電気結合している複数の信号線とを備えている。
【0013】
本発明の一態様によれば、本発明によるアダプタは、さらに、第2の表面に形成された、複数の信号キャリアのうちの異なる信号キャリアに電気結合された電気接点のパターンを備えている。
【0014】
本発明の他の態様によれば、本発明によるアダプタの絶縁体は、第1の表面と第2の表面の間に積層化された信号層を備えており、該信号層の上に複数の信号線のうちの1つまたは複数が形成されている。
【0015】
本発明の他の態様によれば、信号キャリアの各々は、第1の表面と第2の表面の間を連絡している通路の内部表面に形成された導電材を備えている。
本発明の他の態様によれば、信号線は、置換表面実装デバイスの機能を、元の表面実装デバイスによって提供される同様の機能と結合した信号キャリアのパターン中の位置に対応する信号キャリアに結合している。したがって本発明によるアダプタは、入/出力信号に対する損失または遮断を生じることなく、また、使用印刷回路基板の変更を全く必要とすることなく、異なるピンに提供される元のデバイスと実質的に同じ入/出力信号を有する置換デバイスとアプリケーションとのインタフェースを可能にしている。
【0016】
本発明の他の態様によれば、本発明により、使用アプリケーションの変更を必要とすることなく、置換表面実装デバイスを元のデバイスの代用として適合させるための方法が提供される。
【0017】
本発明のさらに他の態様によれば、本発明により、置換表面実装デバイスを元の表面実装デバイスの代用として有する親応用印刷回路基板と、頂部層および底部層を有する印刷回路基板からなるアダプタを備えたアセンブリと、印刷回路基板の頂部層に形成されたフットプリントと、印刷回路基板の頂部層のフットプリントに実装された第1の表面実装デバイスと、印刷回路基板の異なる周囲エッジに沿って位置付けされ、かつ、印刷回路基板の頂部層と底部層の間を延びた、底部層に隣接した領域に少なくとも一部が露出した、印刷回路基板の対応する接触領域に、それぞれはんだ付けによって電気的かつ機械的に結合された複数の信号キャリアと、フットプリントの対応する接触領域と複数の信号キャリアのうちの少なくともいくつかとの間で信号を伝達する複数の信号線が提供される。
【0018】
本発明の前述の態様および付随する多くの利点については、添付の図面に照らして行う以下の詳細な説明を参照することにより、より容易に認識され、かつ、より良く理解されよう。
【発明を実施するための最良の形態】
【0019】
図において、同一数表示は同一構成要素を表している。
本発明は、様々なPLCCを含む様々な表面実装技術部品間のフットプリントの相異に適合するアダプタ装置および方法である。表面実装デバイスアダプタは、通常のはんだ付けプロセスを利用した従来の方法で、親印刷配線基板に取り付けられる。このアダプタは、元のデバイスより小さいPLCCまたは他の表面実装デバイスを受け入れ、損失または遮断を生じることなく、より小さいサイズのデバイスから、元のより大きいサイズのデバイス用に提供されている入力および出力(I/O)接続部に信号を経路化している。
【0020】
本発明によるアダプタは、PLCCまたは他の表面実装デバイスに有用である。本発明によるアダプタは、オフセットした第1および第2の表面を有する絶縁体と、第1の表面に形成された表面実装ソルダパッドのパターンと、第1の表面と第2の表面の間を連絡している、それぞれ少なくとも部分的に第1の表面と第2の表面の間の領域に、第2の表面に隣接して露出した複数の信号キャリアのパターンと、1つまたは複数の表面実装ソルダパッドを複数の信号キャリアのうちの所定の信号キャリアに電気結合している複数の信号線とを備えている。
【0021】
図2は、44ピン−68ピン・PLCCアダプタとして具体化された、本発明による表面実装デバイスアダプタ装置100を示したものである。図1に示すアダプタ100は、44ピン−68ピン・PLCCアダプタとして示されているが、これは単に実施例に過ぎず、本発明は、I/Oピンの数が44ピンより多い置換PLCCデバイスあるいは44ピンより少ない置換PLCCデバイスを、元のPLCCデバイスのI/Oピンの数が68ピンより多いアプリケーションあるいは68ピンより少ないアプリケーションに適合させる場合にも等しく適用することができる。本発明によるアダプタは、置換デバイスのI/Oピンの数が元のデバイスのI/Oピンの数より多いアプリケーションあるいは少ないアプリケーションに使用するべく、PLCCデバイス以外の置換表面実装デバイスを適合させる場合にも等しく適用することができる。図2に示す表面実装デバイスアダプタは、二次側表面102bに実質的に平行に対向する第1すなわち一次側表面102aを有する、実質的に平らな絶縁体102を備えている。絶縁体102は、例えば、小型積層セラミック基板か、あるいは印刷回路基板(PCB)としても知られている印刷配線基板(PWB)のいずれかからなっている。PWB102の一次側表面102aに、第1の数の表面実装技術(SMT)ソルダパッド104が形成され、また、第1のソルダパッド104の反対側の二次側表面102bに、若干のはんだ接点106が形成されている。一次側表面102aのソルダパッド104は、所定の数のJ型I/Oリードを有する置換PLCCまたは他の表面実装デバイスを容易に受け入れる標準サイズのパターンで構成されている。例えばソルダパッド104は、一辺のソルダパッド104の数が11個の正方形で構成されている。正方形の各辺の1列のパッド104の中心間の間隔は、約0.58インチである。個々のパッド104は、長さ約0.05インチ、幅約0.02インチであり、パッドとパッドの中心間の間隔は、約0.05インチである。したがってソルダパッド104は、標準44ピンPLCCデバイスのJ型I/Oリードと整合するべく位置付けされている。
【0022】
二次側表面の若干のはんだ接点106は、元のPLCCまたは他の表面実装デバイスのJ型I/Oリードを模擬したサイズのパターンで構成されており、したがってはんだ接点106は、図1に印刷配線基板22として示すタイプの親応用PWB上の元の68ピンPLCCデバイスがあった位置のSMTソルダパッドと容易に整合する。例えば、はんだ接点106は、1辺に17個の接点106を備えた第2の正方形で構成されている。正方形の各辺の1列の接点106の中心間の間隔は、約0.89インチである。個々の接点106は、長さ約0.05インチ、幅約0.02インチであり、接点と接点の中心間の間隔は、0.05インチである。したがってはんだ接点106は、標準68ピンPLCCデバイスのJ型I/Oリードと同様に位置付けされている。二次側のソルダパッド106は、対向する2つの表面の間を連絡している孔または溝を貫通して蒸着またはめっきされた、銅、ニッケル、銀または金などの導電材からなる信号キャリア108によって一次側と電気結合している。
【0023】
様々な電気信号線すなわちトレース110のパターンが、一次側102aの第1のソルダパッド104のいくつかまたはすべてを、PWB102の二次側102bの複数の第2のソルダパッド106の各々に電気結合された複数の信号キャリア108のうちの異なる信号キャリアに相互接続している。信号線110は、置換PLCCデバイスのI/Oソルダパッド104部分のI/Oピンと、アダプタ100の該当するI/Oソルダパッド106とを相互接続するべく構成されており、したがって、より小型の置換PLCCまたは他の表面実装デバイスの該当する機能が、信号の損失または遮断を生じることなく、時代遅れのデバイスの同一機能に結合したI/Oピン位置に経路化される。
【0024】
本発明によれば、アダプタ100のボディ102は、従来の製造実践に従って製造されている。信号キャリア108が形成されると、めっき貫通孔(PWB中の)の内部あるいはビア(表面中の)の内部表面を露出させるべく、信号キャリア108の全長さに渡って開放される。例えば、アダプタ100のボディ102は、信号キャリア108の正方形パターンの4つの辺の各々のめっき貫通孔すなわちビア108の縦軸に沿ってフライス削りされており、したがってアダプタボディ102は、一辺の測値が約0.89インチの正方形に切断されている。信号キャリア108の内部を露出させることにより、信号キャリア108の端部のはんだ接点106に形成されるはんだ結合を、目視検査に容易に利用することができる。
【0025】
図3に示すように、アセンブリの間、置換PLCCまたは他の表面実装デバイスのJ型I/Oリードは、PWB102の一次側102aの整合ソルダパッド104と係合している。接続部は、例えば手動または従来の流動はんだ付け技法のいずれかを使用してはんだ付けされる。二次側表面102bのI/Oソルダパッド106は、元の表面実装デバイス、例えば68ピンPLCCデバイスの位置で、親PWB上のSMTソルダパッドと係合している。I/Oはんだ接点106が親PWB上のソルダパッドと係合すると、アダプタ100により、置換デバイスのI/Oリードが、同一の機能に対応する親応用PWB上の回路に接続される。したがってアダプタ100は、損失または遮断を生じることなく、あるサイズの置換PLCCからサイズの異なる元のPLCCの接続部にI/O信号を経路化し、それにより、様々なPLCCまたは他の表面実装部品のフットプリントの相異に適合している。
【0026】
また、信号キャリア108およびはんだ接点106は、親PWB上のソルダパッドを使用して形成されるはんだ結合が、同じく目視検査のために露出するよう、PWB102のエッジに沿って露出している。信号キャリア108を形成しているめっき貫通孔すなわちビアの内部が開放され、かつ、露出しているため、検査担当者は、はんだが、露出しためっき貫通孔すなわちビア108の内部の長さに沿って適切に濡れているか(wicked)どうかを、すべてのはんだ結合部に対して、はんだ結合部毎に目視決定することができ、それにより、信頼性を保証するための退屈で、かつ、時間を浪費する電気試験技法の必要性を排除している。
【0027】
本発明の一代替実施形態によれば、アダプタ100は、二次側にはんだ接点106の無い構成になっている。二次側にはんだ接点106を持つ代わりに、二次側表面と連絡している各信号キャリア108の末端が、親PWB上のソルダパッドと係合している。はんだ結合が形成されている間、各信号キャリア108の露出した内部の長さに沿った少なくとも一部分ではんだが濡れる。したがって親PWBへのはんだ接続部を利用して目視検査することができ、それにより他の検査および試験技法の必要性を排除している。
【0028】
図に示す信号線すなわちトレース110は、基板102の一次側表面に形成されているが、トレース110は、PWBすなわち小型積層基板102の一次側と二次側の間に挟まれた分離層の上に形成することも可能である。
【0029】
図4は、多層印刷配線基板/印刷回路基板すなわち小型積層基板102として具体化された、本発明による表面実装デバイスアダプタ100のPWB102を示したものである。例えば、PWBすなわち基板102は、4つの層121〜124を備えている。頂部層121は、置換44ピンPLCCまたは他の表面実装デバイスのI/Oピンと整合するように構成された第1のパターンのSMTソルダパッド104を有する一次側信号面102aである。第2の層122は信号層であり、その上に、信号線すなわちトレース110が、元の68ピンPLCCまたは他の表面実装デバイスのI/O位置と、対応する機能が提供される44ピンまたは他の表面実装置換デバイスのI/O位置との間に経路化されている。第3の層123は接地平面であり、第4の層124は二次側信号面102bである。二次側信号面102bの上に、はんだ接点106のパターンが、元の68ピンPLCCまたは他の表面実装デバイスのI/Oピンと整合するべく構成されている。第1および第2のパターンの接触パッド104および106は、従来の印刷配線基板技術を使用して、印刷配線基板102の信号層122を介して相互接続されている。
【0030】
以上、本発明の好ましい実施形態について、図に示し、かつ、説明したが、本発明の精神および範囲を逸脱することなく、様々な変更を加えることができることは理解されよう。
【図面の簡単な説明】
【0031】
【図1】一般的にプラスチックリード付きチップキャリアと呼ばれているタイプの共通表面実装技術集積回路パッケージを示す図である。
【図2】PLCCアダプタとして具体化された、本発明による表面実装デバイスアダプタ装置を示す図である。
【図3】本発明による表面実装デバイスアダプタを備えた置換PLCCデバイスのアセンブリ、および使用印刷回路基板を備えたアダプタのアセンブリを示す図である。
【図4】多層印刷配線基板すなわち小型積層基板として具体化された、本発明による表面実装デバイスアダプタのボディを示す図である。
Claims (32)
- 表面実装デバイスのためのアダプタであって、
オフセットした第1および第2の表面を有する絶縁体と、
第1の表面に形成された表面実装ソルダパッドのパターンと、
第1の表面と第2の表面の間を連絡している、それぞれ少なくとも部分的に第1の表面と第2の表面の間の領域に、第2の表面に隣接して露出した複数の信号キャリアのパターンと、
1つまたは複数の表面実装ソルダパッドを複数の信号キャリアのうちの所定の信号キャリアに電気結合している複数の信号線とを備えたアダプタ。 - 第2の表面に形成された、複数の信号キャリアのうちの異なる信号キャリアに電気結合された電気接点のパターンをさらに備えた、請求項1に記載のアダプタ。
- 絶縁体が、第1の表面と第2の表面の間に積層化された信号層をさらに備え、複数の信号線のうちの1つまたは複数が該信号層の上に形成された、請求項1に記載のアダプタ。
- 信号キャリアの各々が、第1の表面と第2の表面の間を連絡している通路の内部表面に形成された導電材をさらに備えた、請求項1に記載のアダプタ。
- 信号線が、置換表面実装デバイスの機能を、元の表面実装デバイスによって提供される同様の機能と結合した信号キャリアのパターン中の位置に対応する信号キャリアに結合する、請求項1に記載のアダプタ。
- 表面実装デバイスのための表面実装アダプタであって、
頂部層および底部層を有する印刷回路基板、印刷回路基板の頂部層の上に形成された、第1の表面実装デバイスを受け取るための第1のフットプリント、および印刷回路基板の底部層の上に形成された、第2の表面実装デバイスを模擬するための第2のフットプリントと、
第1のフットプリントと第2のフットプリントに対応する複数の電気接点のうちの1つまたは複数の電気接点との間に接続された複数の入/出力線であって、底部層に隣接する入/出力線の各々の少なくとも一部が、頂部層と底部層の間に露出した入/出力線とを備えたアダプタ。 - 頂部層の上に形成された、第1のフットプリントに対応する複数のソルダパッドをさらに備えた、請求項6に記載のアダプタ。
- 入/出力線が、頂部層上の複数のソルダパッドのうちの1つまたは複数のソルダパッドを、底部層上の複数の電気接点のうちの1つまたは複数の電気接点に結合している、請求項7に記載のアダプタ。
- 電気接点が、底部層の上に形成された、第2のフットプリントに対応する複数のソルダパッドをさらに備えた、請求項7に記載のアダプタ。
- 複数の入/出力線の各々が、頂部層と底部層の間を連絡している溝中に蒸着された若干量の導電金属をさらに備えた、請求項6に記載のアダプタ。
- 第2のフットプリントが第1のフットプリントとは異なる、請求項6に記載のアダプタ。
- 表面実装デバイスのためのアダプタであって、
頂部層および底部層を有する印刷回路基板と、
印刷回路基板の頂部層の上に形成された、第1の表面実装デバイスを受け取るべく構造化されたソルダパッドのパターンと、
印刷回路基板の周囲に沿って形成された、頂部層と底部層の間を連絡している、それぞれ若干量の導電材が蒸着された複数のビアと、
複数のソルダパッドのうちの1つと複数のビアのうちの1つの間に結合された電気信号線と、
印刷回路基板の底部層の上に形成された、第2の表面実装デバイスを模擬するべく構造化された電気接点のパターンとを備えたアダプタ。 - 底部層の上に形成された対応する電気接点に隣接する複数のビアの各々の導電材の少なくとも一部が、頂部層と底部層の間に露出した、請求項12に記載のアダプタ。
- 複数のビアの各々が、部分的に円筒状の通路の内部表面にめっきされた導電材をさらに備えた、請求項12に記載のアダプタ。
- 印刷回路基板が、信号層および接地層を含む複数の相互接続層をさらに備えた、請求項12に記載のアダプタ。
- 表面実装デバイスのためのアダプタであって、
第1の表面実装デバイスを印刷回路基板に対して支持するためのボディ手段と、
ボディ手段の第1の表面に位置付けされた、第1の表面実装デバイスに電気的に相互接続するための第1の相互接続手段と、
ボディ手段の第2の表面に位置付けされた、第2の表面実装デバイスを受け取るべく構造化された印刷回路基板に電気的に相互接続するための第2の相互接続手段と、
第1の電気相互接続手段と第2の電気相互接続手段とを電気結合するための手段であって、電気結合手段の少なくとも一部が、ボディ手段の第1の表面と第2の表面の間に露出した手段とを備えたアダプタ。 - 電気結合手段が、ボディ手段の周囲表面に沿って、第1の表面と第2の表面の間を延びた信号伝達手段をさらに備えた、請求項16に記載のアダプタ。
- 電気結合手段の露出部分が、ボディ手段の第2の表面に隣接して位置付けされた、請求項16に記載のアダプタ。
- 第1の相互接続手段が、導電はんだ結合を形成するための手段をさらに備えた、請求項16に記載のアダプタ。
- 第1の数の入/出力リードを有する第1の表面実装デバイスを、第2の数の入/出力リードを有する第2の置換表面実装デバイスに適合させるための方法であって、
第1の表面実装デバイスの入/出力リードに結合するべく構造化された第1の電気相互接続手段を提供するステップと、
第2の表面実装デバイスを受け取るべく構造化された印刷回路基板に結合するべく構造化された第2の電気相互接続手段を提供するステップであって、アダプタボディの、使用印刷回路基板へのアセンブリ後の目視検査に利用することができる部分に第2の電気相互接続手段を提供するステップを含むステップと、
入/出力信号を第1の電気相互接続手段と第2の電気相互接続手段の間で搬送するための信号伝導手段を提供するステップとを含む方法。 - アダプタボディの、使用印刷回路基板へのアセンブリ後の目視検査に利用することができる部分に第2の電気相互接続手段を提供するステップが、第2の電気相互接続手段の少なくとも一部をアダプタボディの外部表面に沿って提供するステップをさらに含む、請求項20に記載の方法。
- 第1の表面実装デバイスの入/出力リードに結合するべく構造化された第1の電気相互接続手段を提供するステップが、第1の表面実装デバイスの入/出力リードを受け取るべく構造化されたパターン中のアダプタボディの頂部層の上に、第1の数のソルダパッドを形成するステップをさらに含む、請求項20に記載の方法。
- 第1の表面実装デバイスの入/出力リードを、複数のソルダパッドのうちの対応するソルダパッドにはんだ付けするステップをさらに含む、請求項22に記載の方法。
- 第2の表面実装デバイスを受け取るべく構造化された印刷回路基板に結合するべく構造化された第2の電気相互接続手段を提供するステップが、第2の表面実装デバイスの入/出力リードを模擬したパターン中に構造化されたパターン中のアダプタボディの底部層の上に、若干の接点を形成するステップをさらに含む、請求項20に記載の方法。
- アダプタボディの底部層上の接点を、第2の表面実装デバイスの入/出力リードに対応する使用印刷回路基板上のソルダパッドにはんだ付けするステップをさらに含む、請求項24に記載の方法。
- 入/出力信号を第1の電気相互接続手段と第2の電気相互接続手段の間で搬送するための信号伝導手段を提供するステップが、第1の入/出力信号を提供するべく、第1の表面実装デバイスの入/出力リードの1つに結合するべく構造化された複数の第1の電気相互接続手段のうちの1つと、第1の表面実装デバイスの第1の入/出力信号に類似した第2の表面実装デバイスの入/出力信号と連絡するべく構造化された使用印刷回路基板上の接点に結合するべく構造化された複数の第2の電気相互接続手段のうちの1つとの間に信号伝導手段を提供するステップをさらに含む、請求項20に記載の方法。
- 元の表面実装デバイスに取って代わる置換表面実装デバイスを有する親印刷回路基板アセンブリであって、
頂部層および底部層を有する印刷回路基板と、
印刷回路基板の頂部層の上に形成されたフットプリントと、
印刷回路基板の頂部層上のフットプリントに実装された第1の表面実装デバイスと、
印刷回路基板の異なる周囲エッジに沿って位置付けされ、印刷回路基板の頂部層と底部層の間を延びた、少なくとも一部が底部層に隣接する領域に露出した複数の信号キャリアであって、信号キャリアの各々が、印刷回路基板の対応する接触領域に、電気的かつ機械的に結合された信号キャリアと、
フットプリントの対応する接触領域と複数の信号キャリアのうちの少なくとも一部との間を連絡している複数の信号線とを備えたアセンブリ。 - 印刷回路基板の底部層の上に形成された電気接触パッドを、信号キャリアの各々にさらに備えた、請求項27に記載のアダプタ。
- それぞれ少なくとも一部が各信号キャリアの部分的に露出した部分に形成された、信号キャリアを印刷回路基板の対応する接触領域に電気的かつ機械的に結合するはんだ結合部をさらに備えた、請求項27に記載のアダプタ。
- 表面実装デバイスが、元のデバイスによって提供される入/出力信号と実質的に同じ入/出力信号を提供するべく構造化された置換デバイスである、請求項27に記載のアダプタ。
- 置換デバイスの入/出力信号が、元のデバイスの対応する入/出力信号とインタフェースするべく構造化された印刷回路基板の接触領域に結合された、請求項30に記載のアダプタ。
- 置換デバイスに提供されるフットプリントの対応する接触領域の数が、印刷回路基板上に元のデバイス用として提供されている接触領域の数より少ない、請求項31に記載のアダプタ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26247401P | 2001-01-17 | 2001-01-17 | |
PCT/US2002/001578 WO2002069680A2 (en) | 2001-01-17 | 2002-01-17 | Adapter for plastic-leaded chip carrier (plcc) and other surface mount technology (smt) chip carriers |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004523908A true JP2004523908A (ja) | 2004-08-05 |
Family
ID=22997682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002568872A Pending JP2004523908A (ja) | 2001-01-17 | 2002-01-17 | プラスチックリード付きチップキャリア(plcc)および他の表面実装技術(smt)チップキャリアのためのアダプタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US6862190B2 (ja) |
EP (1) | EP1369002A2 (ja) |
JP (1) | JP2004523908A (ja) |
WO (1) | WO2002069680A2 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3675364B2 (ja) * | 2001-05-30 | 2005-07-27 | ソニー株式会社 | 半導体装置用基板その製造方法および半導体装置 |
US6791035B2 (en) * | 2002-02-21 | 2004-09-14 | Intel Corporation | Interposer to couple a microelectronic device package to a circuit board |
JP4959921B2 (ja) * | 2002-03-28 | 2012-06-27 | プレジデント アンド フェロウズ オブ ハーバード カレッジ | 二酸化珪素ナノラミネートの蒸着 |
US6746252B1 (en) | 2002-08-01 | 2004-06-08 | Plastronics Socket Partners, L.P. | High frequency compression mount receptacle with lineal contact members |
JP2004253759A (ja) * | 2002-12-24 | 2004-09-09 | Auto Network Gijutsu Kenkyusho:Kk | 制御回路基板及び回路構成体 |
US7338299B1 (en) * | 2003-08-06 | 2008-03-04 | Foxconn Advanced Technology Inc. | Surface mounted electronic component |
US7507914B2 (en) * | 2004-06-30 | 2009-03-24 | Honeywell International Inc. | Micro-castellated interposer |
US7919717B2 (en) * | 2005-08-19 | 2011-04-05 | Honeywell International Inc. | Three-dimensional printed circuit board |
TW200825931A (en) * | 2006-12-11 | 2008-06-16 | Kreton Corp | Memory packaging element and insert card module using the memory packaging element |
JP5050583B2 (ja) * | 2007-03-12 | 2012-10-17 | 富士通セミコンダクター株式会社 | 配線基板及び電子部品の実装構造 |
US7829977B2 (en) * | 2007-11-15 | 2010-11-09 | Advanced Semiconductor Engineering, Inc. | Low temperature co-fired ceramics substrate and semiconductor package |
US7554189B1 (en) * | 2008-03-03 | 2009-06-30 | Universal Scientific Industrial Co., Ltd. | Wireless communication module |
US20100149771A1 (en) * | 2008-12-16 | 2010-06-17 | Cree, Inc. | Methods and Apparatus for Flexible Mounting of Light Emitting Devices |
JP5424825B2 (ja) * | 2009-11-12 | 2014-02-26 | オリンパス株式会社 | 積層実装構造体 |
FR2953678B1 (fr) * | 2009-12-04 | 2013-05-03 | Sagem Defense Securite | Module electronique additionnel et dispositif electronique comportant un tel module |
US8749989B1 (en) | 2009-12-28 | 2014-06-10 | Scientific Components Corporation | Carrier for LTCC components |
JP5938404B2 (ja) * | 2010-07-02 | 2016-06-22 | トムソン ライセンシングThomson Licensing | 電子装置における接地のためのシステム |
US8514583B2 (en) * | 2010-11-12 | 2013-08-20 | International Business Machines Corporation | System and method for multi-application socket |
US8472205B2 (en) | 2010-12-30 | 2013-06-25 | Research In Motion Limited | Adaptive printed circuit board connector |
EP2473013B1 (en) * | 2010-12-30 | 2013-08-07 | Research In Motion Limited | Adaptive printed circuit board connector and connecting method |
US20120190247A1 (en) | 2011-01-20 | 2012-07-26 | Earl Anthony Daughtry | Two-Piece Connector Assembly |
USD680545S1 (en) * | 2011-11-15 | 2013-04-23 | Connectblue Ab | Module |
USD668658S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
USD668659S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
USD680119S1 (en) * | 2011-11-15 | 2013-04-16 | Connectblue Ab | Module |
USD689053S1 (en) * | 2011-11-15 | 2013-09-03 | Connectblue Ab | Module |
USD692896S1 (en) * | 2011-11-15 | 2013-11-05 | Connectblue Ab | Module |
DE202013011995U1 (de) * | 2013-01-22 | 2015-01-15 | Baumüller Nürnberg GmbH | Leiterplattenanordnung |
US9538636B1 (en) * | 2013-03-14 | 2017-01-03 | Macom Technology Solutions Holdings, Inc. | Blind via edge castellation |
US9563834B2 (en) * | 2013-04-10 | 2017-02-07 | Honeywell International, Inc. | High temperature tolerant RFID tag |
JP2015188004A (ja) * | 2014-03-26 | 2015-10-29 | キヤノン株式会社 | パッケージ、半導体装置及び半導体モジュール |
TWI634823B (zh) * | 2016-08-02 | 2018-09-01 | 矽品精密工業股份有限公司 | 電子裝置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3483308A (en) * | 1968-10-24 | 1969-12-09 | Texas Instruments Inc | Modular packages for semiconductor devices |
US4437141A (en) * | 1981-09-14 | 1984-03-13 | Texas Instruments Incorporated | High terminal count integrated circuit device package |
DE3705828A1 (de) * | 1986-04-25 | 1987-10-29 | Eckhard Dr Ing Wolf | Vorrichtung zum anschliessen eines anschlussinkompatiblen integrierten schaltkreises an eine leiterplatte |
JP2570498B2 (ja) * | 1991-05-23 | 1997-01-08 | モトローラ・インコーポレイテッド | 集積回路チップ・キャリア |
SE9202077L (sv) | 1992-07-06 | 1994-01-07 | Ellemtel Utvecklings Ab | Komponentmodul |
JPH06224537A (ja) | 1993-01-25 | 1994-08-12 | Kaijo Corp | 表面実装用リードピッチ変換基板 |
JP3461204B2 (ja) * | 1993-09-14 | 2003-10-27 | 株式会社東芝 | マルチチップモジュール |
GB2283863A (en) * | 1993-11-16 | 1995-05-17 | Ibm | Direct chip attach module |
US5796591A (en) * | 1995-06-07 | 1998-08-18 | International Business Machines Corporation | Direct chip attach circuit card |
JPH09298351A (ja) | 1996-05-01 | 1997-11-18 | Nec Corp | 回路パターン変換サブプリント基板 |
US5841686A (en) * | 1996-11-22 | 1998-11-24 | Ma Laboratories, Inc. | Dual-bank memory module with shared capacitors and R-C elements integrated into the module substrate |
FR2772998B1 (fr) * | 1997-12-23 | 2000-02-11 | Aerospatiale | Dispositif et procede d'interconnexion entre deux dispositifs electroniques |
JPH11214820A (ja) | 1998-01-27 | 1999-08-06 | Nec Eng Ltd | Lccの実装構造 |
JP2000124588A (ja) * | 1998-10-19 | 2000-04-28 | Alps Electric Co Ltd | 電子回路ユニット、並びに電子回路ユニットの製造方法 |
JP3664001B2 (ja) * | 1999-10-25 | 2005-06-22 | 株式会社村田製作所 | モジュール基板の製造方法 |
US6395996B1 (en) * | 2000-05-16 | 2002-05-28 | Silicon Integrated Systems Corporation | Multi-layered substrate with a built-in capacitor design |
-
2002
- 2002-01-17 WO PCT/US2002/001578 patent/WO2002069680A2/en not_active Application Discontinuation
- 2002-01-17 EP EP02705867A patent/EP1369002A2/en not_active Withdrawn
- 2002-01-17 US US10/052,715 patent/US6862190B2/en not_active Expired - Fee Related
- 2002-01-17 JP JP2002568872A patent/JP2004523908A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP1369002A2 (en) | 2003-12-10 |
WO2002069680A3 (en) | 2002-11-21 |
WO2002069680A2 (en) | 2002-09-06 |
US20020093803A1 (en) | 2002-07-18 |
US6862190B2 (en) | 2005-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6862190B2 (en) | Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers | |
US6462570B1 (en) | Breakout board using blind vias to eliminate stubs | |
US4437141A (en) | High terminal count integrated circuit device package | |
US7989706B2 (en) | Circuit board with embedded component and method of manufacturing same | |
US5896037A (en) | Interface test adapter for actively testing an integrated circuit chip package | |
US5459287A (en) | Socketed printed circuit board BGA connection apparatus and associated methods | |
EP1705967B1 (en) | Off-grid decoupling capacitor of ball grid array (BGA) devices and method | |
US20070075432A1 (en) | Printed circuit board with differential pair arrangement | |
JPH07193096A (ja) | 階段状多層相互接続装置 | |
US5834705A (en) | Arrangement for modifying eletrical printed circuit boards | |
WO2001036990A2 (en) | Wafer level interposer | |
US20060097370A1 (en) | Stepped integrated circuit packaging and mounting | |
US4674811A (en) | Apparatus for connecting pin grid array devices to printed wiring boards | |
US5929646A (en) | Interposer and module test card assembly | |
EP1531655B1 (en) | Electronic module with removable circuitry and method for making | |
JPH09289052A (ja) | モジュールの実装構造 | |
KR100186795B1 (ko) | Ic소자 인터페이스부 유닛 구조 | |
JPH1012809A (ja) | マルチチップモジュール | |
US6796807B2 (en) | Adapter for surface mount devices to through hole applications | |
US6570271B2 (en) | Apparatus for routing signals | |
KR19980071445A (ko) | 집합기판 및 그 집합기판을 이용한 전자기기의 제조방법 | |
US20010050177A1 (en) | Connection structure of coaxial cable to electric circuit substrate | |
US7269029B2 (en) | Rapid fire test board | |
WO2008117213A2 (en) | An assembly of at least two printed circuit boards and a method of assembling at least two printed circuit boards | |
US6552529B1 (en) | Method and apparatus for interim assembly electrical testing of circuit boards |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080214 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080513 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080520 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081104 |