TWI634823B - 電子裝置 - Google Patents

電子裝置 Download PDF

Info

Publication number
TWI634823B
TWI634823B TW105124409A TW105124409A TWI634823B TW I634823 B TWI634823 B TW I634823B TW 105124409 A TW105124409 A TW 105124409A TW 105124409 A TW105124409 A TW 105124409A TW I634823 B TWI634823 B TW I634823B
Authority
TW
Taiwan
Prior art keywords
pads
electronic component
circuit board
solder
electronic device
Prior art date
Application number
TW105124409A
Other languages
English (en)
Other versions
TW201806456A (zh
Inventor
程呂義
劉正祥
呂長倫
廖浚丞
陳正逸
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW105124409A priority Critical patent/TWI634823B/zh
Priority to CN201610644883.9A priority patent/CN107683018A/zh
Priority to US15/295,010 priority patent/US10201086B2/en
Publication of TW201806456A publication Critical patent/TW201806456A/zh
Application granted granted Critical
Publication of TWI634823B publication Critical patent/TWI634823B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一種電子裝置，係包括一具有複數電性接點之電路板、以及一設於該電路板上且具有複數電極端之電子元件，該電性接點係包含複數相分離之銲墊，且各該電極端分別結合至各該電性接點上，藉此單一電極端所產生之應力可分散至複數銲墊，避免該電子元件於組裝過程中發生偏移問題。

Description

電子裝置
本發明係有關一種電子裝置，尤指一種應用表面黏著技術(Surface Mounted Technology，簡稱SMT)之電子裝置。
隨著積體電路製作技術的進步，電子元件的設計與製作持續朝著細微化的趨勢發展，且由於其具備更大規模、高積集度的電子線路，因此其產品功能亦更加完整。
於此情況下，傳統利用插入式技術(Through Hole Technology，簡稱THT)組裝於電路板上的電子元件，由於尺寸無法進一步的縮小，因而佔用電路板大量的空間，且插入式組裝技術係需依據各電子元件的每一腳位而於電路板上進行鑽孔，故此類型的電子元件之接腳實際上會佔用電路板相對兩側的空間，且該電子元件與電路板連接處的銲點亦較大。因此，現今的電子裝置之組裝程序中，已大量改採表面黏著技術(Surface Mounted Technology，簡稱SMT)，以將電子元件組裝於電路板上。
使用SMT之電子元件，由於其各電極端(或接腳)係銲接電路板之同一表面上，因而不需在電路板上進行鑽孔。換言之，使用SMT將可在電路板之相對兩側同時組裝不同 之電子元件，而大幅提昇電路板之空間利用率。此外，由於採用SMT之電子元件之體積較小，故相較於傳統THT的電子元件，採用SMT之電子元件所能設置於電路板上之數量較為密集，因而符合電子裝置之輕薄短小、多功能、高速度及高頻化的需求，故SMT之組裝方式已成為主流的組裝方式。
請參閱第1圖及第1’圖，係為習知利用SMT組裝之電子裝置1之剖視及上視示意圖。首先，提供一表面覆蓋有防銲層101之電路板10，且該電路板10具有複數外露該防銲層101之銲墊100，再利用網板印刷技術，於外露出該防銲層101之銲墊100上形成錫膏12。接著，將一如被動元件之電子元件11之電極端(terminal)110結合於該錫膏12上並回銲該錫膏12，使該電子元件11以其電極端110電性連接該電路板10之銲墊100。
惟，於回銲過程中，該電子元件11可能因左、右兩側之錫膏12塗佈不平均，導致該電子元件11產生偏移(Shift)或其中一側翹起，即所謂的立碑效應(Tombstoning)。進一步地，隨著電子產品之輕薄短小化，該銲墊100之尺寸及該電子元件11之尺寸需愈來愈小，因而該電子元件11之置放精確度之要求將增加，且該錫膏12之塗佈量精度之要求亦提高，將使該電子元件11產生偏位或翹起之情況更加嚴重。
再者，若該電子元件11係採用扇出式晶圓級封裝(Fan-Out Wafer Level Package，簡稱FOWLP)製作，其線 路結構之總厚度多在50微米以下，且其亦無剛性電路板作支撐，致使該些電極端110因面積大而易產生應力，導致該電子元件11於組裝之過程中常出現脫層(delamination)之問題。
另一方面，該錫膏12之體積較大，其於後續高溫製程中會重新熔融，使該錫膏12之熱量會大量傳至該電子元件11上，故該電子元件11之線路層會有變形之風險。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的問題。
鑑於上述習知技術之種種缺失，本發明提供一種電子裝置，係包括：電路板，係具有複數電性接點，其中，各該電性接點包含有複數銲墊，且任二相鄰之該銲墊間係具有間隙；以及電子元件，係設於該電路板上且具有複數電極端，以令各該電極端係分別結合至各該電性接點上。
前述之電子裝置中，該電性接點復包含連接複數該銲墊之導線。例如，該導線係位於該電子元件之投影面積外或內。
前述之電子裝置中，該電極端係藉由銲錫材料結合該電性接點。
由上可知，本發明之電子裝置，主要藉由該電性接點包含有複數銲墊且各該銲墊間具有間隙之設計，以減少電子元件之電極端與銲墊之結合面積，亦即減少該銲錫材料之銲錫量，因而容易控制該銲錫量，故相較於習知技術， 該電子元件於左、右兩側容易呈現相同之銲錫量，避免該電子元件產生偏移或翹起之問題，即避免發生立碑效應。因此，即使該銲墊之尺寸及該電子元件之尺寸極小，仍能避免發生立碑效應。
再者，若該電子元件係採用扇出式晶圓級封裝(FOWLP)製作，單一電極端所產生之應力可分散至複數銲墊，故相較於習知技術，本發明之電子元件於組裝之過程中不會出現脫層之問題。
另外，由於可減少該銲錫材料之銲錫量，故該銲錫材料於後續高溫製程中重新熔融時，能減少該銲錫材料傳至該電子元件之熱量，故相較於習知技術，本發明之電子裝置能大幅減少該電子元件之線路層發生變形之風險。
1,2,3‧‧‧電子裝置
10,20‧‧‧電路板
100‧‧‧銲墊
101‧‧‧防銲層
11,21‧‧‧電子元件
110‧‧‧電極端
12‧‧‧錫膏
20a‧‧‧第一銲墊
20b‧‧‧第二銲墊
200,200’,300,300’‧‧‧電性接點
201‧‧‧溝槽
210a‧‧‧第一電極端
210b‧‧‧第二電極端
22‧‧‧銲錫材料
30‧‧‧導線
301‧‧‧缺口
t‧‧‧間隙
第1圖係為習知電子裝置的剖視示意圖；第1’圖係為習知電子裝置之上視簡化圖；第2圖係為本發明之電子裝置之剖視示意圖；第2A及2B圖係為第2圖之不同態樣之上視簡化圖；第3圖係為本發明之電子裝置之另一實施例的剖視示意圖；以及第3’及3”圖係為第3圖之不同態樣之上視簡化圖；
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”、及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2圖係為本發明之電子裝置2之剖視示意圖。如第2圖所示，所述之電子裝置2係包括：一具有複數銲墊(以下區分為複數第一銲墊20a與複數第二銲墊20b)之電路板20、以及一設於該電路板20上之電子元件21。
所述之電子元件21係具有第一電極端210a與第二電極端210b，且單一該第一電極端210a係結合複數該第一銲墊20a，而單一該第二電極端210b係結合複數該第二銲墊20b，如第2、2A及2B圖所示。
於本實施例中，該電子元件21係為主動元件、被動元件或其二者組合，其中，該主動元件係例如包含半導體晶片，而該被動元件係例如作為電阻、電容及電感。具體地，如第2圖所示，該電子元件21係以被動元件為例。
再者，該第一電極端210a與第二電極端210b係藉由 銲錫材料22結合至所對應之第一銲墊20a與第二銲墊20b。因此，於組裝時，當回銲該銲錫材料22後，該電子元件21能以其第一電極端210a與第二電極端210b對應電性連接該第一銲墊20a與第二銲墊20b。
又，如第2、2A及2B圖所示，複數第一銲墊20a可視為一電性接點200，且複數第二銲墊20b可視為另一電性接點200’，使該電子元件21之該第一電極端210a與第二電極端210b分別結合至單一個電性接點200,200’。亦即，該電性接點200係包含複數相互分離之第一銲墊20a，且另一電性接點200’包含複數相互分離之第二銲墊20b。
另外，於製作該電性接點200,200’時，係例如可於如第1’圖所示之銲墊100上形成至少一貫穿銲墊本體中間部分之溝槽201，如第2A及2B圖所示，以形成複數相互分離之第一銲墊20a(或複數相互分離之第二銲墊20b)，亦即相鄰之各該第一銲墊20a之間具有一間隙t(或相鄰之各該第二銲墊20b之間具有一間隙t)。
應可理解地，亦可藉由電鍍、沉積或塗覆方式形成複數第一銲墊20a(或複數第二銲墊20b)，並不限於上述。
於另一實施例中，如第3及3’圖所示之電子裝置3，該些第一銲墊20a(或該些第二銲墊20b)係以至少一導線30相連接，以令該些第一銲墊20a與該導線30作為電性接點300，使單一該第一電極端210a結合至單一該電性接點300。同理地，該些第二銲墊20b與該導線30作為另一電性接點300’，使單一該第二電極端210b結合至該電性 接點300’。
具體地，於製作該電性接點300時，係例如可於如第1’圖所示之銲墊100之邊緣上形成至少一缺口301，如第3’圖所示，以形成複數第一銲墊20a及連接各該第一銲墊20a之導線30，且各該第一銲墊20a之間具有一間隙t。同理地，另一電性接點300’亦可以相同方式製作。
應可理解地，亦可藉由電鍍、沉積或塗覆方式形成複數第一銲墊20a與導線30(或複數第二銲墊20b與導線30)，並不限於上述。
較佳地，該缺口301朝向該電子元件21(或該電路板20)之中間，使該導線30位於該電子元件21垂直該電路板20之投影面積外。應可理解地，該導線30亦可位於該電子元件21垂直該電路板20之投影面積內，如第3”圖所示。或者，不論是第3’或3”圖所示之電性接點300之態樣，該缺口301與該導線30均完全位於該電子元件21垂直該電路板20之投影面積內(圖略)。
另外，該導線30之形狀可為直線狀(如第3’圖所示)、曲線狀(如第3”圖所示)或其它合適形狀。
因此，有關本發明之電性接點之態樣繁多，只要符合單一該電極端結合複數銲墊之方式即可，並不限於上述。
綜上所述，本發明之電子裝置2,3係藉由縮減習知銲墊之體積，使電子元件21之電極端與該電性接點200,200’,300,300’之結合面積小於習知銲墊之結合面積，且當該電子元件21之第一電極端210a與第二電極端 210b分別結合複數該第一銲墊20a與複數該第二銲墊20b時，單一側電極端由複數較小之銲墊所支撐，藉以減少該電極端與銲墊之結合面積，亦即減少該銲錫材料22之銲錫量，因而容易控制該銲錫量。
因此，於回銲過程中，該電子元件21於左、右兩側容易呈現相同之銲錫量，因而有效避免該電子元件21產生偏移或翹起之問題，亦即避免發生立碑效應。藉此，即使該第一銲墊20a與第二銲墊20b之尺寸及該電子元件21之尺寸極小，仍能避免發生立碑效應。
再者，若該電子元件21係採用扇出式晶圓級封裝(FOWLP)製作，該第一電極端210a(或該第二電極端210b)所產生之應力可分散至複數第一銲墊20a(或複數第二銲墊20b)，避免該電子元件21於組裝過程中發生脫層之問題。
另一方面，由於可減少該銲錫材料22之銲錫量，故該銲錫材料22於後續高溫製程中重新熔融時，能減少該銲錫材料22傳至該電子元件21之熱量，因而能大幅減少該電子元件21之線路層發生變形之風險。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

Claims (3)

  1. 一種電子裝置，係包括：電路板，係具有複數電性接點，其中，各該電性接點包含有複數相互分離之銲墊，且任二相鄰之該銲墊間係具有間隙而未相連；以及電子元件，係設於該電路板上且具有複數電極端，以令各該電極端分別結合至各該電性接點上。
  2. 如申請專利範圍第1項所述之電子裝置，其中，該電極端係藉由銲錫材料結合該電性接點。
  3. 如申請專利範圍第1項所述之電子裝置，其中，各該電極端結合至複數該銲墊上。
TW105124409A 2016-08-02 2016-08-02 電子裝置 TWI634823B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105124409A TWI634823B (zh) 2016-08-02 2016-08-02 電子裝置
CN201610644883.9A CN107683018A (zh) 2016-08-02 2016-08-09 电子装置
US15/295,010 US10201086B2 (en) 2016-08-02 2016-10-17 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105124409A TWI634823B (zh) 2016-08-02 2016-08-02 電子裝置

Publications (2)

Publication Number Publication Date
TW201806456A TW201806456A (zh) 2018-02-16
TWI634823B true TWI634823B (zh) 2018-09-01

Family

ID=61070060

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105124409A TWI634823B (zh) 2016-08-02 2016-08-02 電子裝置

Country Status (3)

Country Link
US (1) US10201086B2 (zh)
CN (1) CN107683018A (zh)
TW (1) TWI634823B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7382167B2 (ja) * 2019-07-25 2023-11-16 ローム株式会社 電子装置、および電子装置の製造方法
WO2022143930A1 (zh) * 2020-12-30 2022-07-07 中芯集成电路（宁波）有限公司 一种板级系统级封装方法、结构、电路板及形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200841440A (en) * 2007-04-12 2008-10-16 Siliconware Precision Industries Co Ltd Semiconductor device incorporating an electronic component and fabrication method thereof
TW200922421A (en) * 2007-11-08 2009-05-16 Inventec Corp Solder pad structure of printed circuit board and method of forming the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004523908A (ja) * 2001-01-17 2004-08-05 ハネウェル・インターナショナル・インコーポレーテッド プラスチックリード付きチップキャリア（ｐｌｃｃ）および他の表面実装技術（ｓｍｔ）チップキャリアのためのアダプタ
JP2004335657A (ja) * 2003-05-06 2004-11-25 Tdk Corp 底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品
WO2006104032A1 (ja) * 2005-03-29 2006-10-05 Murata Manufacturing Co., Ltd. 電子部品の実装構造
CN101616544B (zh) * 2009-08-12 2012-05-23 杭州华三通信技术有限公司 一种pcb组件及实现方法
CN202857142U (zh) * 2012-10-09 2013-04-03 广东欧珀移动通信有限公司 一种电路板及其防偏位焊盘结构
DE112014001116T5 (de) * 2013-03-04 2015-12-24 Ps4 Luxco S.A.R.L. Halbleitervorrichtung
US10006942B2 (en) * 2013-05-13 2018-06-26 Intel IP Corporation Board, integrated circuit testing arrangement, and method for operating an integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200841440A (en) * 2007-04-12 2008-10-16 Siliconware Precision Industries Co Ltd Semiconductor device incorporating an electronic component and fabrication method thereof
TW200922421A (en) * 2007-11-08 2009-05-16 Inventec Corp Solder pad structure of printed circuit board and method of forming the same

Also Published As

Publication number Publication date
US20180042112A1 (en) 2018-02-08
TW201806456A (zh) 2018-02-16
CN107683018A (zh) 2018-02-09
US10201086B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
JP2006295156A (ja) 半導体モジュール及びそれの製造方法
US20100319974A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
TW201501265A (zh) 層疊式封裝件及其製法
KR20110064471A (ko) 패키지 기판 및 그의 제조방법
JP2005117036A (ja) テープ配線基板とそれを利用した半導体チップパッケージ
TWI333405B (zh)
TWI634823B (zh) 電子裝置
JP4494249B2 (ja) 半導体装置
TWI575686B (zh) 半導體結構
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
TWI601255B (zh) 薄膜覆晶封裝結構
TWI394252B (zh) 封裝基板結構
JP2011061179A (ja) 印刷回路基板及び印刷回路基板の製造方法
JP2016162813A (ja) プリント基板及びハンダ付け方法
TWI483351B (zh) 半導體裝置及其製法
TW200841440A (en) Semiconductor device incorporating an electronic component and fabrication method thereof
JP2008140868A (ja) 多層配線基板および半導体装置
KR102191249B1 (ko) 칩 저항 소자 어셈블리
US20130153278A1 (en) Ball grid array package and method of manufacturing the same
JP2004319692A (ja) 電子回路基板
TWI418276B (zh) 導電凸塊無翼部的封裝基板之製法
JP2003124430A (ja) 集積回路装置および集積回路用コンデンサ
US20070089901A1 (en) Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component
KR100986294B1 (ko) 인쇄회로기판의 제조방법
TWI693644B (zh) 封裝結構及其製造方法