JP2018037520A - 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法 - Google Patents

半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法 Download PDF

Info

Publication number
JP2018037520A
JP2018037520A JP2016169415A JP2016169415A JP2018037520A JP 2018037520 A JP2018037520 A JP 2018037520A JP 2016169415 A JP2016169415 A JP 2016169415A JP 2016169415 A JP2016169415 A JP 2016169415A JP 2018037520 A JP2018037520 A JP 2018037520A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
electrode
resin
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016169415A
Other languages
English (en)
Inventor
佐々木　伸也
Shinya Sasaki
伸也 佐々木
剛司 神吉
Goji Kamiyoshi
剛司 神吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016169415A priority Critical patent/JP2018037520A/ja
Priority to US15/676,850 priority patent/US10595412B2/en
Publication of JP2018037520A publication Critical patent/JP2018037520A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】プリント基板に樹脂基板を実装した後の樹脂基板の平坦性を向上する。【解決手段】半導体装置は、第１電極を有するプリント基板と、前記プリント基板側を向いた第１面、前記第１面の第１部分を囲む第２部分に形成された第２電極、前記第１面の反対側の第２面及び前記第１部分と平面視で重なる前記第２面の第３部分に形成された第３電極を有する樹脂基板と、前記第３電極に接合された接続端子を有する半導体チップと、前記プリント基板と前記樹脂基板との間に形成され、樹脂及び導電性粒子を含む導電性部材と、前記プリント基板と前記樹脂基板との間に形成され、前記第１電極及び前記第２電極に接合された半田バンプと、を備え、前記導電性部材が前記プリント基板に接触すると共に、前記樹脂基板の前記第１面の前記第１部分に接触している。【選択図】図１

Description

本発明は、半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法に関する。
半導体チップ（半導体素子）の高速化、高集積化に伴い、半導体チップを搭載したサーバなどでは、半導体チップ間を微細配線で接続すると共に、半導体チップ間の伝送速度も高速化してきている。半導体チップに貫通ビア（Through Silicon Via：ＴＳＶ）などを
形成し、半導体チップを積層して微細なバンプで半導体チップを接続することで、高速伝送を実現する３次元実装技術が開発されている。３次元実装技術では、半導体チップにＴＳＶを形成するため、半導体チップの高コスト化やプロセス上の課題も多く、３次元実装技術は、メモリなどの一部の用途に限定されている。また、半導体チップとプリント基板との間に中間基板としてシリコンインターポーザ等を配置し、シリコンインターポーザを介して高速伝送する２．５次元実装技術も開発されている。
２．５次元実装技術においても、シリコンインターポーザにＴＳＶを形成するため、シリコンインターポーザが高コストになる。これに対して、低コスト化を実現するため、ガラスインターポーザも開発されているが、実用化には至っていない。また、低コスト化を実現するため、樹脂インターポーザ（樹脂基板）を用いることが検討されている。
特開２００８−２４４１０４号公報 特開２０１０−１６１１８４号公報
図１１は、樹脂インターポーザを用いた実装技術の工程図である。樹脂インターポーザを用いた実装技術では、図１１の（Ａ）に示すように、プリント基板１０１上に半田バンプ１１１を形成する。その後、図１１の（Ｂ）に示すように、フリップチップボンダで樹脂インターポーザ１０２をプリント基板１０１に実装し、図１１の（Ｃ）に示すように、樹脂インターポーザ１０２上に半導体チップ１０３を実装する。半導体チップ１０３には、例えば、高さ２５μｍ、Φ２５μｍ、４５μｍピッチのマイクロバンプ１３１が形成されており、樹脂インターポーザ１０２と半導体チップ１０３とがマイクロバンプ１３１を介して接合されている。マイクロバンプ１３１のサイズは小さいため、樹脂インターポーザ１０２の表面１２１の反りやうねりに対する許容値が小さい。したがって、樹脂インターポーザ１０２の表面１２１が平坦であることが好ましい。
樹脂インターポーザ１０２の材料は樹脂である。そのため、樹脂インターポーザ１０２をプリント基板１０１に実装した際、樹脂インターポーザ１０２は、樹脂インターポーザ１０２を支持する部材の剛性の影響を受ける。図１１の（Ｂ）及び（Ｃ）に示すように、プリント基板１０１と樹脂インターポーザ１０２との間に半田バンプ１１０及びソルダーレジスト１１１が形成され、半田バンプ１１０及びソルダーレジスト１１１によって樹脂インターポーザ１０２が支持されている。半田パンプ１１０の剛性の大きさとソルダーレジスト１１１の剛性の大きさとの差異から、樹脂インターポーザ１０２の形状が半田パンプ１１０の形状に追従することにより樹脂インターポーザ１０２にうねりが発生する。そのため、樹脂インターポーザ１０２の表面１２１に凹凸が発生する。樹脂インターポーザ
１０２が薄くなるほど、樹脂インターポーザ１０２の表面１２１の凹凸が大きくなる。例えば、樹脂インターポーザ１０２の厚さが２５μｍであり、半田バンプ１１０の高さが９０μｍである場合、樹脂インターポーザ１０２の表面の凹凸の高低差は５０〜６０μｍとなる。そのため、例えば、高さ２５μｍのマイクロバンプ１３１を介して、半導体チップ１０３を樹脂インターポーザ１０２に実装することは困難である。
本願は、プリント基板に樹脂基板を実装した後の樹脂基板の平坦性を向上する技術を提供することを目的とする。
本願の一観点によれば、第１電極を有するプリント基板と、前記プリント基板側を向いた第１面、前記第１面の第１部分を囲む第２部分に形成された第２電極、前記第１面の反対側の第２面及び前記第１部分と平面視で重なる前記第２面の第３部分に形成された第３電極を有する樹脂基板と、前記第３電極に接合された接続端子を有する半導体チップと、前記プリント基板と前記樹脂基板との間に形成され、樹脂及び導電性粒子を含む導電性部材と、前記プリント基板と前記樹脂基板との間に形成され、前記第１電極及び前記第２電極に接合された半田バンプと、を備え、前記導電性部材が前記プリント基板に接触すると共に、前記樹脂基板の前記第１面の前記第１部分に接触している、半導体装置が提供される。
本願の一観点によれば、プリント基板の上面に形成された第１電極上に半田バンプを形成する工程と、前記プリント基板の前記上面に樹脂及び導電性粒子を含む導電性ペーストを形成する工程と、第１面、前記第１面の第１部分を囲む第２部分に形成された第２電極、前記第１面の反対側の第２面及び前記第１部分と平面視で重なる前記第２面の第３部分に形成された第３電極を有する樹脂基板の前記第１面の前記第１部分を前記導電性ペーストに接触させて、前記樹脂基板を前記プリント基板に搭載する工程と、第１加熱処理を行うことにより、前記半田バンプを前記第１電極及び前記第２電極に接合する工程と、第２加熱処理を行うことにより、前記導電性ペーストを硬化する工程と、半導体チップが有する接続端子を前記第３電極に接触させて、前記半導体チップを前記樹脂基板に搭載する工程と、第３加熱処理を行うことにより、前記接続端子を前記第３電極に接合する工程と、を備える半導体装置の製造方法が提供される。
本願の一観点によれば、プリント基板に樹脂基板を実装した後の樹脂基板の平坦性を向上することができる。
図１は、半導体装置の断面図である。 図２は、半導体装置の断面図である。 図３は、半導体装置の製造方法の一例を示す工程図である。 図４は、半導体装置の製造方法の一例を示す工程図である。 図５Ａは、プリント基板の平面図である。 図５Ｂは、プリント基板の平面図である。 図５Ｃは、プリント基板の平面図である。 図６は、半導体装置の製造方法の一例を示す工程図である。 図７は、半導体装置の製造方法の一例を示す工程図である。 図８Ａは、半導体装置の平面図である。 図８Ｂは、半導体装置の平面図である。 図８Ｃは、半導体装置の平面図である。 図９は、電子装置の断面図である。 図１０は、電子装置の断面図である。 図１１は、樹脂インターポーザを用いた実装技術の工程図である。
以下、図面を参照して実施形態に係る半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法について説明する。以下に示す半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法の構成は例示であり、本願は、実施形態に係る半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法の構成に限定されない。
〈半導体装置１の構成〉
図１は、半導体装置１の断面図である。半導体装置１は、プリント基板２と、プリント基板２に実装された樹脂インターポーザ３と、樹脂インターポーザ３に実装された半導体チップ４とを備える。樹脂インターポーザ３は、樹脂基板の一例である。プリント基板２は、樹脂層（図示せず）と、樹脂層の内部に形成された配線層（図示せず）とを有する。プリント基板２は、金属パッド５Ａ，５Ｂを有する。金属パッド５Ａ，５Ｂは、プリント基板２の上面２１に形成されている。金属パッド５Ａは、第１電極の一例である。
樹脂インターポーザ３は、プリント基板２側を向いた第１面（下面）３１と、第１面３１の反対側の第２面（上面）３２とを有する。プリント基板２の上面２１と樹脂インターポーザ３の第１面３１とが向かい合っている。樹脂インターポーザ３は、樹脂インターポーザ３の第１面３１に形成された金属パッド６Ａ，６Ｂと、樹脂インターポーザ３の第２面３２に形成された金属パッド７と、を有する。金属パッド６Ａは、第２電極の一例である。金属パッド７は、第３電極の一例である。金属パッド５Ａ，５Ｂ，６Ａ，６Ｂ，７として、例えば、銅（Ｃｕ）又は表面にニッケル（Ｎｉ）、金（Ａｕ）などがメッキされた銅を用いてもよい。
金属パッド６Ａは、樹脂インターポーザ３の第１面３１の中央部分を囲む外周部分に形成され、金属パッド６Ｂは、樹脂インターポーザ３の第１面３１の中央部分に形成されている。樹脂インターポーザ３の第１面３１の中央部分は、第１面の第１部分の一例である。樹脂インターポーザ３の第１面３１の中央部分を囲む外周部分は、第１面の第１部分を囲む第２部分の一例である。金属パッド７は、樹脂インターポーザ３の第２面３２の中央部分に形成されている。樹脂インターポーザ３の第２面３２の中央部分は、樹脂インターポーザ３の第１面３１の中央部分と平面視で重なっている。例えば、樹脂インターポーザ３の第２面３２の中央部分の外縁（外周）が、樹脂インターポーザ３の第１面３１の中央部分の外縁（外周）と平面視で一致又は略一致していてもよい。樹脂インターポーザ３の第２面３２の中央部分は、第２面の第３部分の一例である。樹脂インターポーザ３は、樹脂インターポーザ３の内部に形成された配線層８を有する。配線層８は、配線及びビアを有する。配線層８を介して、金属パッド６Ａと金属パッド７とが電気的に接続され、金属パッド６Ｂと金属パッド７とが電気的に接続されている。
プリント基板２と樹脂インターポーザ３との間に、導電性部材１１、半田バンプ１２及びソルダーレジスト１３が形成されている。導電性部材１１は、導電性粒子及び樹脂を含む混合物である。導電性部材１１は、導電性ペーストを硬化することにより形成される。導電性部材１１に含まれる導電性粒子として、例えば、錫（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、鉛（Ｐｂ）、パラジウム（Ｐｄ）及びニッケル（Ｎｉ）などから選択される少なくとも１種の金属又はこれらの合金或いはカーボン（Ｃ）を用いてもよい。導電性部材１１に含まれる樹脂として、例えば、エポキシ樹脂、ポリエステル樹脂、フェノール樹脂、シリコーン樹脂などの高耐熱性樹脂を用いてもよい。半田バンプ１２として、例えば、錫又は錫を含む合金を用いてもよい。ソルダーレジスト１３は、例えば、感光性の絶縁樹脂である。ソルダーレジスト１３は、半田バンプ１２の周囲に形成されている。
導電性部材１１に含まれる導電性粒子の粒径は、半田バンプ１２の高さよりも小さい。導電性部材１１に含まれる導電性粒子の粒径が、半田バンプ１２の高さよりも大きい場合、樹脂インターポーザ３の中央部分と外周部分との間で段差が発生する可能性がある。導電性部材１１に含まれる導電性粒子の粒径が、半田バンプ１２の高さよりも小さいことにより、樹脂インターポーザ３の平坦性が向上する。導電性部材１１に含まれる導電性粒子の粒径は、１μｍ以上２５μｍ以下であることが好ましい。
導電性部材１１は、プリント基板２の上面２１に接触すると共に、樹脂インターポーザ３の第１面３１の中央部分に接触している。導電性部材１１は、プリント基板２の上面２１に形成された金属パッド５Ｂに電気的に接続されていると共に、樹脂インターポーザ３の第１面３１の中央部分に形成された金属パッド６Ｂに電気的に接続されている。導電性部材１１は、プリント基板２の上面２１に形成された金属パッド５Ｂに接合されていてもよい。導電性部材１１は、樹脂インターポーザ３の第１面３１に形成された金属パッド６Ｂに接合されていてもよい。半田バンプ１２は、プリント基板２の上面２１に形成された金属パッド５Ａに接合されていると共に、樹脂インターポーザ３の第１面３１の中央部分を囲む外周部分に形成された金属パッド６Ａに接合されている。
半導体チップ４の材料として、例えば、シリコン、窒化ガリウム（ＧａＮ）、ガリウムヒ素（ＧａＡｓ）及び炭化ケイ素（ＳｉＣ）を用いてもよい。半導体チップ４の下面４１に接続端子１４が形成されている。半導体チップ４の下面４１は、回路が形成された回路面であってもよい。樹脂インターポーザ３の第２面３２と半導体チップ４の下面４１とが向かい合っている。接続端子１４は、半導体チップ４の下面４１に形成された電極（図示せず）に電気的に接続されている。接続端子１４は、金属ポストであってもよい。金属ポストは、銅、銀、錫及び金などから選択される少なくとも１種の金属又はこれらの合金を用いて形成される。接続端子１４は、半田バンプであってもよい。樹脂インターポーザ３と半導体チップ４との間にアンダーフィル１５が形成されている。接続端子１４は、マイクロバンプとも呼ばれる。
導電性部材１１は、プリント基板２と半導体チップ４との間に形成された電源経路の一部であってもよい。導電性部材１１が電源線又はグラウンド線であってもよい。導電性部材１１を電源線として用いることにより、樹脂インターポーザ３の第１面３１の外周部分に電源線を形成するためのスペースを設けなくてもよいため、樹脂インターポーザ３の大型化を抑制することができる。導電性部材１１をグラインド線として用いることにより、樹脂インターポーザ３の第１面３１の外周部分にグラウンド線を形成するためのスペースを設けなくてもよいため、樹脂インターポーザ３の大型化を抑制することができる。したがって、プリント基板２に対する樹脂インターポーザ３の実装エリアの拡大を抑制することができる。また、複数の半田バンプ１２の一つが、プリント基板２と半導体チップ４との間に形成された電源経路の一部であってもよい。複数の半田バンプ１２の一つが電源線又はグラウンド線であってもよい。
半田バンプ１２を介して、プリント基板２と樹脂インターポーザ３との間で信号伝送が行われてもよい。樹脂インターポーザ３及び半田バンプ１２を介して、プリント基板２と半導体チップ４との間で信号伝送が行われてもよい。半田バンプ１２が、プリント基板２と半導体チップ４との間に形成された信号経路の一部であってもよい。半田バンプ１２が、信号線であってもよい。
導電性部材１１は、プリント基板２の上面２１に接触すると共に、樹脂インターポーザ３の第１面３１の中央部分に接触している。導電性部材１１に含まれる導電性粒子と導電性粒子との間の隙間が小さいため、導電性部材１１の剛性が大きい。導電性部材１１が樹
脂インターポーザ３の中央部分を支持することにより、樹脂インターポーザ３をプリント基板２に実装した際、樹脂インターポーザ３の中央部分の変形が抑制される。したがって、樹脂インターポーザ３の第２面３２の中央部分の凹凸が抑制され、樹脂インターポーザ３の第２面３２の中央部分の平坦性が向上する。これにより、樹脂インターポーザ３の第２面３２の中央部分に半導体チップ４を実装した際、樹脂インターポーザ３と接続端子１４との接合が確保されると共に、半導体チップ４と接続端子１４との接合が確保される。樹脂インターポーザ３の第２面３２の中央部分の平坦性が向上しているため、接続端子１４として微細なマイクロバンプを用いて半導体チップ４を樹脂インターポーザ３に実装することができる。
導電性部材１１の外形サイズが大きくなるにつれて、樹脂インターポーザ３の第２面３２における平坦部分が大きくなるが、樹脂インターポーザ３の外形サイズも大きくなる。プリント基板２に対する樹脂インターポーザ３の実装エリアの拡大を抑制するため、樹脂インターポーザ３の第２面３２における半導体チップ４の実装領域のサイズと、導電性部材１１の外形サイズとが一致又は略一致していることが好ましい。樹脂インターポーザ３の第２面３２における半導体チップ４の実装領域は、樹脂インターポーザ３の第２面３２の中央部分である。したがって、樹脂インターポーザ３の第２面３２の中央部分のサイズと、導電性部材１１の外形サイズとが一致又は略一致していることが好ましい。金属パッド７、半導体チップ４及び接続端子１４が、平面視で導電性部材１１と重なっていてもよい。金属パッド７、半導体チップ４及び接続端子１４が、平面視で導電性部材１１と重なることにより、樹脂インターポーザ３の第２面３２における半導体チップ４の実装領域の平坦性が向上する。
図２に示すように、プリント基板２と樹脂インターポーザ３との間に導電性部材１１Ａ，１１Ｂを形成してもよい。図２は、半導体装置１の断面図である。図２に示す半導体チップ４Ａ，４Ｂ、金属パッド７Ａ，７Ｂ、導電性部材１１Ａ，１１Ｂ及び接続端子１４Ａ，１４Ｂの各構成は、図１に示す半導体チップ４、金属パッド７、導電性部材１１及び接続端子１４の各構成と同様である。例えば、導電性部材１１Ａが電源線であり、導電性部材１１Ｂがグラウンド線であってもよい。また、例えば、導電性部材１１Ａがグラウンド線であり、導電性部材１１Ｂが電源線であってもよい。
導電性部材１１Ａは、プリント基板２の上面２１に形成された金属パッド５Ｂに電気的に接続されていると共に、樹脂インターポーザ３の第１面３１に形成された金属パッド６Ｂに電気的に接続されている。導電性部材１１Ｂは、プリント基板２の上面２１に形成された金属パッド５Ｃに電気的に接続されていると共に、樹脂インターポーザ３の第１面３１に形成された金属パッド６Ｃに電気的に接続されている。導電性部材１１Ａは、プリント基板２の上面２１に形成された金属パッド５Ｂに接合されていてもよい。導電性部材１１Ａは、樹脂インターポーザ３の第１面３１に形成された金属パッド６Ｂに接合されていてもよい。導電性部材１１Ｂは、プリント基板２の上面２１に形成された金属パッド５Ｃに接合されていてもよい。導電性部材１１Ｂは、樹脂インターポーザ３の第１面３１に形成された金属パッド６Ｃに接合されていてもよい。金属パッド５Ｃ，６Ｃの各構成は、金属パッド５Ｂ，６Ｂの各構成と同様である。
導電性部材１１Ａを電源線として用い、導電性部材１１Ｂをグラウンド線として用いることにより、樹脂インターポーザ３の第１面３１の外周部分に電源線及びグラウンド線を形成するためのスペースを設けなくてもよいため、樹脂インターポーザ３の大型化を抑制することができる。導電性部材１１Ａをグラウンド線として用い、導電性部材１１Ｂを電源線として用いることにより、樹脂インターポーザ３の第１面３１の外周部分に電源線及びグラウンド線を形成するためのスペースを設けなくてもよいため、樹脂インターポーザ３の大型化を抑制することができる。したがって、プリント基板２に対する樹脂インター
ポーザ３の実装エリアの拡大を抑制することができる。
樹脂インターポーザ３の第２面３２における半導体チップ４Ａの実装領域のサイズと、導電性部材１１Ａの外形サイズとが一致又は略一致していることが好ましい。樹脂インターポーザ３の第２面３２における半導体チップ４Ｂの実装領域のサイズと、導電性部材１１Ｂの外形サイズとが一致又は略一致していることが好ましい。金属パッド７Ａ、半導体チップ４Ａ及び接続端子１４Ａが、平面視で導電性部材１１Ａと重なっていてもよい。金属パッド７Ａ、半導体チップ４Ａ及び接続端子１４Ａが、平面視で導電性部材１１Ａと重なることにより、樹脂インターポーザ３の第２面３２における半導体チップ４Ａの実装領域における平坦性が向上する。金属パッド７Ｂ、半導体チップ４Ｂ及び接続端子１４Ｂが、平面視で導電性部材１１Ｂと重なっていてもよい。金属パッド７Ｂ、半導体チップ４Ｂ及び接続端子１４Ｂが、平面視で導電性部材１１Ｂと重なることにより、樹脂インターポーザ３の第２面３２における半導体チップ４Ｂの実装領域の平坦性が向上する。
〈半導体装置１の製造方法〉
図３から図８Ｃを参照して、半導体装置１の製造方法の一例を説明する。図３に示すように、プリント基板２を配置した後、プリント基板２の上面２１に半田バンプ１２を形成する。この場合、プリント基板２の上面２１に金属パッド５Ａが形成されているので、半田バンプ１２は、金属パッド５Ａ上に形成される。例えば、メタルマスクを用いて半田ペーストを印刷した後、リフロー加熱処理を行い、半田ペーストをバンプ形状に成形することにより、金属パッド５Ａ上に半田バンプ１２を形成してもよい。また、例えば、半田ボールを金属パッド５Ａ上に載置することにより、金属パッド５Ａ上に半田バンプ１２を形成してもよい。次に、プリント基板２の上面２１にソルダーレジスト１３を形成する。ソルダーレジスト１３は、半田バンプ１２を覆っている。半田バンプ１２の頭頂部分は、ソルダーレジスト１３から露出している。感光性のソルダーレジスト１３を用いてもよい。感光性のソルダーレジスト１３を用いる場合、露光及び現像を行うことにより、ソルダーレジスト１３のパターニングが行われる。
図４に示すように、プリント基板２の上面２１に導電性ペースト５１を形成する。導電性ペースト５１は、導電性粒子及び樹脂を含む。導電性ペースト５１に含まれる導電性粒子は分散している。例えば、メタルマスクを用いて導電性ペースト５１を印刷することによりプリント基板２の上面２１に導電性ペースト５１を形成する。導電性ペースト５１は、金属パッド５Ｂを覆っている。図５Ａは、プリント基板２の平面図である。図５Ａに示すプリント基板２の一例では、ソルダーレジスト１３の図示が省略されている。図５Ａに示すように、複数の半田バンプ１２によって囲まれた領域内に導電性ペースト５１が形成されている。
図４及び図５Ａに示す例に限らず、プリント基板２の上面２１に複数の導電性ペースト５１を形成してもよい。例えば、図５Ｂに示すように、プリント基板２の上面２１に導電性ペースト５１Ａ，５１Ｂを形成してもよい。図５Ｂは、プリント基板２の平面図である。図５Ｂに示すプリント基板２の一例では、ソルダーレジスト１３の図示が省略されている。図５Ｂに示すように、複数の半田バンプ１２によって囲まれた領域内に導電性ペースト５１Ａ，５１Ｂが形成されている。例えば、図５Ｃに示すように、プリント基板２の上面２１に導電性ペースト５１Ａ〜５１Ｄを形成してもよい。図５Ｃは、プリント基板２の平面図である。図５Ｃに示すプリント基板２の一例では、ソルダーレジスト１３の図示が省略されている。図５Ｃに示すように、複数の半田バンプ１２によって囲まれた領域内に導電性ペースト５１Ａ〜５１Ｄが形成されている。導電性ペースト５１Ａ〜５１Ｄの各構成は、導電性ペースト５１の構成と同様である。
図６に示すように、プリント基板２に樹脂インターポーザ３を実装する。樹脂インター
ポーザ３の実装を以下のように行ってもよい。フリップチップボンダやマウンターを用いて、樹脂インターポーザ３の位置合わせを行った後、プリント基板２に樹脂インターポーザ３を搭載する。この場合、導電性ペースト５１が樹脂インターポーザ３の第１面３１の中央部分に接触し、半田バンプ１２が樹脂インターポーザ３の第１面３１の外周部分に形成されている金属パッド６Ａに接触する。このように、樹脂インターポーザ３の第１面３１の中央部分を導電性ペースト５１に接触させ、かつ、金属パッド６Ａを半田バンプ１２に接触させて、樹脂インターポーザ３をプリント基板２に搭載する。
次に、リフロー加熱処理を行うことにより、金属パッド５Ａに半田バンプ１２を接合する共に、金属パッド６Ａに半田バンプ１２を接合する。リフロー加熱処理を行うことで、半田バンプ１２が溶融し、半田バンプ１２が金属パッド５Ａ，６Ａに接合する。半田バンプ１２を金属パッド５Ａ，５Ｂに接合するときのリフロー加熱処理は、第１加熱処理の一例である。
次いで、加熱処理を行い、導電性ペースト５１を硬化することにより導電性部材１１を形成する。加熱処理を行うことで、導電性ペースト５１に含まれる樹脂が硬化することにより、導電性ペースト５１が硬化する。加熱処理を行うことにより、導電性ペースト５１に含まれる導電性粒子を溶融させてもよい。半田バンプ１２が溶融するのに要する時間は短く、導電性ペースト５１が硬化するのに要する時間は長いので、半田バンプ１２を金属パッド５Ａ，５Ｂに接合するときのリフロー加熱処理の処理時間は、導電性ペースト５１を硬化するときの加熱処理の処理時間よりも短い。導電性ペースト５１を硬化するときの加熱処理は、第２加熱処理の一例である。
図７に示すように、樹脂インターポーザ３に半導体チップ４を実装する。半導体チップ４の実装を以下のように行ってもよい。フリップチップボンダやマウンターを用いて、半導体チップ４の位置合わせを行った後、樹脂インターポーザ３に半導体チップ４を搭載する。この場合、半導体チップ４の接続端子１４が樹脂インターポーザ３の金属パッド７に接触する。このように、半導体チップ４が有する接続端子１４を樹脂インターポーザ３の金属パッド７に接触させて、半導体チップ４を樹脂インターポーザ３に搭載する。
次いで、リフロー加熱処理を行うことにより、金属パッド７に接続端子１４を接合する。リフロー加熱処理を行うことで、接続端子１４が溶融し、接続端子１４が金属パッド７に接合する。接続端子１４を金属パッド７に接合するときのリフロー加熱処理は、第３加熱処理の一例である。次に、樹脂インターポーザ３と半導体チップ４との間にアンダーフィル１５を流し込んだ後、キュア（加熱処理）を行うことにより、アンダーフィル１５を硬化する。図３、図４、図６及び図７に示す工程が行われることにより、半導体装置１が製造される。
図８Ａから図８Ｃは、半導体装置１の平面図である。図８Ａから図８Ｃに示す半導体装置１の各例では、樹脂インターポーザ３の外形部分が点線で示されており、ソルダーレジスト１３の図示が省略されている。図８Ａに示す半導体装置１は、一つの半導体チップ４を備える。図８Ｂに示す半導体装置１は、２つの半導体チップ４を備える。図８Ｃに示す半導体装置１は、４つの半導体チップ４を備える。
〈電子装置１０の構成〉
図９は、電子装置１０の断面図である。電子装置１０は、プリント基板２と、プリント基板２に実装された樹脂インターポーザ３とを備える。樹脂インターポーザ３は、樹脂インターポーザ３の第１面３１に形成された金属パッド６Ａ，６Ｂと、樹脂インターポーザ３の第２面３２に形成された金属パッド７と、を有する。樹脂インターポーザ３に半導体チップ４が実装される際、樹脂インターポーザ３の金属パッド７に半導体チップ４の接続
端子１４が接合される。
プリント基板２と樹脂インターポーザ３との間には導電性部材１１、半田バンプ１２及びソルダーレジスト１３が形成されている。導電性部材１１は、プリント基板２の上面２１に接触すると共に、樹脂インターポーザ３の第１面３１の中央部分に接触している。導電性部材１１は、プリント基板２の上面２１に形成された金属パッド５Ｂに電気的に接続されていると共に、樹脂インターポーザ３の第１面３１の中央部分に形成された金属パッド６Ｂに電気的に接続されている。導電性部材１１は、プリント基板２の上面２１に形成された金属パッド５Ｂに接合されていてもよい。導電性部材１１は、樹脂インターポーザ３の第１面３１に形成された金属パッド６Ｂに接合されていてもよい。半田バンプ１２は、プリント基板２の上面２１に形成された金属パッド５Ａに接合されていると共に、樹脂インターポーザ３の第１面３１であって中央部分を囲む外周部分に形成された金属パッド６Ａに接合されている。
導電性部材１１は、プリント基板２と樹脂インターポーザ３との間に形成された電源経路の一部であってもよい。導電性部材１１が電源線又はグラウンド線であってもよい。複数の半田バンプ１２の一つが、プリント基板２と樹脂インターポーザ３との間に形成された電源経路の一部であってもよい。複数の半田バンプ１２の一つが電源線又はグラウンド線であってもよい。
半田バンプ１２を介して、プリント基板２と樹脂インターポーザ３との間で信号伝送が行われてもよい。半田バンプ１２が、プリント基板２と樹脂インターポーザ３との間に形成された信号経路の一部であってもよい。半田バンプ１２が、信号線であってもよい。
導電性部材１１は、プリント基板２の上面２１に接触すると共に、樹脂インターポーザ３の第１面３１の中央部分に接触している。導電性部材１１に含まれる導電性粒子と導電性粒子との間の隙間が小さいため、導電性部材１１の剛性が大きい。導電性部材１１が樹脂インターポーザ３の中央部分を支持することにより、樹脂インターポーザ３の中央部分の変形が抑制される。したがって、樹脂インターポーザ３の第２面３２の中央部分の凹凸が抑制され、樹脂インターポーザ３の第２面３２の中央部分の平坦性が向上する。これにより、樹脂インターポーザ３の第２面３２の中央部分に半導体チップ４を実装した際、樹脂インターポーザ３と接続端子１４との接合が確保されると共に、半導体チップ４と接続端子１４との接合が確保される。樹脂インターポーザ３の第２面３２の中央部分の平坦性が向上しているため、接続端子１４として微細なマイクロバンプを用いて半導体チップ４を樹脂インターポーザ３に実装することができる。
金属パッド７、半導体チップ４及び接続端子１４が、平面視で導電性部材１１と重なっていてもよい。金属パッド７、半導体チップ４及び接続端子１４が、平面視で導電性部材１１と重なることにより、樹脂インターポーザ３の第２面３２における半導体チップ４の実装領域の平坦性が向上する。
図１０に示すように、プリント基板２と樹脂インターポーザ３との間に導電性部材１１Ａ，１１Ｂを形成してもよい。図１０は、電子装置１０の断面図である。樹脂インターポーザ３に半導体チップ４が実装される際、樹脂インターポーザ３の金属パッド７Ａに半導体チップ４Ａの接続端子１４Ａが接合される。樹脂インターポーザ３に半導体チップ４Ｂが実装される際、樹脂インターポーザ３の金属パッド７Ｂに半導体チップ４Ｂの接続端子１４Ｂが接合される。
例えば、導電性部材１１Ａが電源線であり、導電性部材１１Ｂがグラウンド線であってもよい。また、例えば、導電性部材１１Ａがグラウンド線であり、導電性部材１１Ｂが電
源線であってもよい。導電性部材１１Ａは、プリント基板２の上面２１に形成された金属パッド５Ｂに電気的に接続されていると共に、樹脂インターポーザ３の第１面３１に形成された金属パッド６Ｂに電気的に接続されている。導電性部材１１Ｂは、プリント基板２の上面２１に形成された金属パッド５Ｃに電気的に接続されていると共に、樹脂インターポーザ３の第１面３１に形成された金属パッド６Ｃに電気的に接続されている。導電性部材１１Ａは、プリント基板２の上面２１に形成された金属パッド５Ｂに接合されていてもよい。導電性部材１１Ａは、樹脂インターポーザ３の第１面３１に形成された金属パッド６Ｂに接合されていてもよい。導電性部材１１Ｂは、プリント基板２の上面２１に形成された金属パッド５Ｃに接合されていてもよい。導電性部材１１Ｂは、樹脂インターポーザ３の第１面３１に形成された金属パッド６Ｃに接合されていてもよい。
導電性部材１１Ａを電源線として用い、導電性部材１１Ｂをグラウンド線として用いることにより、樹脂インターポーザ３の第１面３１の外周部分に電源線及びグラウンド線を形成するためのスペースを設けなくてもよいため、樹脂インターポーザ３の大型化を抑制することができる。導電性部材１１Ａをグラウンド線として用い、導電性部材１１Ｂを電源線として用いることにより、樹脂インターポーザ３の第１面３１の外周部分に電源線及びグラウンド線を形成するためのスペースを設けなくてもよいため、樹脂インターポーザ３の大型化を抑制することができる。したがって、プリント基板２に対する樹脂インターポーザ３の実装エリアの拡大を抑制することができる。
金属パッド７Ａが、平面視で導電性部材１１Ａと重なっていてもよい。金属パッド７Ａ、半導体チップ４Ａ及び接続端子１４Ａが、平面視で導電性部材１１Ａと重なことにより、樹脂インターポーザ３の第２面３２における半導体チップ４Ａの実装領域における平坦性が向上する。金属パッド７Ｂが、平面視で導電性部材１１Ｂと重なっていてもよい。金属パッド７Ｂ、半導体チップ４Ｂ及び接続端子１４Ｂが、平面視で導電性部材１１Ｂと重なることにより、樹脂インターポーザ３の第２面３２における半導体チップ４Ｂの実装領域の平坦性が向上する。
〈電子装置１０の製造方法〉
電子装置１０は、半導体装置１の製造方法と同様の方法によって製造される。例えば、図３、図４及び図６に示す工程と同様の工程が行われることにより、電子装置１０が製造される。
〈実施例１〉
以下、半導体装置１について、実施例を挙げて説明する。厚さ０．３ｍｍのプリント基板２を用意し、Φ９０μｍの金属パッド５Ａ上に鉛フリー半田ペースト（千住金属工業社製、型番：Ｍ７０５）を印刷により形成した。金属パッド５Ａは、銅、ニッケル及び金を有する。リフロー加熱処理を行い、半田ペーストをバンプ形状に成形することにより、金属パッド５Ａ上に半田バンプ１２を形成した。半田バンプ１２の直径はΦ９０μｍであり、半田バンプ１２の高さは９０μｍである。銀ペースト（バンドー化学社製）を印刷することによりプリント基板２の上面２１に銀ペーストを形成した。
樹脂インターポーザ３を用意し、フリップチップボンダを用いて樹脂インターポーザ３の位置合わせを行い、プリント基板２に樹脂インターポーザ３を搭載した。樹脂インターポーザ３の第１面３１の外周部分にΦ９０μｍの金属パッド６Ａが形成され、樹脂インターポーザ３の第２面３２の中央部分にΦ２５μｍの金属パッド７が形成されている。リフロー加熱処理を行い、金属パッド５Ａに半田バンプ１２を接合した。リフロー加熱処理の処理温度は２６０℃とし、リフロー加熱処理の処理時間は６０秒とした。加熱処理を行い、銀ペーストを硬化することにより導電性部材１１を形成した。
接続端子１４を有する半導体チップ４を用意し、リフロー加熱処理を行い、半導体チップ７の接続端子１４を金属パッド７に接合した。接続端子１４は、Φ２５μｍ、高さ２０μｍの銅ポストと、銅ポスト上に形成された高さ１０μｍのＳｎＡｇ半田とを有する。樹脂インターポーザ３と半導体チップ４との間にアンダーフィル１５を流し込んだ後、１６５℃のキュア（加熱処理）を行うことにより、アンダーフィル１５を硬化して、半導体装置１を製造した。
〈実施例２〉
以下、電子装置１０について、実施例を挙げて説明する。厚さ０．３ｍｍのプリント基板２を用意し、Φ９０μｍの金属パッド５Ａ上に鉛フリー半田ペースト（千住金属工業社製、型番：Ｍ７０５）を印刷により形成した。金属パッド５Ａは、銅、ニッケル及び金を有する。リフロー加熱処理を行い、半田ペーストをバンプ形状に成形することにより、金属パッド５Ａ上に半田バンプ１２を形成した。半田バンプ１２の直径はΦ９０μｍであり、半田バンプ１２の高さは９０μｍである。銀ペースト（バンドー化学社製）を印刷することによりプリント基板２の上面２１に銀ペーストを形成した。
樹脂インターポーザ３を用意し、フリップチップボンダを用いて樹脂インターポーザ３の位置合わせを行い、プリント基板２に樹脂インターポーザ３を搭載した。樹脂インターポーザ３の第１面３１の外周部分にΦ９０μｍの金属パッド６Ａが形成され、樹脂インターポーザ３の第２面３２の中央部分にΦ２５μｍの金属パッド７が形成されている。リフロー加熱処理を行い、金属パッド５Ａに半田バンプ１２を接合した。リフロー加熱処理の処理温度は２６０℃とし、リフロー加熱処理の処理時間は６０秒とした。加熱処理を行い、銀ペーストを硬化することにより導電性部材１１を形成して、電子装置１０を製造した。
１ 半導体装置
２ プリント基板
３ 樹脂インターポーザ
４ 半導体チップ
５Ａ、５Ｂ、６Ａ、６Ｂ、７、７Ａ、７Ｂ 金属パッド
８ 配線層
１０ 電子装置
１１、１１Ａ、１１Ｂ 導電性部材
１２ 半田バンプ
１３ ソルダーレジスト
１４、１４Ａ、１４Ｂ 接続端子
１５ アンダーフィル
５１ 導電性ペースト

Claims (7)

  1. 第１電極を有するプリント基板と、
    前記プリント基板側を向いた第１面、前記第１面の第１部分を囲む第２部分に形成された第２電極、前記第１面の反対側の第２面及び前記第１部分と平面視で重なる前記第２面の第３部分に形成された第３電極を有する樹脂基板と、
    前記第３電極に接合された接続端子を有する半導体チップと、
    前記プリント基板と前記樹脂基板との間に形成され、導電性粒子及び樹脂を含む導電性部材と、
    前記プリント基板と前記樹脂基板との間に形成され、前記第１電極及び前記第２電極に接合された半田バンプと、
    を備え、
    前記導電性部材が前記プリント基板に接触すると共に、前記樹脂基板の前記第１面の前記第１部分に接触していることを特徴とする半導体装置。
  2. 前記導電性部材は、グラウンド線又は電源線であることを特徴とする請求項１に記載の半導体装置。
  3. 前記導電性粒子の粒径が、前記半田バンプの高さよりも小さいことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第３電極、前記半導体チップ及び前記接続端子が、平面視で前記導電性部材と重なっていることを特徴とする請求項１から３の何れか一項に記載の半導体装置。
  5. 第１電極を有するプリント基板と、
    前記プリント基板側を向いた第１面、前記第１面の第１部分を囲む第２部分に形成された第２電極、前記第１面の反対側の第２面及び前記第１部分と平面視で重なる前記第２面の第３部分に形成された第３電極を有する樹脂基板と、
    前記プリント基板と前記樹脂基板との間に形成され、導電性粒子及び樹脂を含む導電性部材と、
    前記プリント基板と前記樹脂基板との間に形成され、前記第１電極及び前記第２電極に接合された半田バンプと、
    を備え、
    前記導電性部材が前記プリント基板に接触すると共に、前記樹脂基板の前記第１面の前記第１部分に接触していることを特徴とする電子装置。
  6. プリント基板の上面に形成された第１電極上に半田バンプを形成する工程と、
    前記プリント基板の前記上面に導電性粒子及び樹脂を含む導電性ペーストを形成する工程と、
    第１面、前記第１面の第１部分を囲む第２部分に形成された第２電極、前記第１面の反対側の第２面及び前記第１部分と平面視で重なる前記第２面の第３部分に形成された第３電極を有する樹脂基板の前記第１面の前記第１部分を前記導電性ペーストに接触させて、前記樹脂基板を前記プリント基板に搭載する工程と、
    第１加熱処理を行うことにより、前記半田バンプを前記第１電極及び前記第２電極に接合する工程と、
    第２加熱処理を行うことにより、前記導電性ペーストを硬化する工程と、
    半導体チップが有する接続端子を前記第３電極に接触させて、前記半導体チップを前記樹脂基板に搭載する工程と、
    第３加熱処理を行うことにより、前記接続端子を前記第３電極に接合する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  7. プリント基板の上面に形成された第１電極上に半田バンプを形成する工程と、
    前記プリント基板の前記上面に導電性粒子及び樹脂を含む導電性ペーストを形成する工程と、
    第１面、前記第１面の第１部分を囲む第２部分に形成された第２電極、前記第１面の反対側の第２面及び前記第１部分と平面視で重なる前記第２面の第３部分に形成された第３電極を有する樹脂基板の前記第１面の前記第１部分を前記導電性ペーストに接触させて、前記樹脂基板を前記プリント基板に搭載する工程と、
    第１加熱処理を行うことにより、前記半田バンプを前記第１電極及び前記第２電極に接合する工程と、
    第２加熱処理を行うことにより、前記導電性ペーストを硬化する工程と、
    を備えることを特徴とする電子装置の製造方法。
JP2016169415A 2016-08-31 2016-08-31 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法 Withdrawn JP2018037520A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016169415A JP2018037520A (ja) 2016-08-31 2016-08-31 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
US15/676,850 US10595412B2 (en) 2016-08-31 2017-08-14 Semiconductor device, electronic device, method of manufacturing semiconductor device, and method of manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016169415A JP2018037520A (ja) 2016-08-31 2016-08-31 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018037520A true JP2018037520A (ja) 2018-03-08

Family

ID=61244223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016169415A Withdrawn JP2018037520A (ja) 2016-08-31 2016-08-31 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法

Country Status (2)

Country Link
US (1) US10595412B2 (ja)
JP (1) JP2018037520A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861785B2 (en) * 2018-06-18 2020-12-08 Canon Kabushiki Kaisha Electronic module, electronic device, manufacturing method for electronic module, and manufacturing method for electronic device
CN108695295A (zh) * 2018-07-27 2018-10-23 上海泽丰半导体科技有限公司 一种芯片转换板及其制造方法
US11587853B2 (en) * 2019-09-03 2023-02-21 Mediatek Inc. Semiconductor devices having a serial power system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163501A (ja) * 1997-12-02 1999-06-18 Rohm Co Ltd 電子部品の実装方法、およびその方法によって製造された電子回路装置
US6194782B1 (en) * 1998-06-24 2001-02-27 Nortel Networks Limited Mechanically-stabilized area-array device package
JP3351355B2 (ja) * 1998-09-29 2002-11-25 株式会社デンソー 電子部品の実装構造
US7027304B2 (en) * 2001-02-15 2006-04-11 Integral Technologies, Inc. Low cost thermal management device or heat sink manufactured from conductive loaded resin-based materials
US6889429B2 (en) * 2001-03-26 2005-05-10 Semiconductor Components Industries, L.L.C. Method of making a lead-free integrated circuit package
US6552907B1 (en) * 2001-10-11 2003-04-22 Lsi Logic Corporation BGA heat ball plate spreader, BGA to PCB plate interface
US6897562B2 (en) * 2003-04-11 2005-05-24 Motorola Corporation Electronic component and method of manufacturing same
JP4332567B2 (ja) 2007-03-27 2009-09-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び実装方法
US20090268422A1 (en) * 2008-04-29 2009-10-29 Bailey Mark J Scalable electronic package assembly for memory devices and other terminated bus structures
US20100148359A1 (en) * 2008-12-14 2010-06-17 Nanette Quevedo Package on Package Assembly using Electrically Conductive Adhesive Material
JP2010161184A (ja) 2009-01-08 2010-07-22 Hitachi Ltd 半導体装置
US8531032B2 (en) * 2011-09-02 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced structure for multi-chip device
US9986646B2 (en) * 2014-11-21 2018-05-29 Nxp Usa, Inc. Packaged electronic devices with top terminations, and methods of manufacture thereof

Also Published As

Publication number Publication date
US20180063960A1 (en) 2018-03-01
US10595412B2 (en) 2020-03-17

Similar Documents

Publication Publication Date Title
TWI496259B (zh) 封裝裝置及其製造方法
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
TWI280641B (en) Chip structure
JP5085932B2 (ja) 実装体及びその製造方法
TW200525666A (en) Bump-on-lead flip chip interconnection
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
US10770446B2 (en) Semiconductor packages and methods of manufacturing the same
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US10595412B2 (en) Semiconductor device, electronic device, method of manufacturing semiconductor device, and method of manufacturing electronic device
JP2002373967A (ja) 半導体装置およびその製造方法
JP4494249B2 (ja) 半導体装置
KR102006637B1 (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JPWO2008120564A1 (ja) 電子部品の実装構造、及び電子部品の実装方法
TWI452659B (zh) 電路板及其製作方法與封裝結構
JPWO2012073417A1 (ja) 電子部品実装体、電子部品、基板
US10276465B2 (en) Semiconductor package assembly
JP2017028155A (ja) 半導体装置及びその製造方法
JP6486855B2 (ja) 半導体装置および半導体装置の製造方法
CN110164781A (zh) 电子封装件的制法
TWI220304B (en) Flip-chip package substrate and flip-chip bonding process thereof
JP2011061179A (ja) 印刷回路基板及び印刷回路基板の製造方法
JP2008270446A (ja) 積層型半導体装置とその製造方法
JP2009224615A (ja) 半導体装置及び半導体装置の製造方法
JP2013110264A (ja) 半導体装置及び半導体装置の製造方法
JP2020080370A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190513

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200228