JP3675364B2 - 半導体装置用基板その製造方法および半導体装置 - Google Patents
半導体装置用基板その製造方法および半導体装置 Download PDFInfo
- Publication number
- JP3675364B2 JP3675364B2 JP2001163010A JP2001163010A JP3675364B2 JP 3675364 B2 JP3675364 B2 JP 3675364B2 JP 2001163010 A JP2001163010 A JP 2001163010A JP 2001163010 A JP2001163010 A JP 2001163010A JP 3675364 B2 JP3675364 B2 JP 3675364B2
- Authority
- JP
- Japan
- Prior art keywords
- surface treatment
- wiring layer
- semiconductor device
- insulating substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置用基板その製造方法および半導体装置に関する。詳しくは、半導体装置が固着される絶縁性基板に形成された表面処理用配線が、基板側面側に形成された切り込み部に集中させて、基板側面側まで露出しないようにすることで、半導体装置用基板の搬送中などに静電気が帯電したようなときでも、半導体装置が静電破壊するのを防止できるようにしたものである。
【０００２】
【従来の技術】
近年、半導体装置は高速化および小型化が要求されている。高速化や小型化に対応する半導体装置としては、ランド・グリッド・アレイ（ＬＧＡ）や、ボール・グリッド・アレイ（ＢＧＡ）などが知られている。
そのうちＬＧＡは図１１および図１２のように構成されている。図１１は半導体装置の側断面図であって、図１２はこの半導体装置に使用されている絶縁性基板であるリードフレームの固片を示す。
【０００３】
半導体装置用リードフレーム１２の上面に設けられたダイパッド部１２ａには半導体装置である半導体チップ１４が固着される。ダイパッド部１２ａの周りには、図１２のようにこれを囲繞するように複数のボンディング用電極（ランド）１６が被着形成され、半導体チップ１４の電極とこのボンディング用電極１６との間は図１１のように金線１８によって接続され、リードフレーム１２の上面側は、半導体チップ１４、金線１８およびボンディング用電極１６をそれぞれ覆うように樹脂２０でモールド（封止）されている。
【０００４】
リードフレーム１２の下面にはボンディング用電極１６と電気的に接続された実装用外部電極２２が被着形成されている。ボンディング用電極１６と実装用外部電極２２とは周知のようにスルーホールやバンプなどによって電気的導通が図られている。
【０００５】
ボンディング用電極１６および実装用外部電極２２の表面には、それぞれ半導体チップ１４とのボンディングや実装基板に塗布された半田ペーストとの接合を良好に行うため表面処理が施されている。
【０００６】
この表面処理は通常メッキ処理である。メッキ処理は最初に例えばその下地としてニッケルメッキを施し、その後で金メッキ処理が施される。メッキ処理を施す手法としては、周知のように電解メッキ法が多用されている。電解メッキを行うため、図１２のようにボンディング用電極１６と外部電極２２とのそれぞれには、通電のために使用するメッキ処理用配線層（表面処理用配線層）２４が設けられている。
【０００７】
図１３はリードフレームを半導体チップ用として切断する前のフレーム本体３０を示す。フレーム本体３０は数個のリードフレーム１２が得られるような大きさの絶縁性基板である。そしてこのフレーム本体３０にはその上下両側面３１ａ、３１ｂ側に全てのメッキ処理用配線層２４が導出される。ボンディング用電極１６以外のリードフレーム１２（半導体チップ１４が載置されるダイパッド部１２ａを含む）の上下両面は通常、図１２のようにソルダーレジスト層（実線３２で示す）によって絶縁される。
【０００８】
ここで、メッキ処理用配線層２４の端部の切り口はフレーム本体側面３１ａ、３１ｂから露出している。これは図１４の構成から明らかである。
図１４のようにリードフレーム本体３０の元板４０は、複数枚のフレーム本体３０を形成できる大きさを有する絶縁性基板であって、それぞれのフレーム本体３０の上下両側面（切断後側面となる部分３１ａ、３１ｂ）側からはメッキ処理用配線層２４が延長された子線２６を有し、これら多数の子線２６の全てが上下に配線された母線Ｌａ、Ｌｂに接続されている。
【０００９】
そしてこれら一対の母線Ｌａ、Ｌｂは左右端面４１ａ、４１ｂ側に設けられた切り込み４２まで導出されるように、フレーム本体３０のメッキ処理用配線層２４と、子線２６および母線Ｌａ、Ｌｂがパターニングされている。また、切り込み４２には母線Ｌａ、Ｌｂの接続端子（電極端子）４３が被着形成されている。接続端子４３はメッキ処理時に使用される電極である。
【００１０】
そして、所定のメッキ浴中にこの元板４０を浸した状態で、母線Ｌａ、Ｌｂに所定の電圧を印加することで、ボンディング用電極１６と外部電極２２に対してメッキ処理を施す。メッキ処理後に図１４に示す破線図示の位置で切断することで図１３に示すフレーム本体３０が得られる。したがって複数のフレーム本体３０に分離するとき、メッキ処理用配線層２４と子線２６とが分断されるため、メッキ処理用配線層２４はフレーム本体３０の両側面３１ａ、３１ｂ側まで引き出された状態にあると共に、このメッキ処理用配線層２４の切断端面がフレーム本体３０の両側面３１ａ、３１ｂ側に露出することになる。
【００１１】
【発明が解決しようとする課題】
ところで、図１３に示すフレーム本体３０となされた後は、通常チップ毎の大きさのリードフレーム（固片）に切断されることなく、そのままの大きさで半導体チップ１４の固着、ワイヤボンディングおよび樹脂によるモールド処理が行われるから、それぞれの処理工程にはフレーム本体３０の大きさのままで搬送されたり、チャッキング処理が行われることになる。
【００１２】
この搬送過程およびチャッキング過程では、搬送ユニットやチャッキングユニットとリードフレームである絶縁性基板１２とがたびたび接触することがあるので、絶縁性基板１２が摩擦されると、この絶縁性基板１２の表面に静電気が帯電することがある。絶縁性基板１２の表面に静電気が帯電すると、搬送ユニットやチャッキングユニットの金属部分に近づくと放電が起き、そのときの放電電流がメッキ処理用配線２４を介して半導体チップ１４に流れたり、メッキ処理用配線２４との間で放電して半導体チップ１４側に放電電流が流れてしまう。このような帯電と放電の繰り返しによって、半導体チップが静電気により破壊されるおそれがある。
【００１３】
静電気により破壊される可能性の高い半導体装置は、高密度化、小型化を指向するＬＧＡ、ＢＧＡなどを挙げることができる。それは、上述したように処理の高速化、高密度化を伴った半導体装置では、ウエハープロセスの微細化に伴う半導体素子単体の縮小化や酸化膜の薄膜化が顕著であるので静電気に弱く、僅かな帯電および放電によっても半導体素子が静電気破壊（ＥＳＤ破壊）される可能性が高い。
【００１４】
そこで、この発明はこのような従来の課題を解決したものであって、特にメッキ処理用配線の端面が半導体装置用絶縁基板の端面まで引き出されている場合でも、電気的には切断されているのと同じになるように構成することで、静電破壊を有効に防止しうる半導体装置用基板、その製造方法および半導体装置を提案するものである。
【００１５】
【課題を解決するための手段】
上述の課題を解決するため、請求項１に記載したこの発明に係る半導体装置用基板は、絶縁性基板の上面に設けられた半導体チップを固着するためのダイパッド部と、
このダイパッド部を囲繞するように設けられた複数のボンディング用電極と、 このボンディング用電極と電気的に接続された上記絶縁性基板の下面に設けられた複数の実装用外部電極と、
上記絶縁性基板の両側面に設けられた切り込み部と、
この切り込み部にその端部が導出された表面処理用配線層とで構成され、
上記切り込み部は、上記ボンディング用電極に接続された上記実装用外部電極に対して上記表面処理用配線層を用いて表面処理を施した後、上記表面処理用配線層が集中する上記絶縁性基板の所定の端部を切り込むことで、上記それぞれの表面処理用配線層を切断することにより形成されたことを特徴とする。
【００１６】
また、請求項７に記載したこの発明に係る半導体装置用基板の製造方法では、絶縁性基板の上面に設けられた半導体チップを固着するためのダイパッド部と、
このダイパッド部を囲繞するように設けられた複数のボンディング用電極と、
このボンディング用電極と電気的に接続された上記絶縁性基板の下面に設けられた複数の実装用外部電極と、
上記ボンディング用電極および実装用外部電極にそれぞれ設けられた表面処理用配線層とで構成された半導体装置用基板の製造方法であって、
上記ボンディング用電極と実装用外部電極に対して上記表面処理用配線層を用いて表面処理を施す工程と、表面処理後、上記表面処理用配線層が集中する上記絶縁性基板の所定の端部を切り込むことで、上記それぞれの表面処理用配線層を切断することにより、当該表面処理用配線層の端部を導出する切り欠き部を形成する工程とを有することを特徴とする。
【００１８】
また請求項９に記載したこの発明に係る半導体装置では、絶縁性基板と、この絶縁性基板に固着された半導体チップと、この半導体チップを封止する封止材で構成された半導体装置であって、
上記絶縁性基板の上面に設けられた半導体チップを固着するためのダイパッド部と、
このダイパッド部を囲繞するように設けられた複数のボンディング用電極と、このボンディング用電極と電気的に接続された上記絶縁性基板の下面に設けられた複数の実装用外部電極と、
上記絶縁性基板の両側面に設けられた切り込み部と、
この切り込み部にその端部が導出された表面処理用配線層とで構成され、
上記切り込み部は、上記ボンディング用電極に接続された上記実装用外部電極に対して上記表面処理用配線層を用いて表面処理を施した後、上記表面処理用配線層が集中する上記絶縁性基板の所定の端部を切り込むことで、上記それぞれの表面処理用配線層を切断することにより形成されたことを特徴とする。
【００１９】
この発明では、表面処理時に使用する表面処理用配線層が搬送ブロックやチャッキングブロックと接触することで摩擦が起こり、そのときに帯電した静電気が表面処理用配線層を介して半導体チップ側に流れないように、表面処理用配線層の端部を切り込み部に集中させることができる。
【００２０】
こうすれば、搬送中やチャッキング時に搬送ユニットやチャッキングユニットとの摩擦によって静電気がリードフレーム用絶縁性基板の端面に帯電したとしても、メッキ処理用配線の端面は搬送ユニットやチャッキングユニットとは接触することがないので、このメッキ処理用配線を介して放電電流が流れるようなことはない。したがって静電破壊を起こし易いＬＧＡやＢＧＡなどの半導体チップであっても、静電気破壊（静電破壊）からこの半導体チップを有効に保護できる。
【００２１】
また、表面処理を施した後で、表面処理に使用した配線層をスリットを切るなどして切断する基板製造方法とすれば、表面処理用配線層の端部が絶縁性基板の端面に露出していても、内部の表面処理用配線層とは電気的に接続されていないために、静電気の放電電流がこの表面処理用配線層を介して半導体チップ側には伝わらないので、この半導体チップが静電気によって破壊されるようなおそれはない。
【００２２】
また、絶縁性基板の上下両面に形成されたボンディング用電極と実装用外部電極との間を接続するための配線層を、絶縁性基板の端面側まで引き回さないように配線層の形成位置を限定する。この場合には、表面処理として無電解メッキ処理を行う。無電解メッキ処理の場合、表面処理用配線層が不要なため、この表面処理用配線層が絶縁性基板の端面側まで導出する必要性がないからである。
上述のようにすることで、静電破壊に強い半導体装置用絶縁性基板を提供でき、またこの半導体装置用絶縁性基板を使用することで、静電破壊に強い半導体装置を提供できる。
【００２３】
【発明の実施の形態】
続いて、この発明に係る半導体装置用基板、その製造方法および半導体装置の一実施形態を図面を参照して詳細に説明する。
図１はこの発明に係る半導体装置用基板として使用されるリードフレームの実施の形態であって、図２はこのリードフレームを使用したこの発明に係る半導体装置の断面図である。図３はフレーム本体３０であって、これを固片化することで図１のリードフレームとなる。
【００２４】
図１〜図３を参照して説明すると、この発明においても、リードフレーム１２の一の面（上面）には、半導体チップ１４を載置固定するための矩形状のダイパッド部１２ａを有し、このダイパッド部１２ａを囲繞するように複数のボンディング用電極１６が被着形成される。ボンディング用電極１６の形成個数は半導体チップ１４の大きさによって相違する。図の例では説明の便宜上ボンディング用電極１６の個数として１６個（４×４）を示す。
リードフレーム１２の他の面（下面）には、複数のボンディング用電極１６と電気的に接続された複数の実装用外部電極２２が矩形状となるように被着形成されている。
【００２５】
この発明ではリードフレーム１２を構成する絶縁性基板の長辺側の両側面３１ａ、３１ｂに１つ以上の切り込み部が形成される。図１に示す実施の形態では１つのダイパッド部１２ａに対して両側面３１ａ、３１ｂに、所定の距離を隔ててそれぞれ２つの切り込み部３６および３８が設けられる。そして、これら切り込み部３６，３８のうち各水平端面（底面部）３６ａ、３８ａに表面処理用配線層２４が集中するように配線される。
【００２６】
表面処理用配線層２４は上述したようにボンディング用電極１６および外部電極２２の表面処理を行うときに使用する配線層であって、表面処理が電解メッキ処理であるときにはメッキ処理用の電圧を印加するためのリード線として使用される。
【００２７】
そのため、図１に示すようにこの実施の形態では、上下左右に配された４箇所のボンディング用電極１６をそれぞれ２組に等分し、それぞれトータル４個のボンディング用電極１６に対する表面処理用配線層２４が、対応する４個の切り込み部３６および３８に分散するように配線される。
【００２８】
切り込み部３６，３８の深さおよび幅などは任意に設定できる。リードフレームの大きさなどを考慮すると共に、帯電した静電気による影響を受けないように切り込み部３６，３８の深さと幅が選定される。
【００２９】
切り込み部３６、３８以外のフレーム端面は突出部４０であって、この複数の突出部４０がチャッキングユニットによるチャッキング部として使用される。また搬送ユニットの場合にはこの突出部４０が搬送ユニットに載置されるようになされる。
【００３０】
このように絶縁性基板の端面より切り込まれた複数の切り込み部に表面処理用配線層２４を集中させることによって、表面処理用配線層２４と搬送ユニットやチャッキングユニットは直接接触しなくなる。
その結果、半導体チップ１４を静電気破壊から有効確実に保護できる絶縁性基板であるリードフレーム１２その製造方法および静電破壊に強い半導体装置１０を提供できる。
【００３１】
まず、搬送ユニットやチャッキングユニットによって半導体装置１０自体が搬送されたり、チャッキングされたりするとき、これらのユニットとの摩擦によってリードフレーム１２である絶縁性基板が帯電した場合、その帯電面はリードフレーム１２に設けられた突出部４０である。この突出部４０と表面処理用配線層２４とは比較的離れているので、この表面処理用配線層２４が放電路となって静電気が放電するおそれは少ない。また突出部４０側が帯電するとしても搬送ユニットやチャッキングユニットなどとの接触面積が少なく、極く僅かであるから、帯電量が僅かになる。その結果、表面処理用配線層２４が放電路となったとしてもそれによる半導体チップ１４側の影響は殆どないものと考えられる。
【００３２】
半導体チップ１４自体が帯電しているようなときは、金線１８によるワイヤボンディング処理時にボンディング用電極１６や外部電極２２が搬送ユニットやチャッキングユニットの金属部分に接触すると、放電が起きる。従来の場合にはボンディング用電極１６などが搬送ユニットなどの金属部分に接触し易くなっているので、放電が起き易い。しかし、この発明のように切り込み部３６，３８内に表面処理用配線層２４を集中させておけば、搬送ユニットなどの金属部分に接触しにくくなるから、放電が起きにくくなる。これによって半導体チップ１４を保護できる。
【００３３】
また、半導体処理装置の稼働中には、搬送ユニットの絶縁部品やチャッキングユニットの絶縁部分が帯電して静電気を帯びることがあり、このとき表面処理用配線層２４を介して放電路が形成される場合があるが、この実施の形態によればこの場合においても表面処理用配線層２４による放電路の形成確率が非常に少なくなる。
【００３４】
これは、突出部４０よりもさらに内部に切り込まれた切り込み部３６，３８内の水平端面３６ａ、３８ａ側に表面処理用配線層２４の切り口が存在するから、放電路を形成するための間隙が従来よりも広くなるからである。このように放電路形成確率が非常に少なくなるので、半導体チップ１４が静電気によって破壊されるおそれはない。
【００３５】
さて、このように構成されたフレーム本体３０は図４のようにして元板４０から生成することができる。図４は複数のフレーム本体３０を取り出すことができる大きさの絶縁性基板であって、それぞれその所定位置（図では左右両側面４１ａ、４１ｂには切り込み４２が設けられ、この左右の切り込み４２、４２に差し亘るように母線Ｌａ、Ｌｂが配線される。切り込み４２，４２には一対の接続端子４３，４３が設けられている。
【００３６】
フレーム本体３０となるべき元板４０の表面は所定箇所を残してソルダーレジストによる絶縁処理がなされている。フレーム本体３０に形成されたボンディング用電極１６に接続された複数の表面処理用配線層２４と母線Ｌａ、Ｌｂとの間は子線２６によって相互が接続される。外部電極２２に接続された複数の表面処理用配線層２４と母線Ｌａ、Ｌｂとの間も子線２６によって相互が接続されている。
【００３７】
図ではボンディング用電極１６用の表面処理用配線層２４と母線Ｌａ、Ｌｂとの間に接続された子線２６のみを示す。これら表面処理用配線層２４は、やがて切り込み部３６，３８が形成される位置を通過するようにパターニングされ、そして対応する子線２６に接続されているものとする。
【００３８】
続いて、この元板４０にメッキ処理を施す。メッキ処理は電解メッキ処理であり、この実施の形態では最初にニッケルメッキを施し、次に金メッキ処理を施している。その後鎖線図示の位置から元板４０を切断して複数のフレーム本体３０に分離する。複数のフレーム本体３０に分離するとき、同時に切り込み部３６，３８も形成される。
【００３９】
フレーム本体３０に分離された後は、従来と同じく半導体チップ１４のボンディング処理、金線１８を使用したワイヤボンディング処理およびモールド処理が行われ、その後半導体チップごとに切断されて図１のような半導体装置が製造される。この発明では、このような処理工程中での静電破壊を有効に防止できる。
【００４０】
続いて、この発明に係る半導体装置用基板の他の実施の形態について説明する。図５および図６の場合は、半導体チップ１４に接続された電源用配線層（接地用配線層）４４を利用して半導体チップ１４に帯電した静電気を放電させるようにした実施の形態である。図５に示すリードフレーム１２は、図６に示すフレーム本体３０を固片化したときの図である。
【００４１】
図５に示す実施の形態よりも明らかなように、電源用若しくは接地用ボンディング用電極１７に対して電源用若しくは接地用配線層４４が配線される。電源用若しくは接地用配線層４４はその他の表面処理用配線層２４よりも多少幅広に形成され、半導体装置１０を実装するときの電源ラインや接地ラインとして使用される。またこれら配線層４４を幅広に形成することで静電破壊に対する耐性が高くなるようにしてある。
これら電源用若しくは接地用配線層４４は切り込み部３６，３８内に臨ませるのではなく、リードフレーム１２の突出部４０側、この例では短辺の突出部４０ａ側に導出する。
【００４２】
電源用若しくは接地用配線層４４を突出部４０側（基板最外周辺側）まで導出することによって、電源用若しくは接地用配線層４４の切り口端面が搬送ユニットやチャッキングユニットの金属部分に触れ易くなる。そのため、電源用若しくは接地用配線層４４が搬送ユニットなどの金属部分に接触したときこれら電源用若しくは接地用配線層４４を介して半導体チップ１４に蓄積された静電気が搬送ユニットやチャッキングユニット側に放電するので、半導体チップ１４の静電破壊を防止できる。
【００４３】
また、切り込み部３６，３８内に設けられた表面処理用配線層２４の両端に接地用配線層４４が設置されており、上記表面処理用配線層を挟み込むように設置されているため、半導体装置を製造する際の固片化工程（半導体ウエハーのダイシング工程）においては、例えば、外形加工用金型などが電源用若しくは接地用配線層４４に最初に接触するので、電源用若しくは接地用配線層４４より放電されるかたちとなり、これによって半導体チップ１４の静電破壊を防止できる。
【００４４】
図７および図８はこの発明に係る半導体装置用基板のさらに他の実施の形態である。図７は、図８に示すフレーム本体３０を固片化したときの実施の形態である。この実施の形態では、切り込み部３６，３８を形成する代わりに、表面処理を行った表面処理用配線層２４の途中を切断するようにしたものである。例えば図７のように表面処理用配線層２４が４つの集団に分散されて導出されているときには、表面処理用配線層２４の途中をそれぞれ分断するように、この実施の形態では４つのスリット５０を形成したものである。
【００４５】
この構成によれば、基板の最外周面側に表面処理用配線層２４の切り口が存在することになる。したがってこの切り口は搬送ユニットなどの金属部分に接触する可能性が高い。しかし、スリット５０によって前後の表面処理用配線層２４が分断されているため、搬送ユニット側や半導体チップ１４側に静電気が帯電していても、この表面処理用配線層２４が半導体チップ１４を介した放電路として機能しない。したがって半導体チップ１４を静電破壊から有効確実に保護できることになる。
【００４６】
なお、図示はしないが、半導体チップ１４用の電源用配線層や接地用配線層はこのスリット５０によって分断されないように迂回した配線となる。
上述した実施の形態では何れも表面処理用配線層が絶縁性基板上に形成されている場合について適用したものである。そして、そのときの表示用配線層が半導体チップ１４を含んだ静電気の放電路とならないように工夫したものである。
【００４７】
さて、ボンディング用電極１６や外部電極２２に対する表面処理としては上述したように電解メッキ処理の他に、無電解メッキ処理が考えられる。無電解メッキ処理の場合にはボンディング用電極との間でのメッキ処理用の配線層は不要である。同様に外部電極との間でのメッキ処理用の配線層も不要になる。この場合にはボンディング用電極と外部電極との間の接続を行うための配線層のみが必要になる。
【００４８】
そこで、この発明の他の実施の形態として、表面処理として無電解メッキ処理を行うときの半導体装置用絶縁性基板を図９および図１０に示す。図９に示すリードフレーム１２は、図１０に示すフレーム本体３０を固片化したときのものである。
【００４９】
この実施の形態におけるリードフレーム１２は図９に示すようにボンディング用電極１６と外部電極２２との間を接続する接続用配線層５４が少なくとも絶縁性基板１２の上面に形成される。接続用配線層５４はリードフレーム１２の両側面３１ａ、３１ｂ側まで導出されることなく、適当なところまで導出される。そしてリードフレーム１２の下面に配された外部電極２２との接続は図示するようなスルーホール５６などが利用される。
【００５０】
接続用配線層５４であるために、この配線層５４は基板の最外周面側まで導出されることはないから、接続用配線層５４が搬送ユニットやチャッキングユニットなどの金属部分と接触したりしないので、接続用配線層５４が半導体チップ１４を介した放電路となることはない。したがって半導体チップ１４が静電気によって破壊されたりすることはない。
このように無電解メッキ処理によってボンディング用電極１６や外部電極２２の表面処理を行う場合には、図１に示すような切り込み部３６，３８を設ける必要はない。従来と同じ平面形状でよい。
【００５１】
【発明の効果】
以上説明したように請求項１及び請求項９に記載したこの発明では、表面処理用配線層の端部を切り込み部に集中させるようにしたものである。
【００５２】
こうすれば、搬送中やチャッキング時に搬送ユニットやチャッキングユニットが表面処理用配線層や配線層に接触したりすることがないので、静電破壊を起こし易いＬＧＡやＢＧＡなどの半導体チップであっても、静電破壊からこの半導体チップを有効に保護できる。
【００５３】
また、請求項７に記載したこの発明方法では、表面処理を施した後で、表面処理に使用した配線層をスリットを切るなどして切断しておけば、表面処理用配線層の端部が絶縁性基板の端面に露出していても、内部の表面処理用配線層とは電気的に接続されていないために、静電気の帯電がこの表面処理用配線層を介して半導体チップに伝わらないので、この半導体チップが静電気によって破壊されるようなおそれはない。このようにこの発明では、静電破壊に強い半導体装置用絶縁性基板を提供でき、またこの半導体装置用絶縁性基板を使用することで、静電破壊に強い半導体装置を提供できる。
したがってこの発明は、高密度化、高速化を指向するＬＧＡやＢＧＡなどの半導体装置用基板などに適用して極めて好適である。
【図面の簡単な説明】
【図１】この発明に係る半導体装置用基板を使用した半導体装置の断面図である。
【図２】この発明に係る半導体装置用基板の実施の形態を示す要部の平面図である。
【図３】その基板本体の平面図である。
【図４】基板本体を得るための元板の平面図である。
【図５】この発明に係る半導体装置用基板の他の実施の形態を示す要部の平面図である。
【図６】その基板本体の平面図である。
【図７】この発明に係る半導体装置用基板の他の実施の形態を示す要部の平面図である。
【図８】その基板本体の平面図である。
【図９】この発明に係る半導体装置用基板の他の実施の形態を示す要部の平面図である。
【図１０】その基板本体の平面図である。
【図１１】従来の絶縁性基板を使用した半導体装置の断面図である。
【図１２】従来の絶縁性基板の平面図である。
【図１３】その基板本体を示す平面図である。
【図１４】この基板本体の元板の平面図である。
【符号の説明】
１０・・・半導体装置、１２・・・リードフレーム、１４・・・半導体チップ、１６・・・ボンディング用電極、１８・・・金線、２２・・・外部電極、２４・・・表面処理用配線層、３０・・・・フレーム本体、３１ａ、３１ｂ・・・側面、３６，３８・・・切り込み部、４０・・・突出部、４４・・・電源用若しくは接地用配線層、５４・・・接続用配線層、５６・・・スルーホール
【発明の属する技術分野】
この発明は、半導体装置用基板その製造方法および半導体装置に関する。詳しくは、半導体装置が固着される絶縁性基板に形成された表面処理用配線が、基板側面側に形成された切り込み部に集中させて、基板側面側まで露出しないようにすることで、半導体装置用基板の搬送中などに静電気が帯電したようなときでも、半導体装置が静電破壊するのを防止できるようにしたものである。
【０００２】
【従来の技術】
近年、半導体装置は高速化および小型化が要求されている。高速化や小型化に対応する半導体装置としては、ランド・グリッド・アレイ（ＬＧＡ）や、ボール・グリッド・アレイ（ＢＧＡ）などが知られている。
そのうちＬＧＡは図１１および図１２のように構成されている。図１１は半導体装置の側断面図であって、図１２はこの半導体装置に使用されている絶縁性基板であるリードフレームの固片を示す。
【０００３】
半導体装置用リードフレーム１２の上面に設けられたダイパッド部１２ａには半導体装置である半導体チップ１４が固着される。ダイパッド部１２ａの周りには、図１２のようにこれを囲繞するように複数のボンディング用電極（ランド）１６が被着形成され、半導体チップ１４の電極とこのボンディング用電極１６との間は図１１のように金線１８によって接続され、リードフレーム１２の上面側は、半導体チップ１４、金線１８およびボンディング用電極１６をそれぞれ覆うように樹脂２０でモールド（封止）されている。
【０００４】
リードフレーム１２の下面にはボンディング用電極１６と電気的に接続された実装用外部電極２２が被着形成されている。ボンディング用電極１６と実装用外部電極２２とは周知のようにスルーホールやバンプなどによって電気的導通が図られている。
【０００５】
ボンディング用電極１６および実装用外部電極２２の表面には、それぞれ半導体チップ１４とのボンディングや実装基板に塗布された半田ペーストとの接合を良好に行うため表面処理が施されている。
【０００６】
この表面処理は通常メッキ処理である。メッキ処理は最初に例えばその下地としてニッケルメッキを施し、その後で金メッキ処理が施される。メッキ処理を施す手法としては、周知のように電解メッキ法が多用されている。電解メッキを行うため、図１２のようにボンディング用電極１６と外部電極２２とのそれぞれには、通電のために使用するメッキ処理用配線層（表面処理用配線層）２４が設けられている。
【０００７】
図１３はリードフレームを半導体チップ用として切断する前のフレーム本体３０を示す。フレーム本体３０は数個のリードフレーム１２が得られるような大きさの絶縁性基板である。そしてこのフレーム本体３０にはその上下両側面３１ａ、３１ｂ側に全てのメッキ処理用配線層２４が導出される。ボンディング用電極１６以外のリードフレーム１２（半導体チップ１４が載置されるダイパッド部１２ａを含む）の上下両面は通常、図１２のようにソルダーレジスト層（実線３２で示す）によって絶縁される。
【０００８】
ここで、メッキ処理用配線層２４の端部の切り口はフレーム本体側面３１ａ、３１ｂから露出している。これは図１４の構成から明らかである。
図１４のようにリードフレーム本体３０の元板４０は、複数枚のフレーム本体３０を形成できる大きさを有する絶縁性基板であって、それぞれのフレーム本体３０の上下両側面（切断後側面となる部分３１ａ、３１ｂ）側からはメッキ処理用配線層２４が延長された子線２６を有し、これら多数の子線２６の全てが上下に配線された母線Ｌａ、Ｌｂに接続されている。
【０００９】
そしてこれら一対の母線Ｌａ、Ｌｂは左右端面４１ａ、４１ｂ側に設けられた切り込み４２まで導出されるように、フレーム本体３０のメッキ処理用配線層２４と、子線２６および母線Ｌａ、Ｌｂがパターニングされている。また、切り込み４２には母線Ｌａ、Ｌｂの接続端子（電極端子）４３が被着形成されている。接続端子４３はメッキ処理時に使用される電極である。
【００１０】
そして、所定のメッキ浴中にこの元板４０を浸した状態で、母線Ｌａ、Ｌｂに所定の電圧を印加することで、ボンディング用電極１６と外部電極２２に対してメッキ処理を施す。メッキ処理後に図１４に示す破線図示の位置で切断することで図１３に示すフレーム本体３０が得られる。したがって複数のフレーム本体３０に分離するとき、メッキ処理用配線層２４と子線２６とが分断されるため、メッキ処理用配線層２４はフレーム本体３０の両側面３１ａ、３１ｂ側まで引き出された状態にあると共に、このメッキ処理用配線層２４の切断端面がフレーム本体３０の両側面３１ａ、３１ｂ側に露出することになる。
【００１１】
【発明が解決しようとする課題】
ところで、図１３に示すフレーム本体３０となされた後は、通常チップ毎の大きさのリードフレーム（固片）に切断されることなく、そのままの大きさで半導体チップ１４の固着、ワイヤボンディングおよび樹脂によるモールド処理が行われるから、それぞれの処理工程にはフレーム本体３０の大きさのままで搬送されたり、チャッキング処理が行われることになる。
【００１２】
この搬送過程およびチャッキング過程では、搬送ユニットやチャッキングユニットとリードフレームである絶縁性基板１２とがたびたび接触することがあるので、絶縁性基板１２が摩擦されると、この絶縁性基板１２の表面に静電気が帯電することがある。絶縁性基板１２の表面に静電気が帯電すると、搬送ユニットやチャッキングユニットの金属部分に近づくと放電が起き、そのときの放電電流がメッキ処理用配線２４を介して半導体チップ１４に流れたり、メッキ処理用配線２４との間で放電して半導体チップ１４側に放電電流が流れてしまう。このような帯電と放電の繰り返しによって、半導体チップが静電気により破壊されるおそれがある。
【００１３】
静電気により破壊される可能性の高い半導体装置は、高密度化、小型化を指向するＬＧＡ、ＢＧＡなどを挙げることができる。それは、上述したように処理の高速化、高密度化を伴った半導体装置では、ウエハープロセスの微細化に伴う半導体素子単体の縮小化や酸化膜の薄膜化が顕著であるので静電気に弱く、僅かな帯電および放電によっても半導体素子が静電気破壊（ＥＳＤ破壊）される可能性が高い。
【００１４】
そこで、この発明はこのような従来の課題を解決したものであって、特にメッキ処理用配線の端面が半導体装置用絶縁基板の端面まで引き出されている場合でも、電気的には切断されているのと同じになるように構成することで、静電破壊を有効に防止しうる半導体装置用基板、その製造方法および半導体装置を提案するものである。
【００１５】
【課題を解決するための手段】
上述の課題を解決するため、請求項１に記載したこの発明に係る半導体装置用基板は、絶縁性基板の上面に設けられた半導体チップを固着するためのダイパッド部と、
このダイパッド部を囲繞するように設けられた複数のボンディング用電極と、 このボンディング用電極と電気的に接続された上記絶縁性基板の下面に設けられた複数の実装用外部電極と、
上記絶縁性基板の両側面に設けられた切り込み部と、
この切り込み部にその端部が導出された表面処理用配線層とで構成され、
上記切り込み部は、上記ボンディング用電極に接続された上記実装用外部電極に対して上記表面処理用配線層を用いて表面処理を施した後、上記表面処理用配線層が集中する上記絶縁性基板の所定の端部を切り込むことで、上記それぞれの表面処理用配線層を切断することにより形成されたことを特徴とする。
【００１６】
また、請求項７に記載したこの発明に係る半導体装置用基板の製造方法では、絶縁性基板の上面に設けられた半導体チップを固着するためのダイパッド部と、
このダイパッド部を囲繞するように設けられた複数のボンディング用電極と、
このボンディング用電極と電気的に接続された上記絶縁性基板の下面に設けられた複数の実装用外部電極と、
上記ボンディング用電極および実装用外部電極にそれぞれ設けられた表面処理用配線層とで構成された半導体装置用基板の製造方法であって、
上記ボンディング用電極と実装用外部電極に対して上記表面処理用配線層を用いて表面処理を施す工程と、表面処理後、上記表面処理用配線層が集中する上記絶縁性基板の所定の端部を切り込むことで、上記それぞれの表面処理用配線層を切断することにより、当該表面処理用配線層の端部を導出する切り欠き部を形成する工程とを有することを特徴とする。
【００１８】
また請求項９に記載したこの発明に係る半導体装置では、絶縁性基板と、この絶縁性基板に固着された半導体チップと、この半導体チップを封止する封止材で構成された半導体装置であって、
上記絶縁性基板の上面に設けられた半導体チップを固着するためのダイパッド部と、
このダイパッド部を囲繞するように設けられた複数のボンディング用電極と、このボンディング用電極と電気的に接続された上記絶縁性基板の下面に設けられた複数の実装用外部電極と、
上記絶縁性基板の両側面に設けられた切り込み部と、
この切り込み部にその端部が導出された表面処理用配線層とで構成され、
上記切り込み部は、上記ボンディング用電極に接続された上記実装用外部電極に対して上記表面処理用配線層を用いて表面処理を施した後、上記表面処理用配線層が集中する上記絶縁性基板の所定の端部を切り込むことで、上記それぞれの表面処理用配線層を切断することにより形成されたことを特徴とする。
【００１９】
この発明では、表面処理時に使用する表面処理用配線層が搬送ブロックやチャッキングブロックと接触することで摩擦が起こり、そのときに帯電した静電気が表面処理用配線層を介して半導体チップ側に流れないように、表面処理用配線層の端部を切り込み部に集中させることができる。
【００２０】
こうすれば、搬送中やチャッキング時に搬送ユニットやチャッキングユニットとの摩擦によって静電気がリードフレーム用絶縁性基板の端面に帯電したとしても、メッキ処理用配線の端面は搬送ユニットやチャッキングユニットとは接触することがないので、このメッキ処理用配線を介して放電電流が流れるようなことはない。したがって静電破壊を起こし易いＬＧＡやＢＧＡなどの半導体チップであっても、静電気破壊（静電破壊）からこの半導体チップを有効に保護できる。
【００２１】
また、表面処理を施した後で、表面処理に使用した配線層をスリットを切るなどして切断する基板製造方法とすれば、表面処理用配線層の端部が絶縁性基板の端面に露出していても、内部の表面処理用配線層とは電気的に接続されていないために、静電気の放電電流がこの表面処理用配線層を介して半導体チップ側には伝わらないので、この半導体チップが静電気によって破壊されるようなおそれはない。
【００２２】
また、絶縁性基板の上下両面に形成されたボンディング用電極と実装用外部電極との間を接続するための配線層を、絶縁性基板の端面側まで引き回さないように配線層の形成位置を限定する。この場合には、表面処理として無電解メッキ処理を行う。無電解メッキ処理の場合、表面処理用配線層が不要なため、この表面処理用配線層が絶縁性基板の端面側まで導出する必要性がないからである。
上述のようにすることで、静電破壊に強い半導体装置用絶縁性基板を提供でき、またこの半導体装置用絶縁性基板を使用することで、静電破壊に強い半導体装置を提供できる。
【００２３】
【発明の実施の形態】
続いて、この発明に係る半導体装置用基板、その製造方法および半導体装置の一実施形態を図面を参照して詳細に説明する。
図１はこの発明に係る半導体装置用基板として使用されるリードフレームの実施の形態であって、図２はこのリードフレームを使用したこの発明に係る半導体装置の断面図である。図３はフレーム本体３０であって、これを固片化することで図１のリードフレームとなる。
【００２４】
図１〜図３を参照して説明すると、この発明においても、リードフレーム１２の一の面（上面）には、半導体チップ１４を載置固定するための矩形状のダイパッド部１２ａを有し、このダイパッド部１２ａを囲繞するように複数のボンディング用電極１６が被着形成される。ボンディング用電極１６の形成個数は半導体チップ１４の大きさによって相違する。図の例では説明の便宜上ボンディング用電極１６の個数として１６個（４×４）を示す。
リードフレーム１２の他の面（下面）には、複数のボンディング用電極１６と電気的に接続された複数の実装用外部電極２２が矩形状となるように被着形成されている。
【００２５】
この発明ではリードフレーム１２を構成する絶縁性基板の長辺側の両側面３１ａ、３１ｂに１つ以上の切り込み部が形成される。図１に示す実施の形態では１つのダイパッド部１２ａに対して両側面３１ａ、３１ｂに、所定の距離を隔ててそれぞれ２つの切り込み部３６および３８が設けられる。そして、これら切り込み部３６，３８のうち各水平端面（底面部）３６ａ、３８ａに表面処理用配線層２４が集中するように配線される。
【００２６】
表面処理用配線層２４は上述したようにボンディング用電極１６および外部電極２２の表面処理を行うときに使用する配線層であって、表面処理が電解メッキ処理であるときにはメッキ処理用の電圧を印加するためのリード線として使用される。
【００２７】
そのため、図１に示すようにこの実施の形態では、上下左右に配された４箇所のボンディング用電極１６をそれぞれ２組に等分し、それぞれトータル４個のボンディング用電極１６に対する表面処理用配線層２４が、対応する４個の切り込み部３６および３８に分散するように配線される。
【００２８】
切り込み部３６，３８の深さおよび幅などは任意に設定できる。リードフレームの大きさなどを考慮すると共に、帯電した静電気による影響を受けないように切り込み部３６，３８の深さと幅が選定される。
【００２９】
切り込み部３６、３８以外のフレーム端面は突出部４０であって、この複数の突出部４０がチャッキングユニットによるチャッキング部として使用される。また搬送ユニットの場合にはこの突出部４０が搬送ユニットに載置されるようになされる。
【００３０】
このように絶縁性基板の端面より切り込まれた複数の切り込み部に表面処理用配線層２４を集中させることによって、表面処理用配線層２４と搬送ユニットやチャッキングユニットは直接接触しなくなる。
その結果、半導体チップ１４を静電気破壊から有効確実に保護できる絶縁性基板であるリードフレーム１２その製造方法および静電破壊に強い半導体装置１０を提供できる。
【００３１】
まず、搬送ユニットやチャッキングユニットによって半導体装置１０自体が搬送されたり、チャッキングされたりするとき、これらのユニットとの摩擦によってリードフレーム１２である絶縁性基板が帯電した場合、その帯電面はリードフレーム１２に設けられた突出部４０である。この突出部４０と表面処理用配線層２４とは比較的離れているので、この表面処理用配線層２４が放電路となって静電気が放電するおそれは少ない。また突出部４０側が帯電するとしても搬送ユニットやチャッキングユニットなどとの接触面積が少なく、極く僅かであるから、帯電量が僅かになる。その結果、表面処理用配線層２４が放電路となったとしてもそれによる半導体チップ１４側の影響は殆どないものと考えられる。
【００３２】
半導体チップ１４自体が帯電しているようなときは、金線１８によるワイヤボンディング処理時にボンディング用電極１６や外部電極２２が搬送ユニットやチャッキングユニットの金属部分に接触すると、放電が起きる。従来の場合にはボンディング用電極１６などが搬送ユニットなどの金属部分に接触し易くなっているので、放電が起き易い。しかし、この発明のように切り込み部３６，３８内に表面処理用配線層２４を集中させておけば、搬送ユニットなどの金属部分に接触しにくくなるから、放電が起きにくくなる。これによって半導体チップ１４を保護できる。
【００３３】
また、半導体処理装置の稼働中には、搬送ユニットの絶縁部品やチャッキングユニットの絶縁部分が帯電して静電気を帯びることがあり、このとき表面処理用配線層２４を介して放電路が形成される場合があるが、この実施の形態によればこの場合においても表面処理用配線層２４による放電路の形成確率が非常に少なくなる。
【００３４】
これは、突出部４０よりもさらに内部に切り込まれた切り込み部３６，３８内の水平端面３６ａ、３８ａ側に表面処理用配線層２４の切り口が存在するから、放電路を形成するための間隙が従来よりも広くなるからである。このように放電路形成確率が非常に少なくなるので、半導体チップ１４が静電気によって破壊されるおそれはない。
【００３５】
さて、このように構成されたフレーム本体３０は図４のようにして元板４０から生成することができる。図４は複数のフレーム本体３０を取り出すことができる大きさの絶縁性基板であって、それぞれその所定位置（図では左右両側面４１ａ、４１ｂには切り込み４２が設けられ、この左右の切り込み４２、４２に差し亘るように母線Ｌａ、Ｌｂが配線される。切り込み４２，４２には一対の接続端子４３，４３が設けられている。
【００３６】
フレーム本体３０となるべき元板４０の表面は所定箇所を残してソルダーレジストによる絶縁処理がなされている。フレーム本体３０に形成されたボンディング用電極１６に接続された複数の表面処理用配線層２４と母線Ｌａ、Ｌｂとの間は子線２６によって相互が接続される。外部電極２２に接続された複数の表面処理用配線層２４と母線Ｌａ、Ｌｂとの間も子線２６によって相互が接続されている。
【００３７】
図ではボンディング用電極１６用の表面処理用配線層２４と母線Ｌａ、Ｌｂとの間に接続された子線２６のみを示す。これら表面処理用配線層２４は、やがて切り込み部３６，３８が形成される位置を通過するようにパターニングされ、そして対応する子線２６に接続されているものとする。
【００３８】
続いて、この元板４０にメッキ処理を施す。メッキ処理は電解メッキ処理であり、この実施の形態では最初にニッケルメッキを施し、次に金メッキ処理を施している。その後鎖線図示の位置から元板４０を切断して複数のフレーム本体３０に分離する。複数のフレーム本体３０に分離するとき、同時に切り込み部３６，３８も形成される。
【００３９】
フレーム本体３０に分離された後は、従来と同じく半導体チップ１４のボンディング処理、金線１８を使用したワイヤボンディング処理およびモールド処理が行われ、その後半導体チップごとに切断されて図１のような半導体装置が製造される。この発明では、このような処理工程中での静電破壊を有効に防止できる。
【００４０】
続いて、この発明に係る半導体装置用基板の他の実施の形態について説明する。図５および図６の場合は、半導体チップ１４に接続された電源用配線層（接地用配線層）４４を利用して半導体チップ１４に帯電した静電気を放電させるようにした実施の形態である。図５に示すリードフレーム１２は、図６に示すフレーム本体３０を固片化したときの図である。
【００４１】
図５に示す実施の形態よりも明らかなように、電源用若しくは接地用ボンディング用電極１７に対して電源用若しくは接地用配線層４４が配線される。電源用若しくは接地用配線層４４はその他の表面処理用配線層２４よりも多少幅広に形成され、半導体装置１０を実装するときの電源ラインや接地ラインとして使用される。またこれら配線層４４を幅広に形成することで静電破壊に対する耐性が高くなるようにしてある。
これら電源用若しくは接地用配線層４４は切り込み部３６，３８内に臨ませるのではなく、リードフレーム１２の突出部４０側、この例では短辺の突出部４０ａ側に導出する。
【００４２】
電源用若しくは接地用配線層４４を突出部４０側（基板最外周辺側）まで導出することによって、電源用若しくは接地用配線層４４の切り口端面が搬送ユニットやチャッキングユニットの金属部分に触れ易くなる。そのため、電源用若しくは接地用配線層４４が搬送ユニットなどの金属部分に接触したときこれら電源用若しくは接地用配線層４４を介して半導体チップ１４に蓄積された静電気が搬送ユニットやチャッキングユニット側に放電するので、半導体チップ１４の静電破壊を防止できる。
【００４３】
また、切り込み部３６，３８内に設けられた表面処理用配線層２４の両端に接地用配線層４４が設置されており、上記表面処理用配線層を挟み込むように設置されているため、半導体装置を製造する際の固片化工程（半導体ウエハーのダイシング工程）においては、例えば、外形加工用金型などが電源用若しくは接地用配線層４４に最初に接触するので、電源用若しくは接地用配線層４４より放電されるかたちとなり、これによって半導体チップ１４の静電破壊を防止できる。
【００４４】
図７および図８はこの発明に係る半導体装置用基板のさらに他の実施の形態である。図７は、図８に示すフレーム本体３０を固片化したときの実施の形態である。この実施の形態では、切り込み部３６，３８を形成する代わりに、表面処理を行った表面処理用配線層２４の途中を切断するようにしたものである。例えば図７のように表面処理用配線層２４が４つの集団に分散されて導出されているときには、表面処理用配線層２４の途中をそれぞれ分断するように、この実施の形態では４つのスリット５０を形成したものである。
【００４５】
この構成によれば、基板の最外周面側に表面処理用配線層２４の切り口が存在することになる。したがってこの切り口は搬送ユニットなどの金属部分に接触する可能性が高い。しかし、スリット５０によって前後の表面処理用配線層２４が分断されているため、搬送ユニット側や半導体チップ１４側に静電気が帯電していても、この表面処理用配線層２４が半導体チップ１４を介した放電路として機能しない。したがって半導体チップ１４を静電破壊から有効確実に保護できることになる。
【００４６】
なお、図示はしないが、半導体チップ１４用の電源用配線層や接地用配線層はこのスリット５０によって分断されないように迂回した配線となる。
上述した実施の形態では何れも表面処理用配線層が絶縁性基板上に形成されている場合について適用したものである。そして、そのときの表示用配線層が半導体チップ１４を含んだ静電気の放電路とならないように工夫したものである。
【００４７】
さて、ボンディング用電極１６や外部電極２２に対する表面処理としては上述したように電解メッキ処理の他に、無電解メッキ処理が考えられる。無電解メッキ処理の場合にはボンディング用電極との間でのメッキ処理用の配線層は不要である。同様に外部電極との間でのメッキ処理用の配線層も不要になる。この場合にはボンディング用電極と外部電極との間の接続を行うための配線層のみが必要になる。
【００４８】
そこで、この発明の他の実施の形態として、表面処理として無電解メッキ処理を行うときの半導体装置用絶縁性基板を図９および図１０に示す。図９に示すリードフレーム１２は、図１０に示すフレーム本体３０を固片化したときのものである。
【００４９】
この実施の形態におけるリードフレーム１２は図９に示すようにボンディング用電極１６と外部電極２２との間を接続する接続用配線層５４が少なくとも絶縁性基板１２の上面に形成される。接続用配線層５４はリードフレーム１２の両側面３１ａ、３１ｂ側まで導出されることなく、適当なところまで導出される。そしてリードフレーム１２の下面に配された外部電極２２との接続は図示するようなスルーホール５６などが利用される。
【００５０】
接続用配線層５４であるために、この配線層５４は基板の最外周面側まで導出されることはないから、接続用配線層５４が搬送ユニットやチャッキングユニットなどの金属部分と接触したりしないので、接続用配線層５４が半導体チップ１４を介した放電路となることはない。したがって半導体チップ１４が静電気によって破壊されたりすることはない。
このように無電解メッキ処理によってボンディング用電極１６や外部電極２２の表面処理を行う場合には、図１に示すような切り込み部３６，３８を設ける必要はない。従来と同じ平面形状でよい。
【００５１】
【発明の効果】
以上説明したように請求項１及び請求項９に記載したこの発明では、表面処理用配線層の端部を切り込み部に集中させるようにしたものである。
【００５２】
こうすれば、搬送中やチャッキング時に搬送ユニットやチャッキングユニットが表面処理用配線層や配線層に接触したりすることがないので、静電破壊を起こし易いＬＧＡやＢＧＡなどの半導体チップであっても、静電破壊からこの半導体チップを有効に保護できる。
【００５３】
また、請求項７に記載したこの発明方法では、表面処理を施した後で、表面処理に使用した配線層をスリットを切るなどして切断しておけば、表面処理用配線層の端部が絶縁性基板の端面に露出していても、内部の表面処理用配線層とは電気的に接続されていないために、静電気の帯電がこの表面処理用配線層を介して半導体チップに伝わらないので、この半導体チップが静電気によって破壊されるようなおそれはない。このようにこの発明では、静電破壊に強い半導体装置用絶縁性基板を提供でき、またこの半導体装置用絶縁性基板を使用することで、静電破壊に強い半導体装置を提供できる。
したがってこの発明は、高密度化、高速化を指向するＬＧＡやＢＧＡなどの半導体装置用基板などに適用して極めて好適である。
【図面の簡単な説明】
【図１】この発明に係る半導体装置用基板を使用した半導体装置の断面図である。
【図２】この発明に係る半導体装置用基板の実施の形態を示す要部の平面図である。
【図３】その基板本体の平面図である。
【図４】基板本体を得るための元板の平面図である。
【図５】この発明に係る半導体装置用基板の他の実施の形態を示す要部の平面図である。
【図６】その基板本体の平面図である。
【図７】この発明に係る半導体装置用基板の他の実施の形態を示す要部の平面図である。
【図８】その基板本体の平面図である。
【図９】この発明に係る半導体装置用基板の他の実施の形態を示す要部の平面図である。
【図１０】その基板本体の平面図である。
【図１１】従来の絶縁性基板を使用した半導体装置の断面図である。
【図１２】従来の絶縁性基板の平面図である。
【図１３】その基板本体を示す平面図である。
【図１４】この基板本体の元板の平面図である。
【符号の説明】
１０・・・半導体装置、１２・・・リードフレーム、１４・・・半導体チップ、１６・・・ボンディング用電極、１８・・・金線、２２・・・外部電極、２４・・・表面処理用配線層、３０・・・・フレーム本体、３１ａ、３１ｂ・・・側面、３６，３８・・・切り込み部、４０・・・突出部、４４・・・電源用若しくは接地用配線層、５４・・・接続用配線層、５６・・・スルーホール
Claims (9)
- 絶縁性基板の上面に設けられた半導体チップを固着するためのダイパッド部と、
このダイパッド部を囲繞するように設けられた複数のボンディング用電極と、
このボンディング用電極と電気的に接続された上記絶縁性基板の下面に設けられた複数の実装用外部電極と、上記絶縁性基板の両側面に設けられた切り込み部と、この切り込み部にその端部が導出された表面処理用配線層とで構成され、
上記切り込み部は、上記ボンディング用電極に接続された上記実装用外部電極に対して上記表面処理用配線層を用いて表面処理を施した後、上記表面処理用配線層が集中する上記絶縁性基板の所定の端部を切り込むことで、上記それぞれの表面処理用配線層を切断することにより形成されたことを特徴とする半導体装置用基板。 - 上記切り込み部は、少なくとも上下両側面に１カ所以上設けられたことを特徴とする請求項１記載の半導体装置用基板。
- 上記切り込み部がその上下両側面に２カ所設けられ、
これら切り込み部によって挟まれた突出部を、絶縁性基板のチャッキング部として使用することを特徴とする請求項１記載の半導体装置用基板。 - 上記表面処理用配線層の他に、上記半導体チップに対する電源用配線層および接地用配線層が設けられ、
これら配線層は上記切り込み部以外の部所に配線される若しくは、切り込み部内に配線された表面処理用配線層の両端に設置され、上記表面処理用配線層を挟み込むような部所に配線されるようになされたことを特徴とする請求項１記載の半導体装置用基板。 - 上記電源用配線層および接地用配線層は、上記表面処理用配線層よりもその線幅が太くなされたことを特徴とする請求項４に記載の半導体装置用基板。
- 上記表面処理は、電解メッキ処理であることを特徴とする請求項１記載の半導体装置用基板。
- 絶縁性基板の上面に設けられた半導体チップを固着するためのダイパッド部と、
このダイパッド部を囲繞するように設けられた複数のボンディング用電極と、このボンディング用電極と電気的に接続された上記絶縁性基板の下面に設けられた複数の実装用外部電極と、上記ボンディング用電極および実装用外部電極にそれぞれ設けられた表面処理用配線層とで構成された半導体装置用基板の製造方法であって、
上記ボンディング用電極と実装用外部電極に対して上記表面処理用配線層を用いて表面処理を施す工程と、表面処理後、上記表面処理用配線層が集中する上記絶縁性基板の所定の端部を切り込むことで、上記それぞれの表面処理用配線層を切断することにより、当該表面処理用配線層の端部を導出する切り欠き部を形成する工程とを有することを特徴とする半導体装置用基板の製造方法。 - 上記表面処理は、電解メッキ処理であることを特徴とする請求項７記載の半導体装置用基板の製造方法。
- 絶縁性基板と、この絶縁性基板に固着された半導体チップと、この半導体チップを封止する封止材で構成された半導体装置であって、
上記絶縁性基板の上面に設けられた半導体チップを固着するためのダイパッド部と、
このダイパッド部を囲繞するように設けられた複数のボンディング用電極と、このボンディング用電極と電気的に接続された上記絶縁性基板の下面に設けられた複数の実装用外部電極と、
上記絶縁性基板の両側面に設けられた切り込み部と、
この切り込み部にその端部が導出された表面処理用配線層とで構成され、
上記切り込み部は、上記ボンディング用電極に接続された上記実装用外部電極に対して上記表面処理用配線層を用いて表面処理を施した後、上記表面処理用配線層が集中する上記絶縁性基板の所定の端部を切り込むことで、上記それぞれの表面処理用配線層を切断することにより形成されたことを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001163010A JP3675364B2 (ja) | 2001-05-30 | 2001-05-30 | 半導体装置用基板その製造方法および半導体装置 |
| US10/152,855 US7129578B2 (en) | 2001-05-30 | 2002-05-23 | Substrate for semiconductor device, manufacturing method thereof, semiconductor device, and frame main body |
| KR1020020029931A KR100880187B1 (ko) | 2001-05-30 | 2002-05-29 | 반도체 장치용 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001163010A JP3675364B2 (ja) | 2001-05-30 | 2001-05-30 | 半導体装置用基板その製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002359325A JP2002359325A (ja) | 2002-12-13 |
| JP3675364B2 true JP3675364B2 (ja) | 2005-07-27 |
Family
ID=19006050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001163010A Expired - Fee Related JP3675364B2 (ja) | 2001-05-30 | 2001-05-30 | 半導体装置用基板その製造方法および半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7129578B2 (ja) |
| JP (1) | JP3675364B2 (ja) |
| KR (1) | KR100880187B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253511B2 (en) * | 2004-07-13 | 2007-08-07 | Chippac, Inc. | Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package |
| JP4961148B2 (ja) * | 2006-02-27 | 2012-06-27 | 株式会社デンソー | Ｉｃパッケージ、電子制御装置およびインターポーザ基板 |
| US8049324B1 (en) * | 2007-05-03 | 2011-11-01 | Maxim Integrated Products, Inc. | Preventing access to stub traces on an integrated circuit package |
| US8259467B2 (en) * | 2008-11-20 | 2012-09-04 | Ibiden Co., Ltd. | Multi-piece board and fabrication method therefor |
| JP6742352B2 (ja) * | 2015-06-29 | 2020-08-19 | モレックス エルエルシー | 特定用途向け電子機器パッケージングシステム、方法及びデバイス |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1481700A (en) * | 1974-06-06 | 1977-08-03 | Quantel Ltd | Interconnection of circuit boards |
| US4802277A (en) * | 1985-04-12 | 1989-02-07 | Hughes Aircraft Company | Method of making a chip carrier slotted array |
| DE3686990T2 (de) * | 1985-08-23 | 1993-04-22 | Nec Corp | Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird. |
| US4745455A (en) * | 1986-05-16 | 1988-05-17 | General Electric Company | Silicon packages for power semiconductor devices |
| US4790894A (en) * | 1987-02-19 | 1988-12-13 | Hitachi Condenser Co., Ltd. | Process for producing printed wiring board |
| US5046953A (en) * | 1990-05-25 | 1991-09-10 | Hewlett-Packard Company | Method and apparatus for mounting an integrated circuit on a printed circuit board |
| US5140745A (en) * | 1990-07-23 | 1992-08-25 | Mckenzie Jr Joseph A | Method for forming traces on side edges of printed circuit boards and devices formed thereby |
| JPH04213867A (ja) * | 1990-11-27 | 1992-08-04 | Ibiden Co Ltd | 電子部品搭載用基板フレーム |
| US5334857A (en) * | 1992-04-06 | 1994-08-02 | Motorola, Inc. | Semiconductor device with test-only contacts and method for making the same |
| KR960006970B1 (ko) * | 1993-05-03 | 1996-05-25 | 삼성전자주식회사 | 필름 캐리어 및 그 제조방법 |
| JP3461204B2 (ja) * | 1993-09-14 | 2003-10-27 | 株式会社東芝 | マルチチップモジュール |
| US5490324A (en) * | 1993-09-15 | 1996-02-13 | Lsi Logic Corporation | Method of making integrated circuit package having multiple bonding tiers |
| US5452511A (en) * | 1993-11-04 | 1995-09-26 | Chang; Alexander H. C. | Composite lead frame manufacturing method |
| JP3541491B2 (ja) * | 1994-06-22 | 2004-07-14 | セイコーエプソン株式会社 | 電子部品 |
| US20020053742A1 (en) * | 1995-09-01 | 2002-05-09 | Fumio Hata | IC package and its assembly method |
| JP3507251B2 (ja) * | 1995-09-01 | 2004-03-15 | キヤノン株式会社 | 光センサｉｃパッケージおよびその組立方法 |
| US7041527B2 (en) * | 1997-07-29 | 2006-05-09 | Harvatek Corp. | Charge coupled device package |
| KR100259359B1 (ko) * | 1998-02-10 | 2000-06-15 | 김영환 | 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법 |
| JPH11233684A (ja) * | 1998-02-17 | 1999-08-27 | Seiko Epson Corp | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 |
| JPH11307689A (ja) * | 1998-02-17 | 1999-11-05 | Seiko Epson Corp | 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器 |
| JP2000124588A (ja) * | 1998-10-19 | 2000-04-28 | Alps Electric Co Ltd | 電子回路ユニット、並びに電子回路ユニットの製造方法 |
| KR100351237B1 (ko) * | 1998-12-29 | 2002-11-18 | 주식회사 하이닉스반도체 | 반도체소자의구리금속배선형성장치및이를이용한구리금속배선형성방법 |
| JP2000216283A (ja) * | 1999-01-20 | 2000-08-04 | Sony Corp | 半導体装置用配線基板及びその製造方法 |
| JP3664001B2 (ja) * | 1999-10-25 | 2005-06-22 | 株式会社村田製作所 | モジュール基板の製造方法 |
| US6760227B2 (en) * | 2000-11-02 | 2004-07-06 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
| US20020108778A1 (en) * | 2000-12-07 | 2002-08-15 | Intel Corporation | Apparatus for shielding transmission line effects on a printed circuit board |
| JP2004523908A (ja) * | 2001-01-17 | 2004-08-05 | ハネウェル・インターナショナル・インコーポレーテッド | プラスチックリード付きチップキャリア（ｐｌｃｃ）および他の表面実装技術（ｓｍｔ）チップキャリアのためのアダプタ |
-
2001
- 2001-05-30 JP JP2001163010A patent/JP3675364B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-23 US US10/152,855 patent/US7129578B2/en not_active Expired - Fee Related
- 2002-05-29 KR KR1020020029931A patent/KR100880187B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002359325A (ja) | 2002-12-13 |
| KR20020091816A (ko) | 2002-12-06 |
| US20020195695A1 (en) | 2002-12-26 |
| US7129578B2 (en) | 2006-10-31 |
| KR100880187B1 (ko) | 2009-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7271466B2 (en) | Semiconductor device with sidewall wiring | |
| US6221751B1 (en) | Wafer fabrication of die-bottom contacts for electronic devices | |
| JP2002076228A (ja) | 樹脂封止型半導体装置 | |
| JP7179526B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20150032493A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4418177B2 (ja) | 高電圧ｂｇａパッケージ用ヒートスプレッダーの製造方法 | |
| JP2000150760A (ja) | ターミナルランドフレームおよびその製造方法 | |
| JP2004342883A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP3675364B2 (ja) | 半導体装置用基板その製造方法および半導体装置 | |
| US6617524B2 (en) | Packaged integrated circuit and method therefor | |
| US6627986B2 (en) | Substrate for semiconductor device and semiconductor device fabrication using the same | |
| US20080083984A1 (en) | Wiring board | |
| JP3957928B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| US10930615B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| CN108738366B (zh) | 电子装置 | |
| JP7430988B2 (ja) | 電子装置 | |
| JP3061177B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2004087882A (ja) | 半導体装置 | |
| KR100356928B1 (ko) | 정전기방전보호를갖는회로보드 | |
| JP4418603B2 (ja) | 半導体装置およびその製造方法 | |
| JP3929302B2 (ja) | 大型回路基板 | |
| JP2000150707A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH0661380A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |