KR100880187B1 - 반도체 장치용 기판 - Google Patents

반도체 장치용 기판 Download PDF

Info

Publication number
KR100880187B1
KR100880187B1 KR1020020029931A KR20020029931A KR100880187B1 KR 100880187 B1 KR100880187 B1 KR 100880187B1 KR 1020020029931 A KR1020020029931 A KR 1020020029931A KR 20020029931 A KR20020029931 A KR 20020029931A KR 100880187 B1 KR100880187 B1 KR 100880187B1
Authority
KR
South Korea
Prior art keywords
wiring
surface treatment
semiconductor chip
insulating substrate
substrate body
Prior art date
Application number
KR1020020029931A
Other languages
English (en)
Other versions
KR20020091816A (ko
Inventor
도가와미요시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20020091816A publication Critical patent/KR20020091816A/ko
Application granted granted Critical
Publication of KR100880187B1 publication Critical patent/KR100880187B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

리드 프레임은 그 몸체의 측면에서 잘려 나간 홈부를 구비한 리드 프레임 몸체, 반도체 칩 고정용 다이 패드, 그 다이 패드를 에워싸는 본딩 전극, 리드 프레임을 실장하도록 하는 외부 전극, 그리고 리드 프레임 몸체의 측면에서 홈부 반대편에 위치한 일부에 위치하는 단부를 가지며 리드 몸체 상에 뻗어있는 표면 처리용 배선을 포함한다. 본딩 전극 및 표면 처리용 배선 그리고 외부 전극 및 표면 처리용 배선은 각각 전기적으로 연결된다. 리드 프레임이 이송 유닛과의 마찰로 정전기적으로 대전되더라도, 리드 프레임 상의 반도체 칩은 정전기 손상을 입지 않는다.
리드프레임, 배선, 본딩전극, 이송유닛, 처킹유닛, 정전기, 전기도금, 표면처리, 원판, 반도체칩

Description

반도체 장치용 기판 {SUBSTRATE FOR SEMICONDUCTOR DEVICE}
도 1은 관련 기술에 따른 반도체 장치를 이용한 반도체 장치의 단면도이다.
도 2는 관련 기술의 반도체 장치용 기판의 평면도이다.
도 3은 관련 기술의 프레임 본체를 도시한 평면도이다.
도 4는 관련 기술의 프레임 본체를 제공하는 원판의 평면도이다.
도 5는 본 발명에 따른 반도체 장치용 기판의 실시예를 나타내는 필수 부분의 평면도이다.
도 6은 본 발명에 따른 반도체 장치용 기판을 이용한 반도체 장치의 단면도이다.
도 7은 본 발명의 프레임 본체의 평면도이다.
도 8은 프레임 본체를 제공하기 위한 본 발명의 원판의 평면도이다.
도 9는 본 발명에 따른 반도체 장치용 기판의 다른 실시예를 나타내는 필수 부분의 평면도이다.
도 10은 이러한 다른 실시예의 프레임 본체의 평면도이다.
도 11은 본 발명에 따른 반도체 장치용 기판의 추가 실시예를 나타내는 필수 부분의 평면도이다.
도 12는 이러한 추가 실시예에 대한 프레임 본체의 평면도이다.
도 13은 본 발명에 따른 반도체 장치용 기판의 또 다른 추가 실시예를 나타내는 필수 부분의 평면도이다.
도 14는 이러한 추가 실시예에 대한 프레임 본체의 평면도이다.
[도면부호의 설명]
20, 120 : 합성수지
112a, 212a, 312a, 412a, 113 : 다이 패드
41a, 41b, 141a, 141b : 원판의 측면
331a, 331b, 431a, 431b : 리드 프레임 몸체의 측면
456 : 구멍
본 발명은 반도체 장치용 기판 및 그 제조방법과 반도체 장치 및 프레임 본체에 관한 것이다. 특히 반도체 장치를 실장하는 절연 기판체가 그 측면에서 잘려나간 홈부(cut-away portion)를 구비하며, 표면 처리용 배선은 절연 기판체의 측면의 일부에 모여 있는 단부(end)를 가지며 절연 기판체 상에서 연장되어 있고, 그 일부는 홈부의 반대편에 위치함으로써, 절연 기판체의 측면을 통해 표면 처리용 배선이 연장되는 것을 방지하여 이송 도중 기판에 정전기에 대전될 때에도 반도체 칩이 정전기적 손상을 입지 않도록 한다.
최근, 반도체 장치에 관하여 고속 및 소형화에 대한 요구가 있어 왔다. 고속 및 소형화 요구를 충족시킬 수 있는 반도체 장치로서 LGA(Land Grid Array), BGA(Ball Grid Array) 등이 알려져 있다.
이 중에서, LGA는 도 1 및 도 2에 도시한 바와 같이 구성된다. 도 1은 반도체 장치(1)의 정단면도이며, 도 2는 도 1에 도시한 바와 같은 반도체 장치에 사용되는 반도체 장치용 기판인 리드 프레임(10)의 세그먼트(segment)를 도시한다.
리드 프레임(10)은 절연 기판인 리드 프레임 몸체(12)를 포함한다. 리드 프레임 몸체(12)의 상부에 위치한 다이 패드(12a)는 반도체 칩(14)을 실장하며 반도체 장치(1)에 포함된다. 다이 패드부(12a) 주위에는 복수의 본딩 전극(bonding electrode)[랜드(land)]을 도 2에 도시한 바와 같이 그 주위를 에워싸도록 증착시켜 형성한다. 반도체 칩(14)의 전극은 도 1에 도시한 금선(18)과 본딩 전극(16)을 연결시킨다. 리드 프레임 몸체의 상부면(12)은 합성수지(20)로 주조(봉인)되어 반도체칩(14), 금선(18) 및 본딩 전극(16)을 각각 덮도록 한다.
리드 프레임 몸체(12)의 저부면에 리드 프레임(10)을 실장하는 외부 전극(22)을 증착하고 형성한다. 외부 전극(22)은 각각 본딩 전극(16)에 전기적으로 연결된다. 공지된 바와 같이, 본딩 전극(16)과 외부 전극 사이의 전기적인 도전은 스루홀(through hole) 등을 통해 이루어진다.
본딩 전극(16)과 외부 전극(22)의 표면 각각은 표면 처리에 따라 반도체 칩(14)과의 결합과 실장용 기판 상에 적용되는 땜납 페이스트(soldering paste)와 결합시킨다.
표면 처리는 대개 도금 처리(plating treatment)이다. 도금 처리는 다음과 같이 수행된다. 먼저, 예를 들면, 하부 코팅(undercoat)용 니켈 도금 처리를 한 후 금도금 처리를 한다. 공지된 바와 같이, 전극판 공정은 종종 도금 처리를 수행하는 공정으로 이용된다. 도 1 및 도 2에 도시한 바와 같이, 본딩 전극(16)과 외부 전극(22) 모두는 각각 도금 처리용 배선(표면 처리용 배선)(24)을 구비한다. 표면 처리용 배선(24)은 전기도금 처리를 수행하는 전류를 통과시킨다.
도 3은 반도체 칩용으로 이용되는 리드 프레임(10)을 자르기 이전의 프레임 본체(30)를 도시한다. 프레임 본체(30)는 몇 개의 리드 프레임(10)을 제공할 수 있는 크기를 갖는다. 표면 처리용 배선(24)은 모두 반대면 표면(31a, 31b)을 통해 거기에 이르게 되는 단부를 갖는 프레임 본체(30) 위에서 연장된다. 땜납 레지스트층(solder resist layer)은 본딩 전극(16)을 포함하는 영역을 제외하고 리드 프레임 몸체(12)의 상부와 저부 반대면을 절연시킨다. 즉, 영역(32)과 반도체 칩(14)을 실장하는 다이 패드(12a)는 도 2에 도시한 경우에서 절연된다.
여기서, 표면 처리용 절단부(cut ends)는 프레임 본체(30)의 측면(31a, 31b)에서 노출된다. 이는 도 4의 구성으로부터 명백하다.
도 4에 도시한 바와 같이, 리드 프레임 본체(30)를 제공하는 원판(40)은 복수의 프레임 본체(30)를 거기에 형성할 수 있는 크기를 갖는 절연 기판이다. 원판(40)은 프레임 본체(30)의 각각의 반대 측면[절단 후 측면(31a, 31b)이 될 부분]으로부터 표면 처리용 배선(24)을 연장시켜 얻어지는 2차선(26)을 구비한다. 이러한 수많은 2차선들 모두는 프레임 본체(30)의 상하부 각각에 배선된 버스(La, Lb)에 연결된다.
이어, 프레임 본체(30)의 표면 처리용 배선(24), 2차선(26) 및 한 쌍의 버스(La, Lb)는 패터닝되어 버스(La, Lb)는 원판(40)의 좌우측면(41a, 41b)에 제공되는 절개부(opening)(42)에 이르게 된다. 또한, 버스(La, Lb)용 연결 단자(전극 단자)(43)를 절개부 반대편에 위치한 원판(40)의 일부에 증착시켜 형성한다. 연결 단자(43)는 도금 처리에 사용되는 전극이다.
이어, 원판(40)을 소정의 도금조(plating bath)에 담그고 버스(La, Lb)에 소정 전압을 인가하면 본딩 전극(16)과 외부 전극(22)을 도금 처리 할 수 있다. 도금 처리 후, 도 4에 도시한 쇄선을 따라 원판을 잘라서 도 3에 도시한 복수의 프레임 본체(30)를 얻는다. 따라서, 원판(40)이 프레임 본체(30)로 분리될 때, 표면 처리용 배선(24)과 그 각각의 2차선(26)들은 서로 분리된다. 표면 처리용 배선(24)은 프레임 본체(30)의 반대 측면(31a, 31b)에 이른다. 그 결과, 표면 처리용 배선(24)의 절단면 각각은 프레임 본체(30)의 반대 측면(31a, 31b)으로부터 노출된다.
동시에, 도 3에 도시한 바와 같이 프레임 본체(30)를 분리한 후에는 어느 프레임 본체(30)도 반도체 칩에 대응하는 크기를 갖는 각각의 리드 프레임(segments,구획)으로 절단되지 않는다. 따라서, 반도체 칩의 고정, 배선 결합 및 합성수지에 의한 주조 처리를 프레임 본체(30)에서 행한다. 프레임 본체(30)는 그와 동일한 크기를 유지하면서 각각의 처리 단계 또는 처킹(chucking) 공정으로 이동한다.
이송 공정 및 처킹 공정 동안에 이송 유닛(transferring unit) 및 처킹 유닛은 리드 프레임 몸체(12)인 절연 기판체와 종종 접촉된다. 따라서, 리드 프레임 몸체(12)가 마모될 때, 리드 프레임 몸체(12)의 표면은 정전기적으로 대전될 수 있다. 리드 프레임(12)의 몸체가 정전기적으로 대전되는 경우, 리드 프레임 몸체(12)의 표면이 이송 유닛 또는 처킹 유닛의 금속부 가까이 이동할 때 방전이 일어난다. 이 단계에서의 방전 전류는 표면 처리용 배선(24)을 통해 반도체 칩(14)으로 흐른다. 이와는 달리, 이송 유닛 또는 처킹 유닛의 금속부와 표면 처리용 배선(24) 사이에서 방전이 일어난다. 이 때, 방전 전류는 반도체 칩(14)으로 흐른다. 이러한 대전 및 방전 과정을 되풀이됨으로써, 반도체 칩이 정전기에 의한 손상을 입을 수 있다.
정전기로 손상을 입을 가능성이 높은 반도체 장치로서 고집적, 축소 지향 LGA, BGA 등을 언급하였다. 이와 같이, 고속 처리 및 고집적에 관련된 반도체 칩에 있어서, 웨이퍼 처리 과정에서의 소형화와 함께 단일 반도체 소자의 크기 감소 및 산화막 두께의 감소는 현저하다. 따라서, 이러한 반도체 장치는 정전기에 취약하다. 그 결과, 반도체 장치의 반도체 소자는 사소한 방전 및 대전에 기인한 정전기적 손상(electrostatic damage)(ESD)을 입을 가능성이 높다.
본 발명의 목적은 반도체 장치용 기판과 반도체 장치 등의 정전기적 손상으로부터 효과적인 보호를 개선하는 것이다.
본 발명의 다른 목적은 정전기적으로 차단된 상태를 달성함으로써 정전기적 손상을 효과적으로 방지할 수 있는 반도체 장치용 기판과 반도체 장치를 제공하는 것이다.
또 다른 목적은 반도체 장치의 정전기적 손상을 효과적으로 방지할 수 있는 반도체 장치용 기판을 제조하는 제조 방법을 제공하는 것이다.
본 발명에 따른 반도체 장치용 기판, 그 제조 방법, 반도체 장치 및 프레임 본체의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.
도 5는 본 발명에 따라 반도체 장치용 기판으로 이용되는 리드 프레임(100)의 실시예를 도시한다. 도 6은 이러한 리드 프레임(100)을 이용하여 본 발명에 따른 반도체 장치(101)의 단면도이다. 도 7은 도 5의 리드 프레임(100) 각각으로 구분되는 프레임 본체를 도시한다.
도 5 내지 도 7을 참조하여 설명한다. 본 발명의 실시예에 따르면, 리드 프레임(100)은 절연 기판체인 리드 프레임 몸체(112)를 포함한다. 리드 프레임(100)은 또한 리드 프레임 몸체(112)의 한 면(상부면)에 반도체 칩(114)을 직사각형으로 반도체 칩을 실장하고 고정시키는 다이 패드(112a)를 포함한다. 복수의 본딩 전극(116)은 다이 패드(112a)를 에워싸도록 증착되어 형성된다. 형성되는 본딩 전극의 수는 반도체 칩(114)의 크기에 따라 달라진다. 도면의 예에서, 본딩 전극의 수는 설명의 편의상 16개(4 ×4)이다.
리드 프레임(112)의 다른 면(저부면)에는 리드 프레임(100)을 실장하게 하는 복수의 외부 전극(122)을 직사각형으로 증착하여 형성한다. 각각의 전극 단자(122)는 본딩 전극(116)에 전기적으로 연결된다.
본 발명에 있어서, 리드 프레임(100)을 구성하는 리드 프레임 몸체(112)의 긴 변을 따라 반대편 측면(131a, 131b)의 각각에 적어도 하나의 홈부를 형성한다. 도 5에 도시한 실시예에서, 리드 프레임 몸체(112)는 각각의 측면에 대응하는 측면(131a, 131b)으로부터 잘려 나간 2개의 홈부(136a, 138a)를 갖는다. 각 측면에 대한 이들 2개의 홈부는 하나의 다이 패드(112a)에 대하여 서로 소정 거리에 있 도록 설정된다. 표면 처리용 배선(124)은 리드 프레임 몸체(112) 상에서 연장되며 표면 처리용 배선(124)의 단부(end)는 리드 프레임 몸체(112)의 측면(131a, 131b)의 수평 단면(저부)(136a, 138a) 각각에 모여있다.
표면 처리용 배선(124)은 본딩 전극(116)과 외부 전극(122)의 표면 처리에 사용되는 배선층이다. 표면 처리가 전기도금 처리인 경우, 그 배선은 전압을 도금 처리에 인가하는 리드선으로 이용된다.
따라서, 도 5에 도시한 바와 같이, 상, 하, 좌, 우 4개 섹션에 배치된 본딩 전극(116)은 섹션당 2개의 동일한 그룹으로 각각 분리된다. 따라서, 모두 4개의 본딩 전극에 개별적으로 대응하는 4개의 각 그룹에서의 표면 처리용 배선(124)은 대응하는 4개의 홈부(136, 138) 사이에 분산되도록 배선된다.
홈부(cut-away portion)(136, 138)의 깊이, 폭 등을 각각 주어진 값으로 설정할 수 있다. 홈부(136, 138)의 깊이 및 폭은 리드 프레임(100)의 크기를 고려하여 선택된다. 대전된 정전기에 의하여 영향을 받지 않도록 선택된다.
각각의 4개의 홈부는 리드 프레임 몸체(112)의 측면(131a, 131b)의 하부(136a, 136b, 138a, 138b)로부터의 돌출부(140)가 남아있도록 대응하는 반대 측면(131a, 131b)으로부터 잘려져 나간다. 돌출부(140)는 처킹 유닛에 의하여 처킹부(chucking portion)로 사용된다. 반면, 이송 유닛에 있어서 돌출부(140)는 이송 유닛에 장착된다.
이러한 방식으로 홈부(136, 138) 반대편에 위치한 리드 프레임 몸체(112)의 측면(131a, 131b)의 하부(136a, 136b, 138a, 138b) 각각에 표면 처리용 배선(124) 을 모으면 표면 처리용 배선(124)과 이송 유닛 또는 처킹 유닛의 단부가 서로 직접적으로 접촉하는 것을 방지할 수 있다.
그 결과, 효율적으로 그리고 신뢰성있게 반도체 칩(114)을 정전기적 손상으로부터 보호할 수 있는 리드 프레임(100) 및 그 제조 방법을 제공할 수 있다. 또한, 정전기적 손상을 견딜 수 있는 반도체 장치(101)를 제공할 수 있다.
반도체 장치(101) 자체가 각각 이송 유닛과 처킹 유닛에 의하여 이송 및 처킹되고 리드 프레임(100)이 이러한 장치들과 마찰로 인하여 정전기를 띠게 될 때, 전하를 띤 표면은 리드 프레임 몸체(112)에 제공되는 돌출부(140)이다. 각각의 돌출부(140)와 표면 처리용 배선(124)은 상대적으로 서로 떨어져 있으므로, 방전 경로로서 표면 처리용 배선(124)을 통하여 정전기가 방전될 가능성이 적다. 또한, 돌출부(140)가 대전되더라도, 이송 유닛, 처킹 유닛 등과의 접촉 영역은 작으면서 매우 협소하여 대전되는 양이 적다. 그 결과, 표면 처리용 배선(124)이 방전 경로로 작용하더라도, 이는 반도체 칩(114)에 영향을 거의 미치지 않음을 알 수 있다.
반도체 칩(114) 자체가 대전되는 경우, 이송 유닛 또는 처킹 유닛의 금속부에 표면 처리용 배선(124)이 접촉할 때 금선(18)에 의한 배선 본딩에서 방전이 일어난다. 종래의 구성에서, 표면 처리용 배선(124) 등은 이송 유닛 등의 금속부와 접촉하기 쉽다. 그 결과, 방전이 통상적으로 일어난다. 하지만, 표면 처리용 배선(124)이 본 발명에 따른 홈부(136, 138) 반대편에 위치한 리드 프레임 몸체(112)의 측면(131a, 131b) 저부(136a, 138a)에 모여 있는 경우, 표면 처리용 배선(124)은 이송 유닛 등의 금속부와 덜 접촉하게 된다. 그 결과, 방전은 거의 일어나지 않는다. 이로 인해 반도체 칩은 정전기 손상에 견딜 수 있는 능력이 제고된다.
또한, 이송 유닛의 절연 소자 또는 처킹 유닛의 절연 소자는 반도체 처리 장치의 동작 동안에 정전기적으로 대전될 수 있다. 이 단계에서, 방전 경로는 표면 처리용 배선(124)을 통해 형성될 수 있다. 본 실시예에 따르면, 표면 처리용 배선(124)에 의한 방전 경로 형성 가능성은 이 경우에 매우 희박하다.
이는 돌출부(140)에서 내측으로 보다 많이 잘려진 리드 프레임 몸체(112)의 측면(131a, 131b)의 저부(136a, 136b)에 표면 처리용 배선(124)이 있어 종래의 것보다 방전 경로를 형성하는 간격이 넓기 때문이다. 그 결과, 반도체 칩(114)이 정전기적 손상을 입을 가능성은 없다.
한편, 도 8에 도시한 원판(104)을 분리시켜 도 7에 도시한 대로의 프레임 본체(103)를 형성하는 것이 가능하다. 도 8은 복수의 프레임 본체(103)를 제공할 수 있는 크기를 갖는 절연 기판인 원판(104)이다. 절개부(opening)(142)는 각각의 소정 위치(도 8에 도시한 경우에 있어서 좌우 측면(141a, 141b))에 제공된다. 버스(La, Lb)는 좌우 절개부(142) 사이에 연장되도록 배선된다. 연결 단자쌍(143)은 원판의 일부에 각각 제공되며, 그 일부는 절개부 반대편에 위치한다.
프레임 본체(103)인 원판(104)의 표면은 소정 섹션을 제외한 땜납 레지스트로 절연 처리된다. 리드 프레임 몸체(103)에 형성된 각 본딩 전극(116)에 연결된 복수의 표면 처리용 배선(124)과 버스(La, Lb) 사이의 상호 접속은 2차선(126)으로 이루어진다. 각 외부 전극(22)에 연결된 복수의 표면 처리용 배선(124)과 버스(La, Lb) 사이의 접속도 또한 2차선으로 이루어진다.
이러한 도면에 있어서, 본딩 전극(116)에 대응하는 표면 처리용 배선(124)과 버스(La, Lb) 사이에 연결된 2차선만을 도시한다. 표면 처리용 배선(124)은 패터닝되어 홈부(136, 138)가 나중에 형성될 부분을 관통하며 대응하는 2차선(126) 각각에 연결된다.
이어, 원판(104)을 도금 처리한다. 도금 처리는 전기도금 처리이다. 이 실시예에서는 먼저 니켈 도금 처리를 행한 후 금 도금 처리를 행하고 이어 원판(104)을 쇄선을 따라 자르고 복수의 프레임 본체(103)로 분리한다. 복수의 프레임 본체(103)를 자름과 동시에 홈부(136, 138)를 형성한다.
복수의 프레임 본체(103)로 분리한 후, 본딩 처리와 금선(118)을 이용한 배선 본딩 처리 및 반도체 칩(114)의 주조 처리를 종래의 방법과 같이 행한다. 이어, 프레임 본체(103)를 리드 프레임으로 잘라서 도 6에 도시한 바와 같은 반도체 장치(101)를 제조한다. 본 발명에 따르면, 이러한 처리 단계 동안에 정전기적 손상으로부터 반도체 칩을 효율적으로 보호할 수 있다. 이는 반도체 장치에 있어서 정전기적 손상에 대하여 보호 능력을 제고시킨다.
본 발명에 따른 반도체 장치용 기판의 다른 실시예를 설명한다.
도 9 및 도 10은 이러한 구성을 이용하여 도 5에 도시한 리드 프레임(100)을 실장한 도 6의 반도체 칩(114)에 대전된 정전기를 반도체 칩(114)에 연결된 전원 용 배선(244)(접지용 배선)을 이용하여 방전시키는 실시예를 도시한다. 도 9는 리드 프레임(200)을 도시한다. 리드 프레임(200)은 리드 프레임 몸체(212)를 구비한다. 리드 프레임(200) 각각은 도 10에 도시한 프레임 본체(203)와 구분된다.
도 9에 도시한 실시예로부터 명백한 바와 같이, 전원용 또는 접지용 배선(244)은 전원용 또는 접지용 본딩 전극(217)에 관하여 배선된다. 전원용 또는 접지용 배선(244)은 표면 처리용 기타 배선(224)보다 약간 큰 폭을 갖는다. 전원용 또는 접지용 배선(244)은 도 6에 도시한 것과 같은 반도체 장치(101)를 실장하는 경우에는 전원선 또는 접지선으로 사용된다. 이러한 약간 큰 폭을 갖는 전원용 또는 접지용 배선(244)은 정전기적 손상에 대한 내성을 향상시킨다.
전원용 또는 접지용 배선(244)은 리드 프레임 몸체(212) 상에서 연장된다. 전원용 또는 접지용 배선(244)의 단부는 리드 프레임(212)의 측면의 돌출부(240), 즉 이 예에서는 홈부(236, 238) 반대편에 위치한 리드 프레임 몸체(212)의 측면 하부(236a, 238a)가 아니라 각 측면에 대한 좁은 돌출부(240a)에 위치한다.
전원용 또는 접지용 배선(244)을 돌출부(240)를 통해 연장하는 경우, 전원용 또는 접지용 배선(244)의 절단부(cut ends)는 이송 유닛 또는 처킹 유닛의 금속부와 더 접촉하게 된다. 따라서, 전원용 또는 접지용 배선(244)이 이송 유닛 또는 처킹 유닛의 금속부와 접촉하는 경우, 반도체 칩에 누적된 정전기는 전원용 또는 접지용 배선(244)을 통하여 이송 유닛 또는 처킹 유닛의 측면으로 방전된다. 그 결과, 반도체 칩이 정전기 손상을 입는 것을 방지할 수 있다.
또한, 홈부(236, 238) 반대편에 위치한 리드 프레임 몸체(212)의 측면의 저부(236a, 238a)에 제공되는 표면 처리용 배선(224)의 반대편에 전원용 또는 접지용 배선(244)을 배설한다. 즉, 표면 처리용 배선(224)은 하나의 전원용 또는 접지용 배선(244)과 다른 전원용 또는 접지용 배선 사이에 위치한다. 따라서, 반도체 장치를 제조하는 분할 공정(반도체 웨이퍼의 다이 공정)에서, 전체 공정을 위한 금속 주조와 같은 금속 재료가 전원용 또는 접지용 배선(244)과 처음 접촉하게 된다. 이는 전원용 또는 접지용 배선(244)을 통하여 방전을 일으키는 결과를 가져온다. 그 결과, 반도체 칩(114)이 정전기 손상을 입는 것을 방지할 수 있다.
또한, 도 11 및 도 12는 본 발명에 따른 반도체 장치용 기판의 추가 실시예를 도시한다. 도 11은 반도체 장치용 절연 기판인 리드 프레임(300)을 도시한다. 리드 프레임(300)은 절연 기판체인 리드 프레임 몸체(312)를 구비한다. 리드 프레임(300) 각각은 도 12에 도시한 프레임 본체(303)와 분할된다.
이 실시예에서, 표면 처리에 이용되는 표면 처리용 배선(324)은 상기 홈부를 형성하는 대신에 중점에서 분리된다. 예를 들면, 이 실시예에서, 표면 처리용 배선(324)이 도 11에 도시한 4개의 그룹으로 분산되는 경우, 4개의 슬릿(350)은 어느 중점에서 표면 처리용 배선(324)을 각각 분리시키도록 형성된다.
이 구조에 따르면, 표면 처리용 절단부는 리드 프레임 몸체(312)의 가장 측면(331a, 331b)에 위치한다. 따라서, 이송 유닛 등의 금속부와 접촉할 가능성이 매우 높다. 하지만, 각각의 슬릿(350)은 표면 처리용 배선(324)을 분리시킨다. 따라서, 이송 유닛 또는 반도체 칩이 정전기적으로 대전되더라도, 표면 처리용 배선(324)은 반도체 칩을 통한 방전 경로로는 작용하지 않는다. 이로 인해 반도체 칩은 효율적으로 그리고 확실히 정전기적 손상을 입지 않는다.
한편, 도시하지는 않았지만 전원용 또는 접지용 배선은 슬릿에 의하여 분리 되지 않도록 바이패스 방식(bypass manner)으로 반도체 칩과 연결된다.
상기 설명한 실시예 모두는 절연 기판에 표면 처리용 배선을 형성한 경우를 도시한다. 여기서, 그러한 구성은 반도체 칩을 포함하여 정전기의 방전 경로로 작용하지 않도록 고안되었다.
이와는 달리, 본딩 전극(116, 216, 316) 및 리드 프레임(100, 200, 300)의 외부 전극에 대한 표면 처리로서, 상기 전극도금 처리 이외에 무전해(electroless) 도금 처리도 생각할 만하다. 무전해 도금 처리에 있어서, 본딩 전극에 대한 표면 처리용 배선은 또한 불필요하다. 이 때, 외부 전극과 본딩 전극을 연결하는 배선만 필요하다.
도 13 및 도 14는 본 발명의 또 다른 실시예로서, 무전해 도금 처리에 따라 표면 처리를 행한 반도체용 기판을 도시한다. 도 13은 본 발명에 따른 반도체 장치용 기판인 리드 프레임(400)을 도시한다. 리드 프레임(400)은 절연 기판체인 리드 프레임 몸체(412)를 구비한다. 리드 프레임 각각은 도 14에 도시한 프레임 본체(403)와 구분된다. 본딩 전극(416)과 리드 프레임(400)의 외부 전극에 대한 표면 처리를 무전해 도금 처리에 따라 행할 경우, 도 5에 도시한 홈부(136, 138)는 형성할 필요가 없다. 따라서, 본 실시예의 리드 프레임 본체(412)는 도 13에 도시한 바와 같이, 종래와 동일한 평면 구성을 갖는다.
본딩 전극(416)과 리드 프레임(400)의 외부 전극 사이의 연결용 배선을 리드 프레임 몸체(412)의 적어도 상부면에 형성한다. 연결용 배선(454)은 리드 프레임 몸체(412)의 측면(431a, 431b)이 아니라 각각의 적절한 그 부분까지 리드 프레임의 몸체(412) 상에서 연장된다. 즉, 연결용 배선(454)의 단부는 리드 프레임 몸체(412)의 측면(431a, 431b)으로부터 내측에 위치한다. 그 단부와 리드 프레임(400) 아래에 위치한 외부 전극 사이의 연결은 도 13에 도시한 바와 같은 구멍(456) 등을 통하여 이루어진다.
어떠한 배선도 연결용 배선(454)으로서 리드 프레임 몸체(412)의 가장 바깥 측면까지는 연장되지 않으므로, 연결용 배선(454)은 이송 유닛과 처킹 유닛 등의 금속부와 접촉하지 않는다. 따라서, 연결용 배선(454)은 리드 프레임(400)에 실장되는 반도체 칩을 통한 방전 경로를 형성하지 않는다. 결과적으로, 이는 반도체 칩이 정전기적 손상을 입는 것을 방지한다.
이와 같이, 본 발명의 상기 실시예에 따라서 이러한 구성을 채용하여 표면 처리용 단부를 각각의 대응하는 홈부 반대편에 위치한 반도체 장치용 기판의 측면의 일부에 모을 수 있다. 이와는 달리, 그러한 구성을 채용하여 반도체 장치용 기판의 상하 반대편에 배치된 전극 사이의 연결용 배선은 반도체 장치용 기판의 측면까지 연장되지 않도록 할 수 있다.
그러한 구성으로, 이송 유닛 또는 처킹 유닛은 이송 또는 처킹 동안에 표면 처리용 배선이나 기타 배선과 접촉하지 않는다. 따라서, 정전기적 손상을 입는 LGA, BGA 등의 반도체 칩에 있어서도, 효율적으로 반도체 칩이 정전기적 손상을 입지 않게 할 수 있다.
또한, 본 발명의 제조 방법에 따르면, 표면 처리 후, 표면 처리에 이용되는 배선을 절단 등으로 분리시킨다. 이러한 구성으로, 표면 처리용 배선이 반도체 장 치용 기판의 측면에서 노출되더라도, 내부의 표면 처리용 배선은 전기적으로 단절된다. 따라서, 정전하는 표면 처리용 배선을 통하여 반도체 칩으로 이동하지 않는다. 그 결과, 반도체 칩이 정전기적 손상을 입는 위험이 없다.
전술한 명세서는 본 발명의 바람직한 실시예를 설명하였지만, 당업자는 본 발명의 범위에서 벗어나지 않는 바람직한 실시예에 대한 여러 변형을 할 수 있다. 첨부된 청구범위는 본 발명의 범위 및 사상 내에 있는 그러한 모든 변형을 포함하고자 한다.
따라서, 본 발명에 따르면, 정전기적 손상에 견디는 반도체 장치용 기판을 제공할 수 있다. 또한, 정전기적 손상에 견디는 그러한 반도체 장치를 포함하는 반도체 장치 및 프레임 본체를 제공할 수 있다.
따라서, 본 발명은 고집적 고속 지향 LGA, BGA 등의 반도체 장치용 기판에 적용하는 것이 바람직하다.

Claims (19)

  1. 서로 일정 거리에 있으며 적어도 하나의 측면으로부터 잘려나간 복수의 홈부(cut-away portion)를 구비하고, 각각의 상기 홈부의 긴 면은 표면 처리용 배선의 모여진 단부를 수용하는 절연 기판체,
    반도체 칩을 고정시키며, 상기 절연 기판체 상에 위치하는 다이 패드,
    상기 다이 패드를 에워싸는 복수의 본딩 전극(bonding electrode),
    반도체 장치용 기판이 실장되도록 하며, 상기 복수의 본딩 전극에 대응하는 하나와 전기적으로 연결되고 상기 절연 기판체 하부에 위치하는 복수의 외부 전극,
    표면 처리용의 복수의 배선 세그먼트 그룹으로 분리되는 복수의 배선 세그먼트, 및
    상기 반도체 칩으로의 전원용 또는 접지용 배선
    을 포함하고,
    상기 절연 기판체는 인접하는 한쌍의 상기 홈부 사이에 상기 절연 기판체를 처킹하는 처킹부(chucking portion)로서의 돌출부를 포함하고,
    상기 복수의 배선 세그먼트의 모여진 단부는, 상기 홈부의 긴 면에 연결되고, 상기 배선 세그먼트 그룹의 각 배선 세그먼트는 상기 절연 기판체에 연장되어, 각 배선 세그먼트가 복수의 홈부 중 공통된 홈부를 통하여 복수의 본딩 전극에 대응하는 각각의 외부 전극에 연결되고,
    상기 전원용 또는 접지용 배선은, 상기 홈부를 제외한 상기 절연 기판체의 적어도 한 측면부에 위치하고, 또한 상기 표면 처리용 배선의 양쪽에 위치하며,
    상기 표면 처리용 배선은 상기 절연 기판체의 상기 측면부에 위치하고, 상기 측면부는 상기 홈부의 반대편에 위치하며,
    상기 표면 처리용 배선은 상기 전원용 또는 접지용의 하나의 배선과, 상기 전원용 또는 접지용의 다른 배선 사이에 위치하고,
    상기 반도체 칩으로의 전원용 또는 접지용 배선은 정전기적 손상에 대한 저항을 강화하기 위하여 상기 표면 처리용 배선보다 큰 폭을 갖는
    반도체 장치용 기판.
  2. 제1항에서,
    상기 표면 처리는 전기도금 처리(electroplating process)인, 반도체 장치용 기판.
  3. 서로 일정 거리에 있으며 적어도 하나의 측면으로부터 잘려나간 복수의 홈부(cut-away portion)를 구비하고, 각각의 상기 홈부의 긴 면은 표면 처리용 배선의 모여진 단부를 수용하는 절연 기판체,
    반도체 장치용 기판상에 고정되는 반도체 칩,
    상기 반도체 칩을 봉인하는 봉인재,
    상기 반도체 칩이 실장되어 있는 상기 기판의 제1 측면 상의 복수의 본딩 전극과, 상기 기판의 제2 측면 상의 복수의 외부 전극, 및
    상기 반도체 칩으로의 전원용 또는 접지용 배선
    을 포함하고,
    상기 절연 기판체는 인접하는 한쌍의 상기 홈부 사이에 상기 절연 기판체를 처킹하는 처킹부(chucking portion)로서의 돌출부를 포함하고,
    상기 본딩 전극과 상기 외부 전극은 표면 처리용 복수의 배선 세그먼트 그룹으로 나누어지는 복수의 배선 세그먼트에 형성되어 있고,
    상기 배선 세그먼트의 모여진 단부는 상기 홈부의 긴 면에 위치하고,
    상기 복수의 배선 세그먼트 그룹의 각 배선 세그먼트는 상기 절연 기판체에 연장되어, 상기 각 배선 세그먼트는 상기 절연 기판체의 측면부에 위치하는 복수의 홈부 중 공통 홈부를 통하여 복수의 외부 전극에 대응하는 상기 복수의 본딩 전극 중 하나에 연결되고,
    상기 전원용 또는 접지용 배선은 상기 표면 처리용 배선의 양쪽의 홈부를 제외한 상기 절연 기판체의 상기 하나의 측면부에 위치하는
    반도체 장치용 기판.
  4. 제3항에서,
    상기 반도체 칩으로의 전원용 또는 접지용 배선은 정전기적 손상에 대한 저항을 강화하기 위하여 상기 표면 처리용 배선보다 큰 폭을 갖는, 반도체 장치용 기판.
  5. 서로 일정 거리에 있으며 적어도 하나의 측면으로부터 잘려나간 복수의 홈부(cut-away portion)를 구비하고, 각각의 상기 홈부의 긴 면은 표면 처리용 배선의 모여진 단부를 수용하는 절연 기판체,
    반도체 칩을 고정시키며, 상기 절연 기판체 상에 위치하는 다이 패드,
    상기 다이 패드를 에워싸는 복수의 본딩 전극,
    반도체 장치용 기판이 실장되도록 하며, 상기 복수의 본딩 전극에 대응하는 하나와 전기적으로 연결되고 상기 절연 기판체 하부에 위치하는 복수의 외부 전극,
    표면 처리용의 복수의 배선 세그먼트 그룹으로 분리되는 복수의 배선 세그먼트, 및
    상기 반도체 칩으로의 전원용 또는 접지용 배선
    을 포함하고,
    상기 절연 기판체는 인접하는 한쌍의 상기 홈부 사이에 상기 절연 기판체를 처킹하는 처킹부(chucking portion)로서의 돌출부를 포함하고,
    상기 복수의 배선 세그먼트의 모여진 단부는, 상기 홈부의 긴 면에 연결되고, 상기 배선 세그먼트 그룹의 각 배선 세그먼트는 상기 절연 기판체에 연장되어, 각 배선 세그먼트가 복수의 홈부 중 공통된 홈부를 통하여 복수의 본딩 전극에 대응되는 각각의 외부 전극에 연결되고,
    상기 전원용 또는 접지용 배선은 상기 절연 기판체의 복수의 상기 돌출부 중 적어도 하나에 연장되는
    반도체 장치용 기판.
  6. 제5항에서,
    상기 반도체 칩으로의 전원용 또는 접지용 배선은 정전기적 손상에 대한 저항을 강화하기 위하여 상기 표면 처리용 배선보다 큰 폭을 갖는, 반도체 장치용 기판.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020020029931A 2001-05-30 2002-05-29 반도체 장치용 기판 KR100880187B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00163010 2001-05-30
JP2001163010A JP3675364B2 (ja) 2001-05-30 2001-05-30 半導体装置用基板その製造方法および半導体装置

Publications (2)

Publication Number Publication Date
KR20020091816A KR20020091816A (ko) 2002-12-06
KR100880187B1 true KR100880187B1 (ko) 2009-01-28

Family

ID=19006050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020029931A KR100880187B1 (ko) 2001-05-30 2002-05-29 반도체 장치용 기판

Country Status (3)

Country Link
US (1) US7129578B2 (ko)
JP (1) JP3675364B2 (ko)
KR (1) KR100880187B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
JP4961148B2 (ja) * 2006-02-27 2012-06-27 株式会社デンソー Ｉｃパッケージ、電子制御装置およびインターポーザ基板
US8049324B1 (en) * 2007-05-03 2011-11-01 Maxim Integrated Products, Inc. Preventing access to stub traces on an integrated circuit package
US8259467B2 (en) * 2008-11-20 2012-09-04 Ibiden Co., Ltd. Multi-piece board and fabrication method therefor
KR102625466B1 (ko) * 2015-06-29 2024-01-17 몰렉스 엘엘씨 애플리케이션 특정 전자기기 패키징 시스템, 방법 및 디바이스

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3973817A (en) * 1974-06-06 1976-08-10 Quantel Limited Interconnection of circuit boards
JPH07135290A (ja) * 1993-09-14 1995-05-23 Toshiba Corp マルチチップモジュール
JPH09129780A (ja) * 1995-09-01 1997-05-16 Canon Inc Ｉｃパッケージ、光センサｉｃパッケージおよびこれらの組立方法
KR19990069507A (ko) * 1998-02-10 1999-09-06 구본준 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법
KR19990072580A (ko) * 1998-02-17 1999-09-27 야스카와 히데아키 반도체장치,반도체장치용기판및이들의제조방법및전자기기
KR20000043912A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 구리 금속 배선 형성 장치 및 이를 이용한 구리금속 배선 형성 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4802277A (en) * 1985-04-12 1989-02-07 Hughes Aircraft Company Method of making a chip carrier slotted array
EP0213575B1 (en) * 1985-08-23 1992-10-21 Nec Corporation Method of manufacturing a semiconductor device employing a film carrier tape
US4745455A (en) * 1986-05-16 1988-05-17 General Electric Company Silicon packages for power semiconductor devices
US4790894A (en) * 1987-02-19 1988-12-13 Hitachi Condenser Co., Ltd. Process for producing printed wiring board
US5046953A (en) * 1990-05-25 1991-09-10 Hewlett-Packard Company Method and apparatus for mounting an integrated circuit on a printed circuit board
US5140745A (en) * 1990-07-23 1992-08-25 Mckenzie Jr Joseph A Method for forming traces on side edges of printed circuit boards and devices formed thereby
JPH04213867A (ja) * 1990-11-27 1992-08-04 Ibiden Co Ltd 電子部品搭載用基板フレーム
US5334857A (en) * 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same
KR960006970B1 (ko) * 1993-05-03 1996-05-25 삼성전자주식회사 필름 캐리어 및 그 제조방법
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
US5452511A (en) * 1993-11-04 1995-09-26 Chang; Alexander H. C. Composite lead frame manufacturing method
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
US20020053742A1 (en) * 1995-09-01 2002-05-09 Fumio Hata IC package and its assembly method
US7041527B2 (en) * 1997-07-29 2006-05-09 Harvatek Corp. Charge coupled device package
JPH11233684A (ja) * 1998-02-17 1999-08-27 Seiko Epson Corp 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP2000124588A (ja) * 1998-10-19 2000-04-28 Alps Electric Co Ltd 電子回路ユニット、並びに電子回路ユニットの製造方法
JP2000216283A (ja) * 1999-01-20 2000-08-04 Sony Corp 半導体装置用配線基板及びその製造方法
JP3664001B2 (ja) * 1999-10-25 2005-06-22 株式会社村田製作所 モジュール基板の製造方法
US6760227B2 (en) * 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
US20020108778A1 (en) * 2000-12-07 2002-08-15 Intel Corporation Apparatus for shielding transmission line effects on a printed circuit board
JP2004523908A (ja) * 2001-01-17 2004-08-05 ハネウェル・インターナショナル・インコーポレーテッド プラスチックリード付きチップキャリア（ｐｌｃｃ）および他の表面実装技術（ｓｍｔ）チップキャリアのためのアダプタ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3973817A (en) * 1974-06-06 1976-08-10 Quantel Limited Interconnection of circuit boards
JPH07135290A (ja) * 1993-09-14 1995-05-23 Toshiba Corp マルチチップモジュール
US6147876A (en) * 1993-09-14 2000-11-14 Kabushiki Kaisha Toshiba Multi-chip module having printed wiring board comprising circuit pattern for IC chip
JPH09129780A (ja) * 1995-09-01 1997-05-16 Canon Inc Ｉｃパッケージ、光センサｉｃパッケージおよびこれらの組立方法
KR19990069507A (ko) * 1998-02-10 1999-09-06 구본준 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법
JPH11274352A (ja) * 1998-02-10 1999-10-08 Lg Semicon Co Ltd 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法
KR19990072580A (ko) * 1998-02-17 1999-09-27 야스카와 히데아키 반도체장치,반도체장치용기판및이들의제조방법및전자기기
KR20000043912A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 구리 금속 배선 형성 장치 및 이를 이용한 구리금속 배선 형성 방법

Also Published As

Publication number Publication date
JP2002359325A (ja) 2002-12-13
US20020195695A1 (en) 2002-12-26
JP3675364B2 (ja) 2005-07-27
US7129578B2 (en) 2006-10-31
KR20020091816A (ko) 2002-12-06

Similar Documents

Publication Publication Date Title
US7205613B2 (en) Insulating substrate for IC packages having integral ESD protection
US5910687A (en) Wafer fabrication of die-bottom contacts for electronic devices
US5847458A (en) Semiconductor package and device having heads coupled with insulating material
US7038917B2 (en) Low loss, high density array interconnection
US5904496A (en) Wafer fabrication of inside-wrapped contacts for electronic devices
US20080099900A1 (en) Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
JP7161269B2 (ja) ハイブリッド・ランド・グリッド・アレイ・コネクタを製造するための方法およびそのコネクタ
WO2008054660A2 (en) Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
WO2004093188A1 (en) Integrated circuit die i/o cells
US4949155A (en) Tape carrier for semiconductor chips
US10128163B2 (en) Chip part and method for manufacturing a chip part
RU2001119053A (ru) Композиционный материал и его применение
US11289391B2 (en) Electronic chip package
KR100880187B1 (ko) 반도체 장치용 기판
JP2003124249A (ja) 半導体部品
US6908845B2 (en) Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US20100230672A1 (en) Production of integrated circuits comprising different components
US10566268B1 (en) Package to die connection system and method therefor
KR100471625B1 (ko) 반도체 장치 기판 및 반도체 장치의 제조 방법
US20200075445A1 (en) Electronic chip package
JP7350703B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP2504924B2 (ja) 半導体装置の製造方法
US20030214034A1 (en) Semiconductor device having bump electrode
JP2007273876A (ja) 半導体装置の製造方法及び半導体装置
JP2008147271A (ja) 静電気対策部品およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120112

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130110

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee