JPH11274352A - 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法 - Google Patents

半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法

Info

Publication number
JPH11274352A
JPH11274352A JP2820199A JP2820199A JPH11274352A JP H11274352 A JPH11274352 A JP H11274352A JP 2820199 A JP2820199 A JP 2820199A JP 2820199 A JP2820199 A JP 2820199A JP H11274352 A JPH11274352 A JP H11274352A
Authority
JP
Japan
Prior art keywords
conductive
semiconductor package
substrate
insulating substrate
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2820199A
Other languages
English (en)
Other versions
JP3038553B2 (ja
Inventor
Yong Tae Kwon
タエ クウォン ヨン
Jin Sung Kim
スン キム ジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH11274352A publication Critical patent/JPH11274352A/ja
Application granted granted Critical
Publication of JP3038553B2 publication Critical patent/JP3038553B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】パッケージの小型化及び多ピン化に効率的に対
応し、システム基板上に実装するとき、ソルダー接合性
を一層向上し得る半導体パッケージ用基板及び半導体パ
ッケージとそれらの製造方法を提供する。 【解決手段】絶縁性基板１１の上下面に形成された第１
導電性ランド１２ａ及び第２導電性ランド１２ｂと、そ
れら第１導電性ランド１２ａ及び第２導電性ランド１２
ｂの一方縁部に形成された導電膜１３ａを有するホール
１３と、それらのホール１３の中心線を沿って切欠され
た空間部１３ｂと、を備えた半導体用基板９１を構成
し、前記半導体用基板９１の上面に、半導体チップ１４
を接着し、該半導体チップ１４のパッド１５と前記第１
導電性ランド１２ａとを導電性ワイヤー１６により連結
し、成形して半導体パッケージを構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
用基板及び半導体パッケージとそれらの製造方法に係る
もので、詳しくは、パッケージの小型化及び多ピン化に
効率的に対応し得る半導体パッケージ（Chip scale sem
iconductor package）及びその製造方法に関するもので
ある。
【０００２】
【従来の技術】近来、システム機器の小型化に伴い、半
導体パッケージも小型化すべきであるため、半導体チッ
プと同様な大きさの半導体パッケージを製造する研究が
盛んに行われている。
【０００３】その一例として、リードフレームのリード
を屈曲させて、階段状に形成した後、該リード上に半導
体チップを実装し、リードフレームと半導体チップとを
連結した後モールディングして、アウトリードを半導体
パッケージの底面に露出させるボトムリード半導体パッ
ケージ（Bottom leaded semiconductor package：以
下、ＢＬＰと称す）が広用されている。
【０００４】そして、従来のＢＬＰにおいては、図１２
に示したように、リード２が下方向に屈曲形成された階
段状のリードフレーム１と、該リードフレーム１のリー
ド２上に両面接着テープ３により接着された半導体チッ
プ４と、該半導体チップ４上に形成されたパッド５と、
該パッド５と前記リードフレーム１とを連結する金属か
ら成る導電性ワイヤー６と、該導電性ワイヤー６、前記
半導体チップ４及びリードフレーム１の一部を含むよう
成形された絶縁樹脂７と、を備えて構成されていた。こ
のとき、前記リード２の底面は、絶縁樹脂７の成形後、
外部に露出されることにより、アウトリードの役割を行
い、外部回路に前記半導体チップ４を連結するようにな
っていた。
【０００５】図１３は、従来ＢＬＰの底面を示した底面
図であって、図示したように、絶縁樹脂７によりリード
２が埋設され、リード２の底面のみが露出されている。
以下、このように構成された従来のＢＬＰの製造方法に
対し、図１４〜図１９を用いて説明する。
【０００６】先ず、図１４に示したように、リードフレ
ーム１を準備した後、図１５に示したように、前記リー
ドフレーム１の中央部が上方向に位置し、リード２が下
方向に位置するように、段差を形成するダウンセット
（Down-set）工程を施し、複数所定寸法離間させて配置
する。次いで、図１６に示したように、隣り合う２つの
リードフレーム１のそれぞれのリード２上に両面接着テ
ープ３を塗布し、この両面接着テープ３上に複数のパッ
ド５を有する半導体チップ４を接着する。
【０００７】その後、図１７に示したように、前記パッ
ド５と前記リード２とを導電性ワイヤー６により連結
し、前記リードフレーム１の一部及び半導体チップ４と
導電性ワイヤー６とを絶縁樹脂７により覆い、リード２
の底面のみを外部に露出させるモールディング工程を施
す。次いで、リード２に接着されたレジンフラッシュを
除去した後、リード２をメッキする。
【０００８】図１８は、モールディングを施した後、レ
ジンフラッシュを除去し、リードのメッキ工程を終了し
た従来のＢＬＰストリップを示した縦断面図である。こ
のＢＬＰストリップは、隣り合うものどおしがリードフ
レーム１を介して連結されている。
【０００９】その後、前記ＢＬＰストリップをＸ−Ｘ’
線に沿って切断して、図１９に示したようなＢＬＰを得
ていた。
【００１０】
【発明が解決しようとする課題】上記した従来のＢＬＰ
においては、リードフレーム１のリード２をパッケージ
のアウト端子に用いるとき、例えば４０ピン以下の比較
的ピン数の少ないパッケージの場合は、別に問題がない
が、４０ピン以上の多ピンパッケージの場合は、システ
ム基板にパッケージを実装するとき、ピンとピンとの間
にソルダーブリッジ現象が発生する惧れがあるという問
題点があった。
【００１１】また、パッケージの外部端子が絶縁樹脂の
底面に露出形成されているため、ソルダー接合（Solder
filet）を形成することが困難で、システムの基板上に
実装したとき、ソルダー接合の信頼性が低下する惧れが
あるという問題点もあった。
【００１２】更に、モールディングを施した後、リード
に付着されたレジンフラッシュを除去することが難しい
ので、製品の品質を均一化できない惧れがあるという不
都合な点があった。
【００１３】そこで、本発明の目的は、リードフレーム
を使用せず、パッケージの多ピン化に効率的に対応し得
るとともに、外部端子を絶縁樹脂の成形体内に埋設せず
に、外部に突成させ、システムの基板上にパッケージを
実装するとき、ソルダー接合性を向上し得る半導体パッ
ケージ用基板及び半導体パッケージ並びにそれらの製造
方法を提供しようとするものである。
【００１４】
【課題を解決するための手段】このような目的を達成す
るため、本発明の請求項１に係る半導体パッケージ用基
板においては、絶縁性基板と、該絶縁性基板の上面の縁
部及び内部に形成された複数の第１導電性ランドと、前
記絶縁性基板の下面の前記第１導電性ランドと対応する
部位に形成された複数の第２導電性ランドと、前記各第
１導電性ランドから前記各第２導電性ランドまで前記絶
縁性基板を貫通するように穿孔形成された複数のホール
と、該各ホールの内周壁面に形成され、前記第１導電性
ランドと前記第２導電性ランドとを電気的に連結する導
電膜と、前記絶縁性基板の内部に形成された第１導電性
ランドから該第１導電性ランドと対応する前記第２導電
性ランドまでを貫通した前記ホールの中心線に沿って切
欠して形成された空間部と、を備えて構成されている。
【００１５】また、本発明の請求項４に係る半導体パッ
ケージにおいては、請求項１記載の半導体パッケージ用
基板と、該半導体パッケージ用基板の上面の中央部に接
着剤により接着され、複数のパッドを有する半導体チッ
プと、前記パッドと前記半導体パッケージ用基板に形成
された第１導電性ランドとを連結する導電性ワイヤー
と、前記半導体チップ、前記導電性ワイヤー及び前記絶
縁性基板の上面を覆う絶縁樹脂と、を備えて構成されて
いる。
【００１６】また、本発明の請求項２に係る半導体パッ
ケージ用基板の製造方法においては、絶縁性基板の上面
の縁部及び内部に複数の第１導電性ランドを形成する工
程と、前記絶縁性基板の下面の前記第１導電性ランドと
対応する部位に複数の第２導電性ランドを形成する工程
と、前記第１導電性ランドから前記第２導電性ランドま
で前記絶縁性基板を貫通するように穿孔して複数のホー
ルを形成する工程と、前記ホールの内壁に、前記第１導
電性ランドと前記第２導電性ランドとを電気的に連通す
る導電膜を形成する工程と、前記絶縁性基板の内部に形
成された第１導電性ランドから該第１導電性ランドと対
応する前記第２導電性ランドまでを貫通した前記ホール
の片側を切欠して切除する工程と、を順次行うものであ
る。
【００１７】また、本発明の請求項５に係る半導体パッ
ケージの製造方法においては、請求項２記載の工程によ
り得られた半導体パッケージ用基板の上面の中央部に接
着剤を塗布する工程と、前記接着剤の上面に複数のパッ
ドを有する半導体チップを接着する工程と、前記複数の
パッドと前記半導体パッケージ用基板に形成された第１
導電性ランドとをそれぞれ導電性ワイヤーにより連結す
る工程と、前記半導体チップ、前記導電性ワイヤー及び
前記半導体パッケージ用基板の上面を絶縁樹脂により覆
う工程と、を順次行うものである。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態に対し
図面を用いて説明する。本発明に係る第１の実施形態と
しての半導体パッケージ用基板は、図１に示したよう
に、絶縁性基板１１上に複数の導電性金属から成る第１
導電性ランド１２ａが形成されている。この第１導電性
ランド１２ａは、半導体パッケージの内部リードとして
用いられるため、パッケージのピン数を増やすように、
最大数が形成されている。即ち、前記第１導電性ランド
１２ａを絶縁性基板１１上に相互交叉して形成すること
により最大数を確保する。第１導電性ランド１２ａの一
方側縁部にはホール１３を穿孔形成するとともに、該ホ
ール１３の内周壁面（図示されず）には導電性金属膜
（以下、導電膜と称す）１３ａを被覆する。
【００１９】そして、前記絶縁性基板１１の中央部に
は、所定数のホール１３の中心線を基準に絶縁性基板１
１部位を切欠した空間部１３ｂが形成されている。即
ち、前記所定数のホール１３の片側を切欠することによ
り、該ホール１３の内周壁面を外部に露出させる。この
とき、前記ホール１３の内壁面に形成された導電膜１３
ａは、半導体パッケージが完成したときの外部端子とな
る。
【００２０】図２は、図１のＹ−Ｙ線縦断面図で、図３
は、図１のＺ−Ｚ線断面図であり、これら図によれば、
ホール１３の内周壁面の導電膜１３ａがホールの中心線
を貫通する空間部１３ｂにより外方側に露出され、外部
端子として利用され得ることが分かる。
【００２１】図４は、前記半導体パッケージ用基板を示
した底面図であって、図示したように、絶縁性基板１１
の底面に導電性金属の第２導電性ランド１２ｂが形成さ
れ、該第２導電性ランド１２ｂの一方側の縁部に、ホー
ル１３が穿孔形成されるとともに、該ホール１３の内周
壁面に導電性金属により導電膜１３ａが被覆されてい
る。そして、前記各ホール１３の中心線を沿って、それ
らのホール１３の片側を切欠して、空間部１３ｂを形成
している。
【００２２】更に、前記絶縁性基板１１の上面の第１導
電性ランド１２ａと、該絶縁性基板１１の下面の第２導
電性ランド１２ｂとは、前記ホール１３の内壁に被覆さ
れた導電性金属の導電膜１３ａにより電気的に連結され
ている。そして、半導体パッケージが完成したとき、前
記第１導電性ランド１２ａは内部リードとして半導体チ
ップのパッドと連結されるとともに、前記第２導電性ラ
ンド１２ｂ及びホール１３内周壁面の導電膜１３ａは半
導体チップを外部回路と連結させる外部端子となる。
【００２３】以下、このように構成された本発明に係る
半導体パッケージ用基板の製造方法に対し、図５〜図７
を用いて説明する。先ず、図５に示したように、絶縁性
基板１１の上面に相互交叉して複数の導電性金属パター
ンの第１導電性ランド１２ａを形成し、前記絶縁性基板
１１の下面にも相互交叉して複数の導電性金属の第２導
電性ランド１２ｂ（図示されず）を形成する。
【００２４】次いで、図６に示したように、第１導電性
ランド１２ａ及び第２導電性ランド１２ｂの一方の縁部
にホール１３を穿孔形成した後、該ホール１３の内周壁
面に導電性金属膜１３ａを被覆して、前記第１導電性ラ
ンド１２ａと第２導電性ランド１２ｂとを電気的に連結
する。尚、前記導電性金属膜の導電膜１３ａを被覆する
方法は、メッキ法、スパッタリング、又は化学気相蒸着
法などを用いて形成するのが好ましい。
【００２５】その後、図７に示したように、前記各ホー
ル１３の中心線に沿って、それらのホール１３の片側の
みが残るように、絶縁性基板１１を切欠して空間部１３
ｂを形成し、半導体パッケージ用基板９１を得る。
【００２６】上記の如く得られた半導体パッケージ用基
板９１は、図８に示すように、１枚の基板に分割され、
その上面に半導体チップ１４が搭載される。当該図面中
Ａ−Ａ線縦断面図である図９に基づいて、半導体チップ
１４が搭載された本発明に係る半導体パッケージについ
て以下に説明する。
【００２７】本発明に係る半導体パッケージにおいて
は、半導体パッケージ用基板９１と、該半導体パッケー
ジ用基板９１の上面中央部に、接着剤としての両面接着
テープ９３により接着される、複数のパッド１５を有す
る半導体チップ１４と、前記パッド１５と前記第１導電
性ランド１２ａを連結する導電性ワイヤー１６と、前記
半導体チップ１４、導電性ワイヤー１６、第１導電性ラ
ンド１２ａ及び前記絶縁性基板１１の上面全体を覆う絶
縁樹脂１７と、を備えて構成されている。
【００２８】ここで、前記第１導電性ランド１２ａと連
結された導電膜１３ａ及び第２導電性ランド１２ｂは、
絶縁基板１１の外部に露出されて、外部回路と連結させ
る外部端子の役割をする。
【００２９】更に、図１０に示すように、本発明に係る
半導体パッケージをシステム基板９４上に実装する際、
第２導電性ランド１２ｂと導電膜１３ａとがソルダー４
０により接合されて連結されるので、システムの動作時
に、ソルダー接合性を向上することができる。
【００３０】以下、このように構成された本発明に係る
半導体パッケージの製造工程を説明する。先ず、半導体
パッケージ用基板９１の上面に両面接着テープ９３を塗
布し、該両面接着テープ９３の上面に半導体チップ１４
を載置して接着する。
【００３１】次いで、前記半導体チップ１４の上面に形
成されたパッド１５及び前記第１導電性ランド１２ａを
導電性ワイヤー１６により連結させ、該前記導電性ワイ
ヤー１６、前記第１導電性ランド１２ａ、前記半導体チ
ップ１４及び前記絶縁基板１１の上面全体が覆われるよ
うに絶縁樹脂１７でモールディングし、製造工程を終了
する。
【００３２】本実施形態の半導体パッケージ用基板によ
れば、パッケージの多ピン化を容易とし得る。次に、本
発明に係る半導体パッケージ用基板の第２実施形態につ
いて、図８に基づいて説明する。本実施形態に係る半導
体パッケージ用基板は、長方形の絶縁性基板２１の上面
の４辺に第１導電性ランド２２ａを夫々配列形成し、そ
の絶縁性基板２１下面にも同じく４辺に第２導電性ラン
ド２２ｂ（図示されず）を配列形成する。
【００３３】その後、それら第１導電性ランド２２ａ及
び第２導電性ランド２２ｂの一方の縁部に夫々ホール２
３を穿孔形成し、それらのホール２３の内周壁面に導電
膜２３ａを被覆して、前記各第１導電性ランド２２ａ及
び各第２導電性ランド２２ｂを夫々電気的に連結すると
ともに、前記各ホール２３の中央部を切欠して空間部２
３ｂを形成する。
【００３４】このような第２実施形態によれば、絶縁性
基板２１の４辺に第１，第２導電性ランド２２ａ，２２
ｂ及びホール２３を形成するため、前述した第１実施形
態の半導体パッケージ用基板に比べて、更なるパッケー
ジの多ピン化を容易とし得る。
【００３５】
【発明の効果】以上説明したように、請求項１及び請求
項２に係る発明によれば、絶縁性基板の縁部及び内部に
第１導電性ランド及び第２導電性ランドをそれぞれ設け
たので、半導体パッケージの多ピン化に効率的に対応し
得るという効果がある。
【００３６】請求項３に係る発明によれば、ホールの片
側の絶縁性基板の一部を該ホールの中心線に沿って切欠
するので、外部端子を容易に形成し得るという効果があ
る。請求項４及び請求項５に係る発明によれば、製造さ
れた半導体パッケージをシステム基板上に実装したと
き、ソルダー接合性を一層向上し得るという効果があ
る。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージ用基板の第１実
施形態の平面図である。
【図２】図１のＹ−Ｙ線縦断面図である。
【図３】図１のＺ−Ｚ線縦断面図である。
【図４】本発明に係る半導体パッケージ用基板の第１実
施形態の底面図である。
【図５】本発明に係る半導体パッケージ用基板の製造方
法の一工程の平面図である。
【図６】本発明に係る半導体パッケージ用基板の製造方
法の一工程の平面図である。
【図７】本発明に係る半導体パッケージ用基板の製造方
法の一工程の平面図である。
【図８】本発明に係る半導体パッケージ用基板に半導体
チップを搭載した状態を示した平面図である。
【図９】本発明に係る半導体パッケージの縦断面図であ
る。
【図１０】本発明に係る半導体パッケージがシステム基
板上に実装された状態を示した縦断面図である。
【図１１】本発明に係る半導体パッケージ用基板の第２
実施形態の平面図である。
【図１２】従来のＢＬＰを示した縦断面図である。
【図１３】従来のＢＬＰを示した底面図である。
【図１４】従来のＢＬＰの製造方法を示した説明図であ
る。
【図１５】従来のＢＬＰの製造方法を示した説明図であ
る。
【図１６】従来のＢＬＰの製造方法を示した説明図であ
る。
【図１７】従来のＢＬＰの製造方法を示した説明図であ
る。
【図１８】従来のＢＬＰの製造方法を示した説明図であ
る。
【図１９】従来のＢＬＰの製造方法を示した説明図であ
る。
【符号の説明】
１１、２１：絶縁性基板 １２ａ、２２ａ：第１導電性ランド １２ｂ、２２ｂ：第２導電性ランド １３、２３：ホール １３ａ、２３ａ：導電膜 １３ｂ、２３ｂ：空間部 １４：半導体チップ １５：パッド １６：導電性ワイヤー １７：絶縁樹脂 ４０：ソルダー ９３：両面接着テープ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】絶縁性基板と、 該絶縁性基板の上面の縁部及び内部に形成された複数の
    第１導電性ランドと、 前記絶縁性基板の下面の前記第１導電性ランドと対応す
    る部位に形成された複数の第２導電性ランドと、 前記各第１導電性ランドから前記各第２導電性ランドま
    で前記絶縁性基板を貫通するように穿孔形成された複数
    のホールと、 該各ホールの内周壁面に形成され、前記第１導電性ラン
    ドと前記第２導電性ランドとを電気的に連結する導電膜
    と、 前記絶縁性基板の内部に形成された第１導電性ランドか
    ら該第１導電性ランドと対応する前記第２導電性ランド
    までを貫通した前記ホールの中心線に沿って切欠して形
    成された空間部と、を備えて構成されたことを特徴とす
    る半導体パッケージ用基板。
  2. 【請求項２】絶縁性基板の上面の縁部及び内部に複数の
    第１導電性ランドを形成する工程と、 前記絶縁性基板の下面の前記第１導電性ランドと対応す
    る部位に複数の第２導電性ランドを形成する工程と、 前記第１導電性ランドから前記第２導電性ランドまで前
    記絶縁性基板を貫通するように穿孔して複数のホールを
    形成する工程と、 前記ホールの内壁に、前記第１導電性ランドと前記第２
    導電性ランドとを電気的に連通する導電膜を形成する工
    程と、 前記絶縁性基板の内部に形成された第１導電性ランドか
    ら該第１導電性ランドと対応する前記第２導電性ランド
    までを貫通した前記ホールの片側を切欠して切除する工
    程と、を順次行うことを特徴とする半導体パッケージ用
    基板の製造方法。
  3. 【請求項３】前記ホールの片側を切欠して除去する工程
    は、該ホールの中心線に沿って絶縁性基板の一部を切欠
    することを特徴とする請求項２記載の半導体パッケージ
    用基板の製造方法。
  4. 【請求項４】請求項１記載の半導体パッケージ用基板
    と、 該半導体パッケージ用基板の上面の中央部に接着剤によ
    り接着され、複数のパッドを有する半導体チップと、 前記パッドと前記半導体パッケージ用基板に形成された
    第１導電性ランドとを連結する導電性ワイヤーと、 前記半導体チップ、前記導電性ワイヤー及び前記絶縁性
    基板の上面を覆う絶縁樹脂と、を備えて構成されたこと
    を特徴とする半導体パッケージ。
  5. 【請求項５】請求項２記載の工程により得られた半導体
    パッケージ用基板の上面の中央部に接着剤を塗布する工
    程と、 前記接着剤の上面に複数のパッドを有する半導体チップ
    を接着する工程と、 前記複数のパッドと前記半導体パッケージ用基板に形成
    された第１導電性ランドとをそれぞれ導電性ワイヤーに
    より連結する工程と、 前記半導体チップ、前記導電性ワイヤー及び前記半導体
    パッケージ用基板の上面を絶縁樹脂により覆う工程と、
    を順次行うことを特徴とする半導体パッケージの製造方
    法。
JP2820199A 1998-02-10 1999-02-05 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法 Expired - Fee Related JP3038553B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980003803A KR100259359B1 (ko) 1998-02-10 1998-02-10 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법
KR3803/1998 1998-02-10

Publications (2)

Publication Number Publication Date
JPH11274352A true JPH11274352A (ja) 1999-10-08
JP3038553B2 JP3038553B2 (ja) 2000-05-08

Family

ID=19532792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2820199A Expired - Fee Related JP3038553B2 (ja) 1998-02-10 1999-02-05 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法

Country Status (4)

Country Link
US (2) US6278178B1 (ja)
JP (1) JP3038553B2 (ja)
KR (1) KR100259359B1 (ja)
DE (1) DE19827237B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880187B1 (ko) * 2001-05-30 2009-01-28 소니 가부시끼 가이샤 반도체 장치용 기판
JP2016006846A (ja) * 2014-05-27 2016-01-14 京セラ株式会社 配線基板および電子装置

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702938B1 (ko) * 2000-04-24 2007-04-03 삼성테크윈 주식회사 반도체 팩키지용 기판
US6760227B2 (en) * 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2002141248A (ja) * 2000-11-02 2002-05-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
US20040080056A1 (en) * 2001-03-30 2004-04-29 Lim David Chong Sook Packaging system for die-up connection of a die-down oriented integrated circuit
EP1500314A1 (en) * 2002-04-11 2005-01-26 Koninklijke Philips Electronics N.V. Electrically insulating body, and electronic device
JP3740469B2 (ja) * 2003-01-31 2006-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
JP3898666B2 (ja) * 2003-04-28 2007-03-28 松下電器産業株式会社 固体撮像装置およびその製造方法
JP4106003B2 (ja) * 2003-09-03 2008-06-25 松下電器産業株式会社 固体撮像装置の製造方法
US20050245062A1 (en) * 2004-04-29 2005-11-03 Jeff Kingsbury Single row bond pad arrangement
JP2006294976A (ja) * 2005-04-13 2006-10-26 Nec Electronics Corp 半導体装置およびその製造方法
KR20080003802A (ko) * 2005-04-15 2008-01-08 로무 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP4918373B2 (ja) * 2006-04-28 2012-04-18 オリンパス株式会社 積層実装構造体
US7829977B2 (en) * 2007-11-15 2010-11-09 Advanced Semiconductor Engineering, Inc. Low temperature co-fired ceramics substrate and semiconductor package
TW200937597A (en) * 2008-02-20 2009-09-01 Chipmos Technologies Inc Quad flat non-leaded package structure
CN101944492A (zh) * 2008-10-20 2011-01-12 联合科技公司 板上收缩封装
US8486723B1 (en) 2010-08-19 2013-07-16 MCube Inc. Three axis magnetic sensor device and method
US8928602B1 (en) 2009-03-03 2015-01-06 MCube Inc. Methods and apparatus for object tracking on a hand-held device
US8797279B2 (en) 2010-05-25 2014-08-05 MCube Inc. Analog touchscreen methods and apparatus
US8553389B1 (en) 2010-08-19 2013-10-08 MCube Inc. Anchor design and method for MEMS transducer apparatuses
US8421082B1 (en) 2010-01-19 2013-04-16 Mcube, Inc. Integrated CMOS and MEMS with air dielectric method and system
US8477473B1 (en) 2010-08-19 2013-07-02 MCube Inc. Transducer structure and method for MEMS devices
US8476129B1 (en) 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors and MEMS devices using vertical mounting with interconnections
US8710597B1 (en) 2010-04-21 2014-04-29 MCube Inc. Method and structure for adding mass with stress isolation to MEMS structures
US8395252B1 (en) 2009-11-13 2013-03-12 MCube Inc. Integrated MEMS and CMOS package and method
US8823007B2 (en) 2009-10-28 2014-09-02 MCube Inc. Integrated system on chip using multiple MEMS and CMOS devices
US9709509B1 (en) 2009-11-13 2017-07-18 MCube Inc. System configured for integrated communication, MEMS, Processor, and applications using a foundry compatible semiconductor process
US8749989B1 (en) * 2009-12-28 2014-06-10 Scientific Components Corporation Carrier for LTCC components
US8637943B1 (en) 2010-01-04 2014-01-28 MCube Inc. Multi-axis integrated MEMS devices with CMOS circuits and method therefor
US8936959B1 (en) 2010-02-27 2015-01-20 MCube Inc. Integrated rf MEMS, control systems and methods
US8794065B1 (en) 2010-02-27 2014-08-05 MCube Inc. Integrated inertial sensing apparatus using MEMS and quartz configured on crystallographic planes
US8367522B1 (en) * 2010-04-08 2013-02-05 MCube Inc. Method and structure of integrated micro electro-mechanical systems and electronic devices using edge bond pads
US8928696B1 (en) 2010-05-25 2015-01-06 MCube Inc. Methods and apparatus for operating hysteresis on a hand held device
US8869616B1 (en) 2010-06-18 2014-10-28 MCube Inc. Method and structure of an inertial sensor using tilt conversion
US8652961B1 (en) 2010-06-18 2014-02-18 MCube Inc. Methods and structure for adapting MEMS structures to form electrical interconnections for integrated circuits
US8993362B1 (en) 2010-07-23 2015-03-31 MCube Inc. Oxide retainer method for MEMS devices
US8723986B1 (en) 2010-11-04 2014-05-13 MCube Inc. Methods and apparatus for initiating image capture on a hand-held device
JP5753734B2 (ja) * 2011-05-19 2015-07-22 日本特殊陶業株式会社 配線基板、多数個取り配線基板、およびその製造方法
US8969101B1 (en) 2011-08-17 2015-03-03 MCube Inc. Three axis magnetic sensor device and method using flex cables
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
US9911685B2 (en) 2012-11-09 2018-03-06 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
KR20140060390A (ko) 2012-11-09 2014-05-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 랜드 및 그 제조 방법과 이를 이용한 반도체 패키지 및 그 제조 방법
JP2015188004A (ja) * 2014-03-26 2015-10-29 キヤノン株式会社 パッケージ、半導体装置及び半導体モジュール
US11107753B2 (en) * 2018-11-28 2021-08-31 Semiconductor Components Industries, Llc Packaging structure for gallium nitride devices
WO2020179458A1 (ja) * 2019-03-07 2020-09-10 株式会社村田製作所 電子部品
US11887916B2 (en) 2020-09-09 2024-01-30 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
US4783697A (en) * 1985-01-07 1988-11-08 Motorola, Inc. Leadless chip carrier for RF power transistors or the like
US5293061A (en) * 1990-04-09 1994-03-08 Seiko Instruments Inc. Semiconductor device having an isolation layer region on the side wall of a groove
JP2957230B2 (ja) * 1990-05-21 1999-10-04 ティーディーケイ株式会社 基板回路のリードピンの取付け方法
JP2570498B2 (ja) * 1991-05-23 1997-01-08 モトローラ・インコーポレイテッド 集積回路チップ・キャリア
JPH07500947A (ja) * 1991-07-08 1995-01-26 モトローラ・インコーポレーテッド チップキャリヤのための湿気除去
KR940007757Y1 (ko) 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
DE69315907T2 (de) * 1992-07-27 1998-04-16 Murata Manufacturing Co Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken
KR0128251Y1 (ko) * 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
US5808872A (en) * 1994-11-15 1998-09-15 Nippon Steel Corporation Semiconductor package and method of mounting the same on circuit board
US5637916A (en) * 1996-02-02 1997-06-10 National Semiconductor Corporation Carrier based IC packaging arrangement
US5864092A (en) * 1996-05-16 1999-01-26 Sawtek Inc. Leadless ceramic chip carrier crosstalk suppression apparatus
US5729438A (en) * 1996-06-07 1998-03-17 Motorola, Inc. Discrete component pad array carrier
US5825084A (en) * 1996-08-22 1998-10-20 Express Packaging Systems, Inc. Single-core two-side substrate with u-strip and co-planar signal traces, and power and ground planes through split-wrap-around (SWA) or split-via-connections (SVC) for packaging IC devices
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
JPH10284935A (ja) * 1997-04-09 1998-10-23 Murata Mfg Co Ltd 電圧制御発振器およびその製造方法
US6162997A (en) * 1997-06-03 2000-12-19 International Business Machines Corporation Circuit board with primary and secondary through holes
US5966085A (en) * 1998-04-09 1999-10-12 Lockheed Martin Corporation Methods and apparatus for performing fast floating point operations

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880187B1 (ko) * 2001-05-30 2009-01-28 소니 가부시끼 가이샤 반도체 장치용 기판
JP2016006846A (ja) * 2014-05-27 2016-01-14 京セラ株式会社 配線基板および電子装置

Also Published As

Publication number Publication date
KR19990069507A (ko) 1999-09-06
US20010041390A1 (en) 2001-11-15
KR100259359B1 (ko) 2000-06-15
US6278178B1 (en) 2001-08-21
DE19827237B4 (de) 2006-02-02
JP3038553B2 (ja) 2000-05-08
DE19827237A1 (de) 1999-08-19
US6803251B2 (en) 2004-10-12

Similar Documents

Publication Publication Date Title
JP3038553B2 (ja) 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法
US8890301B2 (en) Packaging and methods for packaging
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
US4649415A (en) Semiconductor package with tape mounted die
US6476331B1 (en) Printed circuit board for semiconductor package and method for manufacturing the same
JP4860939B2 (ja) 半導体装置
CN103367300A (zh) 引线框、半导体装置以及引线框的制造方法
JP2002543618A (ja) 積重ね可能なフレックス回路用ｉｃパッケージ及びその製造方法
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
CN104465544A (zh) 半导体装置及其制造方法
TWI634634B (zh) 半導體裝置及其製造方法
JP2002134677A (ja) 半導体装置およびその製造方法
JP2015179737A (ja) 半導体装置及びその製造方法
US20070096271A1 (en) Substrate frame
US6444494B1 (en) Process of packaging a semiconductor device with reinforced film substrate
JPH10247715A (ja) 半導体装置及びその製造方法
JP2001024097A (ja) チップパッケージ基板構造とその製造方法
JP4737995B2 (ja) 半導体装置
JPH11121641A (ja) 半導体装置及びその製造方法
JPH11163197A (ja) 半導体実装用基板
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JP2784209B2 (ja) 半導体装置
JP2883065B2 (ja) 半導体装置
KR101186030B1 (ko) 반도체 디바이스 및 그 제조 방법
KR19990033645A (ko) 피시비 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080303

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees