JPH10284935A - 電圧制御発振器およびその製造方法 - Google Patents
電圧制御発振器およびその製造方法Info
- Publication number
- JPH10284935A JPH10284935A JP9090804A JP9080497A JPH10284935A JP H10284935 A JPH10284935 A JP H10284935A JP 9090804 A JP9090804 A JP 9090804A JP 9080497 A JP9080497 A JP 9080497A JP H10284935 A JPH10284935 A JP H10284935A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- terminal
- controlled oscillator
- terminals
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 入出力端子間の距離を確保し、入出力端子間
の干渉を防ぐことにより、Ｃ／Ｎ特性の劣化を防ぐこと
ができる電圧制御発振器を提供する。また、マザーボー
ドに設ける貫通孔の数を少なくすることができる電圧制
御発振器の製造方法を提供する。 【解決手段】 基板２の角部に、略４分の１円状の凹部
４ａ、４ｂ、４ｃ、４ｄを形成し、それぞれの内周面に
導体を塗布することにより、入力端子としての電源電圧
端子ＶＢ、電圧制御端子ＶＣ、モジュレーション端子Ｍ
および出力端子Ｐを形成する。
の干渉を防ぐことにより、Ｃ／Ｎ特性の劣化を防ぐこと
ができる電圧制御発振器を提供する。また、マザーボー
ドに設ける貫通孔の数を少なくすることができる電圧制
御発振器の製造方法を提供する。 【解決手段】 基板２の角部に、略４分の１円状の凹部
４ａ、４ｂ、４ｃ、４ｄを形成し、それぞれの内周面に
導体を塗布することにより、入力端子としての電源電圧
端子ＶＢ、電圧制御端子ＶＣ、モジュレーション端子Ｍ
および出力端子Ｐを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば携帯電話等
の移動体通信機器における局部発振器を構成する電圧制
御発振器に関する。
の移動体通信機器における局部発振器を構成する電圧制
御発振器に関する。
【０００２】
【従来の技術】従来の電圧制御発振器の構成を図５を参
照して説明する。
照して説明する。
【０００３】図５において、２１は電圧制御発振器を構
成する基板である。基板２１は複数のセラミックシート
を積層してなるものであり、基板２の一方主面２１ａに
は、可変容量素子としてのバリキャップダイオードＶ
ｄ、コンデンサＣ１、トランジスタＴｒ等の回路素子が
設けられる。また、基板２１の側面２１ｃ、２１ｄに
は、略半円状の凹部２４ａ、２４ｂ、２４ｃ、２４ｄ、
および、凹部２４ａ乃至２４ｄより開口部が広い略半長
円状の凹部２５ａ、２５ｂが形成され、側面２１ｅ、２
１ｆには、凹部２５ａ、２５ｂと同様に略半長円状をな
す凹部２５ｃ、２５ｄが形成される。そして、これらの
凹部の内周面に、それぞれ導体が塗布されることによ
り、電源電圧端子Ｖｂ、電圧制御端子Ｖｃおよびモジュ
レーション端子Ｍ１からなる入力端子、出力端子Ｐ１、
ならびに接地端子Ｇａ、Ｇｂ、Ｇｃ、Ｇｄが形成されて
おり、回路素子、入力端子、出力端子および接地端子
は、基板２１の一方主面２１ａおよび内部に形成された
配線部（図示せず）を介して互いに接続されている。そ
して、入力端子を構成する電圧制御端子Ｖｃに印加する
制御電圧を変化させることにより、バリキャップダイオ
ードＶｄの容量を変化させ、これにより発振周波数を可
変としている。また、同じく入力端子を構成するモジュ
レーション端子Ｍ１に印加する制御電圧を変化させるこ
とにより、発振動作のＯＮ／ＯＦＦ切換ができる。
成する基板である。基板２１は複数のセラミックシート
を積層してなるものであり、基板２の一方主面２１ａに
は、可変容量素子としてのバリキャップダイオードＶ
ｄ、コンデンサＣ１、トランジスタＴｒ等の回路素子が
設けられる。また、基板２１の側面２１ｃ、２１ｄに
は、略半円状の凹部２４ａ、２４ｂ、２４ｃ、２４ｄ、
および、凹部２４ａ乃至２４ｄより開口部が広い略半長
円状の凹部２５ａ、２５ｂが形成され、側面２１ｅ、２
１ｆには、凹部２５ａ、２５ｂと同様に略半長円状をな
す凹部２５ｃ、２５ｄが形成される。そして、これらの
凹部の内周面に、それぞれ導体が塗布されることによ
り、電源電圧端子Ｖｂ、電圧制御端子Ｖｃおよびモジュ
レーション端子Ｍ１からなる入力端子、出力端子Ｐ１、
ならびに接地端子Ｇａ、Ｇｂ、Ｇｃ、Ｇｄが形成されて
おり、回路素子、入力端子、出力端子および接地端子
は、基板２１の一方主面２１ａおよび内部に形成された
配線部（図示せず）を介して互いに接続されている。そ
して、入力端子を構成する電圧制御端子Ｖｃに印加する
制御電圧を変化させることにより、バリキャップダイオ
ードＶｄの容量を変化させ、これにより発振周波数を可
変としている。また、同じく入力端子を構成するモジュ
レーション端子Ｍ１に印加する制御電圧を変化させるこ
とにより、発振動作のＯＮ／ＯＦＦ切換ができる。
【０００４】次に、従来の電圧制御発振器の製造方法を
説明する。
説明する。
【０００５】まず、図６に示すマザーボード３１が準備
される。マザーボード３１は複数のセラミックシート
（図示せず）に導体を印刷もしくは塗布することによ
り、回路素子および配線部を設け、これらを積層してな
るものであり、境界線３３ａ、３３ｂに沿って切断する
ことにより、図５に示す基板２１を多数個取りできるも
のである。このマザーボード３１において、境界線３３
ａ上に略長円状の開口部を有する貫通孔３４が設けら
れ、境界線３３ｂ上に貫通孔３４、および略円形状の開
口部を有する貫通孔３５が設けられる。次に、各貫通孔
３４、３５の内周面に導体（図示せず）が塗布される。
そして、マザーボード３１は境界線３３ａ、３３ｂに沿
って切断され、複数の基板２１が得られる。この際、貫
通孔３４、３５が分割されることにより、貫通孔３４、
３５の内周面に塗布された導体が露出し、基板２１の入
力端子Ｖｂ、Ｖｃ、Ｍ１、出力端子Ｐ１および接地端子
Ｇａ乃至Ｇｄが形成される。こうして得られた各基板２
１にシールド用の金属ケース（図示せず）を装着するこ
とにより、電圧制御発振器が形成される。
される。マザーボード３１は複数のセラミックシート
（図示せず）に導体を印刷もしくは塗布することによ
り、回路素子および配線部を設け、これらを積層してな
るものであり、境界線３３ａ、３３ｂに沿って切断する
ことにより、図５に示す基板２１を多数個取りできるも
のである。このマザーボード３１において、境界線３３
ａ上に略長円状の開口部を有する貫通孔３４が設けら
れ、境界線３３ｂ上に貫通孔３４、および略円形状の開
口部を有する貫通孔３５が設けられる。次に、各貫通孔
３４、３５の内周面に導体（図示せず）が塗布される。
そして、マザーボード３１は境界線３３ａ、３３ｂに沿
って切断され、複数の基板２１が得られる。この際、貫
通孔３４、３５が分割されることにより、貫通孔３４、
３５の内周面に塗布された導体が露出し、基板２１の入
力端子Ｖｂ、Ｖｃ、Ｍ１、出力端子Ｐ１および接地端子
Ｇａ乃至Ｇｄが形成される。こうして得られた各基板２
１にシールド用の金属ケース（図示せず）を装着するこ
とにより、電圧制御発振器が形成される。
【０００６】
【発明が解決しようとする課題】ところが、従来の電圧
制御発振器においては、基板２１の側面に各端子が設け
られるため、出力端子Ｐ１と電源電圧端子Ｖｂおよび電
圧制御端子Ｖｃとの間の距離が小さくなる傾向がある。
このため、これらの端子間で高周波的な干渉による輻射
が発生し、フェイズノイズ（Ｃ／Ｎ）特性が劣化するこ
ととなった。
制御発振器においては、基板２１の側面に各端子が設け
られるため、出力端子Ｐ１と電源電圧端子Ｖｂおよび電
圧制御端子Ｖｃとの間の距離が小さくなる傾向がある。
このため、これらの端子間で高周波的な干渉による輻射
が発生し、フェイズノイズ（Ｃ／Ｎ）特性が劣化するこ
ととなった。
【０００７】また、従来の電圧制御発振器の製造方法に
おいては、マザーボード３１に設ける貫通孔３５は、境
界線３３ｂにより規定される二つの区画（基板２１）の
入出力端子として共有されるものであるため、マザーボ
ード３１全体として、比較的多く形成する必要があるう
えに、もともと径寸法が小さいことから、貫通孔の穿設
作業を繁雑にし、コスト低減を困難にするものであっ
た。
おいては、マザーボード３１に設ける貫通孔３５は、境
界線３３ｂにより規定される二つの区画（基板２１）の
入出力端子として共有されるものであるため、マザーボ
ード３１全体として、比較的多く形成する必要があるう
えに、もともと径寸法が小さいことから、貫通孔の穿設
作業を繁雑にし、コスト低減を困難にするものであっ
た。
【０００８】そこで、本発明においては、入出力端子間
の距離を確保し、入出力端子間の干渉を防ぐことによ
り、Ｃ／Ｎ特性の劣化を防ぐことができる電圧制御発振
器を提供することを目的とする。また、マザーボードに
設ける貫通孔の数を少なくすることができる電圧制御発
振器の製造方法を提供することを目的とする。
の距離を確保し、入出力端子間の干渉を防ぐことによ
り、Ｃ／Ｎ特性の劣化を防ぐことができる電圧制御発振
器を提供することを目的とする。また、マザーボードに
設ける貫通孔の数を少なくすることができる電圧制御発
振器の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、側面に複数の凹部を有する基板
と、該基板の一方主面に設けられた回路素子および配線
部と、前記基板の他方主面に設けられた接地電極と、前
記複数の凹部に導体を付与することにより形成された端
子と、前記基板の一方主面に、該主面を被覆して設けら
れた金属ケースとからなる電圧制御発振器において、前
記複数の凹部のうち、一部の凹部を前記基板の角部に配
置するとともに、前記基板の角部に配置された前記凹部
に形成された端子を入力端子もしくは出力端子のいずれ
かとしたことを特徴とする。
め、本発明においては、側面に複数の凹部を有する基板
と、該基板の一方主面に設けられた回路素子および配線
部と、前記基板の他方主面に設けられた接地電極と、前
記複数の凹部に導体を付与することにより形成された端
子と、前記基板の一方主面に、該主面を被覆して設けら
れた金属ケースとからなる電圧制御発振器において、前
記複数の凹部のうち、一部の凹部を前記基板の角部に配
置するとともに、前記基板の角部に配置された前記凹部
に形成された端子を入力端子もしくは出力端子のいずれ
かとしたことを特徴とする。
【００１０】また、本発明においては、電圧制御発振器
の製造方法として、切断により複数の基板に分割される
マザーボードの表面に、前記基板ごとに回路素子および
配線部を設ける工程と、前記マザーボードの前記基板を
区画する境界線上および該境界線同士の交点上に貫通孔
を設け、該貫通孔内に導体を付与する工程と、前記境界
線に沿って前記マザーボードを切断することにより、前
記複数の基板の各角部および各側面に凹部および端子を
形成する工程と、前記基板の一方主面に、該主面を被覆
する金属ケースを装着する工程とを含むことを特徴とす
る。
の製造方法として、切断により複数の基板に分割される
マザーボードの表面に、前記基板ごとに回路素子および
配線部を設ける工程と、前記マザーボードの前記基板を
区画する境界線上および該境界線同士の交点上に貫通孔
を設け、該貫通孔内に導体を付与する工程と、前記境界
線に沿って前記マザーボードを切断することにより、前
記複数の基板の各角部および各側面に凹部および端子を
形成する工程と、前記基板の一方主面に、該主面を被覆
する金属ケースを装着する工程とを含むことを特徴とす
る。
【００１１】本発明にかかる電圧制御発振器において
は、基板に設けられる入力端子および出力端子が基板の
角部に設けられることにより、入力端子である電源電圧
端子と出力端子とは、ほぼ基板の短辺の長さ寸法分の距
離をおいて配置される。また、同じく入力端子である制
御電圧端子と出力端子とは、ほぼ基板の対角線の長さ寸
法分の距離をおいて配置される。このように、入力端子
と出力端子との間の距離が所定寸法分、確保されている
ため、これらの端子間では高周波的な干渉の発生が防止
される。これにより、電圧制御発振器１のフェイズノイ
ズ（Ｃ／Ｎ）特性の劣化を防ぐことができる。
は、基板に設けられる入力端子および出力端子が基板の
角部に設けられることにより、入力端子である電源電圧
端子と出力端子とは、ほぼ基板の短辺の長さ寸法分の距
離をおいて配置される。また、同じく入力端子である制
御電圧端子と出力端子とは、ほぼ基板の対角線の長さ寸
法分の距離をおいて配置される。このように、入力端子
と出力端子との間の距離が所定寸法分、確保されている
ため、これらの端子間では高周波的な干渉の発生が防止
される。これにより、電圧制御発振器１のフェイズノイ
ズ（Ｃ／Ｎ）特性の劣化を防ぐことができる。
【００１２】また、本発明にかかる電圧制御発振器の製
造方法によれば、マザーボードに設けられる貫通孔のう
ち、入力端子および出力端子を形成するための貫通孔
は、境界線同士の交点上に形成され、マザーボード上で
区画される基板の入力端子もしくは出力端子として共有
されるものであるため、マザーボード全体として、貫通
孔の数は比較的少なくて済むため、貫通孔の穿設作業が
容易となるとともに、入力端子および出力端子を形成す
るために貫通孔に付与する導体の総量も比較的少なくて
済むため、コスト低減が実現される。
造方法によれば、マザーボードに設けられる貫通孔のう
ち、入力端子および出力端子を形成するための貫通孔
は、境界線同士の交点上に形成され、マザーボード上で
区画される基板の入力端子もしくは出力端子として共有
されるものであるため、マザーボード全体として、貫通
孔の数は比較的少なくて済むため、貫通孔の穿設作業が
容易となるとともに、入力端子および出力端子を形成す
るために貫通孔に付与する導体の総量も比較的少なくて
済むため、コスト低減が実現される。
【００１３】
【発明の実施の形態】本発明の実施例にかかる電圧制御
発振器の構成を図面を参照して説明する。
発振器の構成を図面を参照して説明する。
【００１４】図１において、１は電圧制御発振器であ
り、複数のセラミックシート（図示せず）を積層してな
り、後述する回路素子および入出力端子を備える基板２
に、外部からのノイズを遮断するための金属ケース６を
装着してなる。
り、複数のセラミックシート（図示せず）を積層してな
り、後述する回路素子および入出力端子を備える基板２
に、外部からのノイズを遮断するための金属ケース６を
装着してなる。
【００１５】ここで、図２に示すように、基板２の一方
主面２ａには、可変容量素子としてのバリキャップダイ
オードＶＤをはじめ、トランジスタＴｒ１、Ｔｒ２、コ
ンデンサＣ、およびバイパスコンデンサＢＣ１、ＢＣ２
の他に、図示しない種々の回路素子が設けられ、これら
回路素子は、基板２の一方主面２ａ上に簡略化して示す
配線部３により互いに接続されている。ここで、二つの
トランジスタのうち、Ｔｒ１は発振段を構成するもので
あり、Ｔｒ２は電圧を上昇させたり、外部とのアイソレ
ーションを取ることで周波数を維持したりするバッファ
段を構成するものである。一方、コンデンサＣはトラン
ジスタＴｒ１に正帰還をかけるためのものである。ま
た、基板２の角部には、略４分の１円状の凹部４ａ、４
ｂ、４ｃ、４ｄが形成され、それぞれの内周面に導体が
塗布されることにより、入力端子としての電源電圧端子
ＶＢ、電圧制御端子ＶＣ、モジュレーション端子Ｍ、お
よび出力端子Ｐが形成される。さらに、基板２の側面２
ｃ、２ｄ、２ｅ、２ｆの略中央には、凹部４ａ乃至４ｄ
より開口部が広い略半長円状の凹部５ａ、５ｂ、５ｃ、
５ｄが形成され、それぞれの内周面に導体が塗布される
ことにより、接地端子Ｇ１、Ｇ２、Ｇ３、Ｇ４が形成さ
れる。また、これらの回路素子、入出力端子および接地
端子は、基板２の一方主面２ａ上の配線部３、および基
板２の内部に設けられた配線部（図示せず）に接続され
ている。そして、電圧制御端子ＶＣに印加する制御電圧
を変化させることにより、バリキャップダイオードＶＤ
の容量を変化させ、これにより発振周波数を可変とする
ことができる。また、モジュレーション端子Ｍに印加す
る制御電圧を変化させることにより、発振動作のＯＮ／
ＯＦＦ切換ができる。また、図３に示すように、基板２
の他方主面２ｂの略全面には、接地端子Ｇ１乃至Ｇ４に
接続され、かつ入出力端子ＶＢ、ＶＣ、Ｍ、Ｐとは絶縁
される接地電極１０が設けられている。なお、図３にお
いて、基板２の一方主面２ａ上の回路素子および配線部
は図示を省略している。
主面２ａには、可変容量素子としてのバリキャップダイ
オードＶＤをはじめ、トランジスタＴｒ１、Ｔｒ２、コ
ンデンサＣ、およびバイパスコンデンサＢＣ１、ＢＣ２
の他に、図示しない種々の回路素子が設けられ、これら
回路素子は、基板２の一方主面２ａ上に簡略化して示す
配線部３により互いに接続されている。ここで、二つの
トランジスタのうち、Ｔｒ１は発振段を構成するもので
あり、Ｔｒ２は電圧を上昇させたり、外部とのアイソレ
ーションを取ることで周波数を維持したりするバッファ
段を構成するものである。一方、コンデンサＣはトラン
ジスタＴｒ１に正帰還をかけるためのものである。ま
た、基板２の角部には、略４分の１円状の凹部４ａ、４
ｂ、４ｃ、４ｄが形成され、それぞれの内周面に導体が
塗布されることにより、入力端子としての電源電圧端子
ＶＢ、電圧制御端子ＶＣ、モジュレーション端子Ｍ、お
よび出力端子Ｐが形成される。さらに、基板２の側面２
ｃ、２ｄ、２ｅ、２ｆの略中央には、凹部４ａ乃至４ｄ
より開口部が広い略半長円状の凹部５ａ、５ｂ、５ｃ、
５ｄが形成され、それぞれの内周面に導体が塗布される
ことにより、接地端子Ｇ１、Ｇ２、Ｇ３、Ｇ４が形成さ
れる。また、これらの回路素子、入出力端子および接地
端子は、基板２の一方主面２ａ上の配線部３、および基
板２の内部に設けられた配線部（図示せず）に接続され
ている。そして、電圧制御端子ＶＣに印加する制御電圧
を変化させることにより、バリキャップダイオードＶＤ
の容量を変化させ、これにより発振周波数を可変とする
ことができる。また、モジュレーション端子Ｍに印加す
る制御電圧を変化させることにより、発振動作のＯＮ／
ＯＦＦ切換ができる。また、図３に示すように、基板２
の他方主面２ｂの略全面には、接地端子Ｇ１乃至Ｇ４に
接続され、かつ入出力端子ＶＢ、ＶＣ、Ｍ、Ｐとは絶縁
される接地電極１０が設けられている。なお、図３にお
いて、基板２の一方主面２ａ上の回路素子および配線部
は図示を省略している。
【００１６】一方、金属ケース６は、図１に示すよう
に、底板７と、底板７に連続する側板８と、側板８に連
続する複数の爪９とを有してなるものである。この金属
ケース６は、各爪９が基板２の接地端子Ｇ１乃至Ｇ４
（凹部５ａ乃至５ｄ）に嵌め合わされ、半田付けされる
ことにより、基板２に装着される。ここで、接地端子Ｇ
１乃至Ｇ４は、開口部が比較的大きい凹部５ａ乃至５ｄ
に形成されており、金属ケース６の各爪９との接触面が
大きいため、金属ケース６を装着する作業を容易にする
ものである。また、金属ケース６を構成する側板８の、
基板２の入出力端子ＶＢ、ＶＣ、Ｍ、Ｐに当接する角部
には、それぞれ切欠き６ａが設けられており、金属ケー
ス６と各入出力端子との絶縁が確保されている。このよ
うに、基板２に金属ケース６を装着することにより、電
圧制御発振器１は、接地端子Ｇ１乃至Ｇ４を介して金属
ケース６および接地電極１０により包囲されることとな
る。したがって、電圧制御発振器１において、配線部に
接続された各回路素子と金属ケース６とが同電位に保た
れることで、外部からのノイズが遮断され、Ｓ／Ｎ特性
の劣化を防止することができる。
に、底板７と、底板７に連続する側板８と、側板８に連
続する複数の爪９とを有してなるものである。この金属
ケース６は、各爪９が基板２の接地端子Ｇ１乃至Ｇ４
（凹部５ａ乃至５ｄ）に嵌め合わされ、半田付けされる
ことにより、基板２に装着される。ここで、接地端子Ｇ
１乃至Ｇ４は、開口部が比較的大きい凹部５ａ乃至５ｄ
に形成されており、金属ケース６の各爪９との接触面が
大きいため、金属ケース６を装着する作業を容易にする
ものである。また、金属ケース６を構成する側板８の、
基板２の入出力端子ＶＢ、ＶＣ、Ｍ、Ｐに当接する角部
には、それぞれ切欠き６ａが設けられており、金属ケー
ス６と各入出力端子との絶縁が確保されている。このよ
うに、基板２に金属ケース６を装着することにより、電
圧制御発振器１は、接地端子Ｇ１乃至Ｇ４を介して金属
ケース６および接地電極１０により包囲されることとな
る。したがって、電圧制御発振器１において、配線部に
接続された各回路素子と金属ケース６とが同電位に保た
れることで、外部からのノイズが遮断され、Ｓ／Ｎ特性
の劣化を防止することができる。
【００１７】ここで、電圧制御発振器１においては、入
出力端子が基板２の角部に設けられることにより、入力
端子を構成する電源電圧端子ＶＢと出力端子Ｐとは、ほ
ぼ基板２の短辺の長さ寸法分の距離をおいて配置されて
いる。また、同じく入力端子を構成する制御電圧端子Ｖ
Ｃと出力端子Ｐとは、ほぼ基板２の対角線の長さ寸法分
の距離をおいて配置されている。このように、入出力端
子間の距離が所定寸法分、確保されているため、これら
の端子間では高周波的な干渉の発生が防止される。これ
により、電圧制御発振器１のフェイズノイズ（Ｃ／Ｎ）
特性の劣化を防ぐことができる。
出力端子が基板２の角部に設けられることにより、入力
端子を構成する電源電圧端子ＶＢと出力端子Ｐとは、ほ
ぼ基板２の短辺の長さ寸法分の距離をおいて配置されて
いる。また、同じく入力端子を構成する制御電圧端子Ｖ
Ｃと出力端子Ｐとは、ほぼ基板２の対角線の長さ寸法分
の距離をおいて配置されている。このように、入出力端
子間の距離が所定寸法分、確保されているため、これら
の端子間では高周波的な干渉の発生が防止される。これ
により、電圧制御発振器１のフェイズノイズ（Ｃ／Ｎ）
特性の劣化を防ぐことができる。
【００１８】次に、電圧制御発振器１の製造方法を説明
する。
する。
【００１９】まず、図４に示すマザーボード１１が準備
される。マザーボード１１はセラミックシート１２ａ、
１２ｂ、１２ｃ、１２ｄを積層してなるものであり、境
界線１３ａ、１３ｂにより区画される各基板２に対応し
て回路素子および配線部（ともに図示せず）を内部およ
び表面に有する。このマザーボード１１には、境界線１
３ａ、１３ｂ上に略長円状の開口部を有する貫通孔１４
が設けられ、境界線１３ａと１３ｂとの交点上に略円形
状の開口部を有する貫通孔１５が設けられる。次に、各
貫通孔１４、１５の内周面には、無電解メッキによりＡ
ｇ等の導体（図示せず）が塗布され、各基板２の内部お
よび表面に設けられた配線部に接続される。そして、マ
ザーボード１１は境界線１２ａ、１２ｂに沿って、ダイ
シングソーにより切断され、複数の基板２が得られる。
この際、貫通孔１４、１５が分割されることにより、貫
通孔１４、１５の内周面に塗布された導体が露出し、図
１、図２に示すように、基板２の角部に入力端子ＶＢ、
ＶＣ、Ｍおよび出力端子Ｐが形成され、基板２の各側面
に接地端子Ｇ１乃至Ｇ４が形成される。そして、金属ケ
ース６が、爪９を基板２の接地端子Ｇ１乃至Ｇ４に半田
付けすることによって基板２に装着され、電圧制御発振
器１が形成される。この際、基板２の凹部５ａ乃至５ｄ
に金属ケース６の爪９が嵌合されることにより、側板８
および爪９は基板２の側面２ｃ乃至２ｆに連続する同一
面をなし、電圧制御発振器１の外形寸法の拡大が防止さ
れる。
される。マザーボード１１はセラミックシート１２ａ、
１２ｂ、１２ｃ、１２ｄを積層してなるものであり、境
界線１３ａ、１３ｂにより区画される各基板２に対応し
て回路素子および配線部（ともに図示せず）を内部およ
び表面に有する。このマザーボード１１には、境界線１
３ａ、１３ｂ上に略長円状の開口部を有する貫通孔１４
が設けられ、境界線１３ａと１３ｂとの交点上に略円形
状の開口部を有する貫通孔１５が設けられる。次に、各
貫通孔１４、１５の内周面には、無電解メッキによりＡ
ｇ等の導体（図示せず）が塗布され、各基板２の内部お
よび表面に設けられた配線部に接続される。そして、マ
ザーボード１１は境界線１２ａ、１２ｂに沿って、ダイ
シングソーにより切断され、複数の基板２が得られる。
この際、貫通孔１４、１５が分割されることにより、貫
通孔１４、１５の内周面に塗布された導体が露出し、図
１、図２に示すように、基板２の角部に入力端子ＶＢ、
ＶＣ、Ｍおよび出力端子Ｐが形成され、基板２の各側面
に接地端子Ｇ１乃至Ｇ４が形成される。そして、金属ケ
ース６が、爪９を基板２の接地端子Ｇ１乃至Ｇ４に半田
付けすることによって基板２に装着され、電圧制御発振
器１が形成される。この際、基板２の凹部５ａ乃至５ｄ
に金属ケース６の爪９が嵌合されることにより、側板８
および爪９は基板２の側面２ｃ乃至２ｆに連続する同一
面をなし、電圧制御発振器１の外形寸法の拡大が防止さ
れる。
【００２０】ここで、マザーボード１１に設けられる貫
通孔１４、１５のうち貫通孔１５は、境界線１３ａと境
界線１３ｂとの交点上に形成され、マザーボード１１上
の四つの区画（基板２）の入力端子もしくは出力端子と
して共有されるものであるため、マザーボード１１全体
として、貫通孔１５の数は比較的少なくて済むため、貫
通孔の穿設作業が容易となるとともに、入力端子ＶＢ、
ＶＣ、Ｍおよび出力端子Ｐを形成するために貫通孔１５
の内周面に塗布する導体の総量も比較的少なくて済むた
め、コスト低減が実現される。
通孔１４、１５のうち貫通孔１５は、境界線１３ａと境
界線１３ｂとの交点上に形成され、マザーボード１１上
の四つの区画（基板２）の入力端子もしくは出力端子と
して共有されるものであるため、マザーボード１１全体
として、貫通孔１５の数は比較的少なくて済むため、貫
通孔の穿設作業が容易となるとともに、入力端子ＶＢ、
ＶＣ、Ｍおよび出力端子Ｐを形成するために貫通孔１５
の内周面に塗布する導体の総量も比較的少なくて済むた
め、コスト低減が実現される。
【００２１】なお、上記実施例においては、複数のセラ
ミックシートを積層して基板を構成する場合について説
明したが、セラミック以外に、例えばガラスエポキシ系
もしくはテフロン等の材料を成形してなる複数のシート
を積層して基板を構成してもよく、また、単一の板材か
ら基板を構成してもよい。
ミックシートを積層して基板を構成する場合について説
明したが、セラミック以外に、例えばガラスエポキシ系
もしくはテフロン等の材料を成形してなる複数のシート
を積層して基板を構成してもよく、また、単一の板材か
ら基板を構成してもよい。
【００２２】また、本発明にかかる電圧制御発振器を構
成する回路素子は、上記実施例において簡略化して示し
た回路素子に限定されるものではない。
成する回路素子は、上記実施例において簡略化して示し
た回路素子に限定されるものではない。
【００２３】また、マザーボードに設けるスルーホー
ル、および、基板に設ける各端子の形状は、それぞれ上
記実施例に示した形状に限定されるものではない。例え
ば、マザーボードに開口部が矩形状のスルーホールを形
成し、このスルーホールを分割してなる直角状に窪んだ
凹部に各端子を形成してもよい。
ル、および、基板に設ける各端子の形状は、それぞれ上
記実施例に示した形状に限定されるものではない。例え
ば、マザーボードに開口部が矩形状のスルーホールを形
成し、このスルーホールを分割してなる直角状に窪んだ
凹部に各端子を形成してもよい。
【００２４】また、上記実施例においては、マザーボー
ドに設けたスルーホールの内周面に導体を塗布し、その
スルーホールを分割することにより、各基板の端子を形
成する場合について説明したが、スルーホールに導体を
充填し、そのスルーホールを分割して端子を形成しても
よい。
ドに設けたスルーホールの内周面に導体を塗布し、その
スルーホールを分割することにより、各基板の端子を形
成する場合について説明したが、スルーホールに導体を
充填し、そのスルーホールを分割して端子を形成しても
よい。
【００２５】また、上記実施例においては、マザーボー
ドを基板に切断した後、個々の基板に金属ケースを装着
する場合について説明したが、切断する前のマザーボー
ド上の個々の基板の区画ごとに金属ケースを装着し、そ
の後、マザーボードを切断し、複数の基板を形成しても
よい。
ドを基板に切断した後、個々の基板に金属ケースを装着
する場合について説明したが、切断する前のマザーボー
ド上の個々の基板の区画ごとに金属ケースを装着し、そ
の後、マザーボードを切断し、複数の基板を形成しても
よい。
【００２６】また、上記実施例においては、入力端子を
構成する一つの端子として、モジュレーション端子を備
え、このモジュレーション端子を介して発振動作のＯＮ
／ＯＦＦ切換を行う場合について説明したが、このよう
な機能を有する端子以外の入力端子を設けてもよい。ま
た、モジュレーション端子に相当する端子が、実質的に
端子としての機能を備えない、いわゆるダミー端子であ
ってもよい。
構成する一つの端子として、モジュレーション端子を備
え、このモジュレーション端子を介して発振動作のＯＮ
／ＯＦＦ切換を行う場合について説明したが、このよう
な機能を有する端子以外の入力端子を設けてもよい。ま
た、モジュレーション端子に相当する端子が、実質的に
端子としての機能を備えない、いわゆるダミー端子であ
ってもよい。
【００２７】
【発明の効果】本発明にかかる電圧制御発振器において
は、入力端子および出力端子が基板の角部に設けられる
ことにより、入力端子を構成する電源電圧端子と出力端
子とは、ほぼ基板の短辺の長さ寸法分の距離をおいて配
置されている。また、同じく入力端子を構成する制御電
圧端子と出力端子とは、ほぼ基板の対角線の長さ寸法分
の距離をおいて配置されている。このように、入出力端
子間の距離が所定寸法分、確保されているため、これら
の端子間では高周波的な干渉の発生が防止される。これ
により、電圧制御発振器１のフェイズノイズ（Ｃ／Ｎ）
特性の劣化を防ぐことができる。
は、入力端子および出力端子が基板の角部に設けられる
ことにより、入力端子を構成する電源電圧端子と出力端
子とは、ほぼ基板の短辺の長さ寸法分の距離をおいて配
置されている。また、同じく入力端子を構成する制御電
圧端子と出力端子とは、ほぼ基板の対角線の長さ寸法分
の距離をおいて配置されている。このように、入出力端
子間の距離が所定寸法分、確保されているため、これら
の端子間では高周波的な干渉の発生が防止される。これ
により、電圧制御発振器１のフェイズノイズ（Ｃ／Ｎ）
特性の劣化を防ぐことができる。
【００２８】また、本発明にかかる電圧制御発振器の製
造方法によれば、マザーボードに設けられる貫通孔のう
ち、入力端子および出力端子を形成するための貫通孔
は、境界線同士の交点上に形成され、マザーボード上で
区画される基板の入力端子もしくは出力端子として共有
されるものであるため、マザーボード全体として、貫通
孔の数は比較的少なくて済むため、貫通孔の穿設作業が
容易となるとともに、入力端子および出力端子を形成す
るために貫通孔に付与する導体の総量も比較的少なくて
済むため、コスト低減が実現される。
造方法によれば、マザーボードに設けられる貫通孔のう
ち、入力端子および出力端子を形成するための貫通孔
は、境界線同士の交点上に形成され、マザーボード上で
区画される基板の入力端子もしくは出力端子として共有
されるものであるため、マザーボード全体として、貫通
孔の数は比較的少なくて済むため、貫通孔の穿設作業が
容易となるとともに、入力端子および出力端子を形成す
るために貫通孔に付与する導体の総量も比較的少なくて
済むため、コスト低減が実現される。
【図１】本発明の第１の実施例にかかる電圧制御発振器
を示す斜視図である。
を示す斜視図である。
【図２】図１の電圧制御発振器を構成する基板を示す上
面図である。
面図である。
【図３】図２の基板を示す斜視図である。
【図４】図１の電圧制御発振器を構成する基板のマザー
ボードを示す斜視図である。
ボードを示す斜視図である。
【図５】従来の電圧制御発振器を構成する基板を示す上
面図である。
面図である。
【図６】従来の電圧制御発振器を構成する基板のマザー
ボードを示す斜視図である。
ボードを示す斜視図である。
１ 電圧制御発振器 ２ 基板 ＶＤ、Ｃ、Ｔｒ１、Ｔｒ２、ＢＣ１、ＢＣ２ 回路
素子 ３ 配線部 ４ａ、４ｂ、４ｃ、４ｄ、５ａ、５ｂ、５ｃ、５ｄ
凹部 ＶＢ、ＶＣ、Ｍ 入力端子 Ｐ 出力端子 Ｇ１、Ｇ２、Ｇ３、Ｇ４ 接地端子 ６ 金属ケース １０ 接地電極 １１ マザーボード １３ａ、１３ｂ 境界線 １４、１５ 貫通孔
素子 ３ 配線部 ４ａ、４ｂ、４ｃ、４ｄ、５ａ、５ｂ、５ｃ、５ｄ
凹部 ＶＢ、ＶＣ、Ｍ 入力端子 Ｐ 出力端子 Ｇ１、Ｇ２、Ｇ３、Ｇ４ 接地端子 ６ 金属ケース １０ 接地電極 １１ マザーボード １３ａ、１３ｂ 境界線 １４、１５ 貫通孔
Claims (2)
- 【請求項１】 側面に複数の凹部を有する基板と、 該基板の一方主面に設けられた回路素子および配線部
と、 前記基板の他方主面に設けられた接地電極と、 前記複数の凹部に導体を付与することにより形成された
端子と、 前記基板の一方主面に、該主面を被覆して設けられた金
属ケースとからなる電圧制御発振器において、 前記複数の凹部のうち、一部の凹部を前記基板の角部に
配置するとともに、前記基板の角部に配置された前記凹
部に形成された端子を入力端子もしくは出力端子のいず
れかとしたことを特徴とする電圧制御発振器。 - 【請求項２】 切断により複数の基板に分割されるマザ
ーボードの表面に、前記基板ごとに回路素子および配線
部を設ける工程と、 前記マザーボードの前記基板を区画する境界線上および
該境界線同士の交点上に貫通孔を設け、該貫通孔内に導
体を付与する工程と、 前記境界線に沿って前記マザーボードを切断することに
より、前記複数の基板の各角部および各側面に凹部およ
び端子を形成する工程と、 前記基板の一方主面に、該主面を被覆する金属ケースを
装着する工程とを含むことを特徴とする電圧制御発振器
の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9090804A JPH10284935A (ja) | 1997-04-09 | 1997-04-09 | 電圧制御発振器およびその製造方法 |
| EP98302724A EP0871220A3 (en) | 1997-04-09 | 1998-04-07 | Pin usage of a semiconductor package |
| US09/057,488 US5966052A (en) | 1997-04-09 | 1998-04-09 | Voltage-controlled oscillator with input and output on opposite corners of substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9090804A JPH10284935A (ja) | 1997-04-09 | 1997-04-09 | 電圧制御発振器およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284935A true JPH10284935A (ja) | 1998-10-23 |
Family
ID=14008787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9090804A Pending JPH10284935A (ja) | 1997-04-09 | 1997-04-09 | 電圧制御発振器およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5966052A (ja) |
| EP (1) | EP0871220A3 (ja) |
| JP (1) | JPH10284935A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001054251A (ja) * | 1999-08-06 | 2001-02-23 | Mitsumi Electric Co Ltd | 基板の保護装置 |
| JP2002164658A (ja) * | 2000-11-29 | 2002-06-07 | Sharp Corp | モジュール基板 |
| JP2002198460A (ja) * | 2000-12-27 | 2002-07-12 | Kyocera Corp | 多数個取り配線基板 |
| JP2005101371A (ja) * | 2003-09-25 | 2005-04-14 | Kyocera Corp | 電子装置 |
| US7911042B2 (en) | 2006-12-13 | 2011-03-22 | Shinko Electric Industries Co., Ltd. | Package having shield case |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100259359B1 (ko) | 1998-02-10 | 2000-06-15 | 김영환 | 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법 |
| USD428604S (en) * | 1998-03-26 | 2000-07-25 | SII Quartz Techno Ltd. | Crystal oscillator |
| ES2150876B1 (es) * | 1999-01-14 | 2001-06-16 | Navarra Componentes Electro | Componente electrico de montaje superficial y rpocedimiento para su produccion. |
| JP3286917B2 (ja) * | 1999-05-06 | 2002-05-27 | 株式会社村田製作所 | 電子部品用パッケージおよび電子部品 |
| JP2001085463A (ja) * | 1999-09-09 | 2001-03-30 | Rohm Co Ltd | 半導体チップおよびそれを用いた半導体装置 |
| DE19962231A1 (de) * | 1999-12-22 | 2001-07-12 | Infineon Technologies Ag | Verfahren zur Herstellung mikromechanischer Strukturen |
| JP4547781B2 (ja) * | 2000-07-28 | 2010-09-22 | パナソニック株式会社 | 多連チップ抵抗器の製造方法 |
| DE10053853A1 (de) * | 2000-10-30 | 2002-05-16 | Infineon Technologies Ag | Elektronisches Bauteil mit einer Abdeckungsvorrichtung und Herstellung derselben |
| JP2002141248A (ja) * | 2000-11-02 | 2002-05-17 | Murata Mfg Co Ltd | セラミック電子部品およびその製造方法 |
| US6760227B2 (en) * | 2000-11-02 | 2004-07-06 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
| JP2003028649A (ja) * | 2001-05-11 | 2003-01-29 | Murata Mfg Co Ltd | センサ回路モジュールおよびそれを用いた電子装置 |
| JP2003163538A (ja) * | 2001-11-26 | 2003-06-06 | Murata Mfg Co Ltd | 発振器モジュールおよびそれを用いた電子装置 |
| JP2003163430A (ja) * | 2001-11-27 | 2003-06-06 | Nec Corp | プリント基板 |
| US7130198B2 (en) * | 2001-12-06 | 2006-10-31 | Rohm Co., Ltd. | Resin-packaged protection circuit module for rechargeable batteries and method of making the same |
| US6830959B2 (en) * | 2002-01-22 | 2004-12-14 | Fairchild Semiconductor Corporation | Semiconductor die package with semiconductor die having side electrical connection |
| US20040055782A1 (en) * | 2002-09-24 | 2004-03-25 | Alps Electric Co., Ltd. | Surface-mounting type electronic circuit unit having no melting of solder attaching electric part thereto |
| JP4107160B2 (ja) * | 2003-05-23 | 2008-06-25 | 株式会社村田製作所 | 複合電子部品 |
| JP4301071B2 (ja) * | 2004-05-07 | 2009-07-22 | 株式会社村田製作所 | シールドケース付き電子部品およびその製造方法 |
| JP4918373B2 (ja) * | 2006-04-28 | 2012-04-18 | オリンパス株式会社 | 積層実装構造体 |
| JP3969453B1 (ja) * | 2006-05-17 | 2007-09-05 | 株式会社村田製作所 | ケース付き多層モジュール |
| JP4020149B1 (ja) * | 2006-06-19 | 2007-12-12 | 株式会社村田製作所 | 電子部品モジュール |
| TWM320181U (en) * | 2007-01-11 | 2007-10-01 | Everlight Electronics Co Ltd | Altenating current light emitting diode device |
| JP5446863B2 (ja) * | 2007-08-23 | 2014-03-19 | 株式会社大真空 | 電子部品用パッケージ及び電子部品用パッケージのベース |
| US7989928B2 (en) * | 2008-02-05 | 2011-08-02 | Advanced Semiconductor Engineering Inc. | Semiconductor device packages with electromagnetic interference shielding |
| US8350367B2 (en) | 2008-02-05 | 2013-01-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
| US8212339B2 (en) * | 2008-02-05 | 2012-07-03 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
| US8022511B2 (en) | 2008-02-05 | 2011-09-20 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
| US8410584B2 (en) | 2008-08-08 | 2013-04-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
| TWI469278B (zh) * | 2008-08-21 | 2015-01-11 | Daishinku Corp | A package for an electronic component, a substrate for packaging an electronic component, and a bonding structure between an electronic component package and a circuit substrate |
| US20100110656A1 (en) | 2008-10-31 | 2010-05-06 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
| JP5218087B2 (ja) * | 2009-01-19 | 2013-06-26 | 三菱電機株式会社 | 半導体装置 |
| US8110902B2 (en) * | 2009-02-19 | 2012-02-07 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
| US8212340B2 (en) * | 2009-07-13 | 2012-07-03 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
| US8378466B2 (en) | 2009-11-19 | 2013-02-19 | Advanced Semiconductor Engineering, Inc. | Wafer-level semiconductor device packages with electromagnetic interference shielding |
| US8368185B2 (en) * | 2009-11-19 | 2013-02-05 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
| US8030750B2 (en) | 2009-11-19 | 2011-10-04 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
| US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
| TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
| TWI540698B (zh) | 2010-08-02 | 2016-07-01 | 日月光半導體製造股份有限公司 | 半導體封裝件與其製造方法 |
| US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
| TWI525782B (zh) * | 2011-01-05 | 2016-03-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
| JP5753734B2 (ja) * | 2011-05-19 | 2015-07-22 | 日本特殊陶業株式会社 | 配線基板、多数個取り配線基板、およびその製造方法 |
| USD680119S1 (en) * | 2011-11-15 | 2013-04-16 | Connectblue Ab | Module |
| USD689053S1 (en) * | 2011-11-15 | 2013-09-03 | Connectblue Ab | Module |
| USD668659S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
| USD692896S1 (en) * | 2011-11-15 | 2013-11-05 | Connectblue Ab | Module |
| USD680545S1 (en) * | 2011-11-15 | 2013-04-23 | Connectblue Ab | Module |
| USD668658S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
| JP2013161831A (ja) * | 2012-02-01 | 2013-08-19 | Mitsumi Electric Co Ltd | 電子モジュール及びその製造方法 |
| US8704341B2 (en) | 2012-05-15 | 2014-04-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor packages with thermal dissipation structures and EMI shielding |
| US8653634B2 (en) | 2012-06-11 | 2014-02-18 | Advanced Semiconductor Engineering, Inc. | EMI-shielded semiconductor devices and methods of making |
| WO2015060387A1 (ja) * | 2013-10-23 | 2015-04-30 | 京セラ株式会社 | 配線基板および電子装置 |
| US9583445B2 (en) * | 2014-03-18 | 2017-02-28 | Apple Inc. | Metal electromagnetic interference (EMI) shielding coating along an edge of a ceramic substrate |
| US20170127580A1 (en) * | 2014-06-10 | 2017-05-04 | Thomson Licensing | Set top box having paste-in-hole tuner shield |
| WO2020179458A1 (ja) * | 2019-03-07 | 2020-09-10 | 株式会社村田製作所 | 電子部品 |
| JP2020155517A (ja) * | 2019-03-19 | 2020-09-24 | キオクシア株式会社 | 半導体装置 |
| US20220416142A1 (en) * | 2021-06-29 | 2022-12-29 | Shinko Electric Industries Co., Ltd. | Header for semiconductor package, and semiconductor package |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5954247A (ja) * | 1982-09-21 | 1984-03-29 | Nec Corp | 電子部品 |
| JPS59198739A (ja) * | 1983-04-26 | 1984-11-10 | Nec Corp | チツプキヤリア |
| US4572757A (en) * | 1984-01-23 | 1986-02-25 | The Jade Corporation | Method of making a microcircuit substrate |
| DE69315907T2 (de) * | 1992-07-27 | 1998-04-16 | Murata Manufacturing Co | Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken |
| JP3541491B2 (ja) * | 1994-06-22 | 2004-07-14 | セイコーエプソン株式会社 | 電子部品 |
-
1997
- 1997-04-09 JP JP9090804A patent/JPH10284935A/ja active Pending
-
1998
- 1998-04-07 EP EP98302724A patent/EP0871220A3/en not_active Withdrawn
- 1998-04-09 US US09/057,488 patent/US5966052A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001054251A (ja) * | 1999-08-06 | 2001-02-23 | Mitsumi Electric Co Ltd | 基板の保護装置 |
| JP2002164658A (ja) * | 2000-11-29 | 2002-06-07 | Sharp Corp | モジュール基板 |
| JP2002198460A (ja) * | 2000-12-27 | 2002-07-12 | Kyocera Corp | 多数個取り配線基板 |
| JP2005101371A (ja) * | 2003-09-25 | 2005-04-14 | Kyocera Corp | 電子装置 |
| US7911042B2 (en) | 2006-12-13 | 2011-03-22 | Shinko Electric Industries Co., Ltd. | Package having shield case |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0871220A2 (en) | 1998-10-14 |
| US5966052A (en) | 1999-10-12 |
| EP0871220A3 (en) | 1999-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10284935A (ja) | 電圧制御発振器およびその製造方法 | |
| JP3286917B2 (ja) | 電子部品用パッケージおよび電子部品 | |
| KR20000047509A (ko) | 표면실장부품 | |
| JPH10289837A (ja) | 積層電子部品 | |
| WO2005122247A1 (ja) | 複合型電子部品 | |
| JPH04352305A (ja) | 三層構造スパイラルインダクタのインダクタンスの調整方法 | |
| EP0778671A2 (en) | High-frequency switch | |
| JPH10215119A (ja) | 電圧制御発振器 | |
| US7049174B2 (en) | Method of manufacturing mounting substrate and surface mount crystal oscillator | |
| US5654676A (en) | Shielded VCO module having trimmable capacitor plate external to shield | |
| JP2000004071A (ja) | 電子回路ユニット | |
| EP0910163B1 (en) | Oscillator module | |
| JP2000151306A (ja) | 半導体装置 | |
| JP2006101276A (ja) | 圧電発振器 | |
| JPH09186510A (ja) | 複合回路モジュール | |
| JP2001060827A (ja) | マイクロストリップライン型電圧制御発振器 | |
| JPH05283933A (ja) | 発振器モジュール及びその調整方法 | |
| JPH03187503A (ja) | 多層基板 | |
| JP2002118424A (ja) | 表面実装型圧電発振器 | |
| JP2001257529A (ja) | 発振器 | |
| JP2005302823A (ja) | 電子部品モジュール | |
| JPH0897719A (ja) | ディアルｐｌｌシンセサイザモジュール | |
| JPH1041745A (ja) | 電圧制御発振器 | |
| JPH11330662A (ja) | プリント基板装置 | |
| JPH0878907A (ja) | 積層型誘電体フィルタ |