JPH0878907A - 積層型誘電体フィルタ - Google Patents
積層型誘電体フィルタInfo
- Publication number
- JPH0878907A JPH0878907A JP20651394A JP20651394A JPH0878907A JP H0878907 A JPH0878907 A JP H0878907A JP 20651394 A JP20651394 A JP 20651394A JP 20651394 A JP20651394 A JP 20651394A JP H0878907 A JPH0878907 A JP H0878907A
- Authority
- JP
- Japan
- Prior art keywords
- conductor film
- dielectric
- plate
- terminal electrodes
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【目的】 フィルタ特性の調整を容易に行うことができ
る積層型誘電体フィルタを提供する。 【構成】 互いに結合する複数の帯状の内導体膜2a、
2bを第1及び第2の誘電体層1b、1cで挟持し、さ
らに、第1及び第2の誘電体層1b、1cの外表面に板
状の第1及び第2の外導体膜3、4を配置した誘電体基
板1と、該誘電体基板1の端面に形成され、各内導体膜
2a、2bの一端に接続する複数の端子電極5a、5b
とから成る積層型誘電体フィルタにおいて、前記第1及
び/又は第2の外導体膜3、4上に、第3の誘電体層1
aを介して前記複数の端子電極5a、5bと容量結合す
る板状導体膜7を配置した。
る積層型誘電体フィルタを提供する。 【構成】 互いに結合する複数の帯状の内導体膜2a、
2bを第1及び第2の誘電体層1b、1cで挟持し、さ
らに、第1及び第2の誘電体層1b、1cの外表面に板
状の第1及び第2の外導体膜3、4を配置した誘電体基
板1と、該誘電体基板1の端面に形成され、各内導体膜
2a、2bの一端に接続する複数の端子電極5a、5b
とから成る積層型誘電体フィルタにおいて、前記第1及
び/又は第2の外導体膜3、4上に、第3の誘電体層1
aを介して前記複数の端子電極5a、5bと容量結合す
る板状導体膜7を配置した。
Description
【0001】
【産業上の利用分野】本発明は、表面実装に適したトリ
プレート型の積層誘電体フィルタに関し、特に、フィル
タ特性を任意設定できる積層誘電体フィルタに関するも
のである。
プレート型の積層誘電体フィルタに関し、特に、フィル
タ特性を任意設定できる積層誘電体フィルタに関するも
のである。
【0002】
【従来の技術】例えば、電子機器、通信機などの高周波
回路に用いられるバンドパスフィルタとして、ブロック
状の誘電体共振器を互いに結合した誘電体フィルタや積
層誘電体基板に複数の内導体膜を内装し、さらに外導体
膜を配置した積層型誘電体フィルタが用いされていた。
回路に用いられるバンドパスフィルタとして、ブロック
状の誘電体共振器を互いに結合した誘電体フィルタや積
層誘電体基板に複数の内導体膜を内装し、さらに外導体
膜を配置した積層型誘電体フィルタが用いされていた。
【0003】特に、積層型誘電体フィルタは、その形状
がチップ形状であり、さらに、プリント配線基板との接
続が積層基板の端面に形成した端子電極で行えるため、
表面実装に適した構造である。
がチップ形状であり、さらに、プリント配線基板との接
続が積層基板の端面に形成した端子電極で行えるため、
表面実装に適した構造である。
【0004】図5は、従来の積層型誘電体フィルタの外
観斜視図であり、図6はA−A線断面図である。
観斜視図であり、図6はA−A線断面図である。
【0005】図6に示すように、誘電体フィルタは、誘
電体層1a〜1dから成る積層誘電体基板1と、該誘電
体層1bと1cとの層間に配置された複数の帯状の内導
体膜2a、2bと、該誘電体層1aと1bとの層間に配
置された第1の外導体膜3aと、該誘電体層1cと1d
との層間に配置された第2の外導体膜4aと、積層誘電
体基板1の端面に形成した端子電極5a、5b、6a、
6bとから構成されていた。
電体層1a〜1dから成る積層誘電体基板1と、該誘電
体層1bと1cとの層間に配置された複数の帯状の内導
体膜2a、2bと、該誘電体層1aと1bとの層間に配
置された第1の外導体膜3aと、該誘電体層1cと1d
との層間に配置された第2の外導体膜4aと、積層誘電
体基板1の端面に形成した端子電極5a、5b、6a、
6bとから構成されていた。
【0006】例えば、端子電極5a、5bは対向する1
対の基板端面に形成されており、入出力用端子電極とな
り、端子電極6a、6bと、対向するもう1対の基板端
面に形成されて、アース用端子電極となる。
対の基板端面に形成されており、入出力用端子電極とな
り、端子電極6a、6bと、対向するもう1対の基板端
面に形成されて、アース用端子電極となる。
【0007】内導体膜2a、2bは、誘電体層1bと1
cとの間に所定間隔をおいて配置されており、内導体膜
2aの一端は端子電極5a側の近傍に延びており、他端
は接地用端子電極6aと接続している。また、内導体膜
2bの一端は端子電極5b側の近傍に延びていおり、他
端は接地用端子電極6bと接続している。即ち、端子電
極5a、5bと接地用端子電極6a、6bとは互いに直
交する位置に形成されているため、内導体膜2a、2b
の形状はL字状となっないる。
cとの間に所定間隔をおいて配置されており、内導体膜
2aの一端は端子電極5a側の近傍に延びており、他端
は接地用端子電極6aと接続している。また、内導体膜
2bの一端は端子電極5b側の近傍に延びていおり、他
端は接地用端子電極6bと接続している。即ち、端子電
極5a、5bと接地用端子電極6a、6bとは互いに直
交する位置に形成されているため、内導体膜2a、2b
の形状はL字状となっないる。
【0008】また、第1及び第2の外導体膜3、4は、
端子電極6a、6b方向において積層誘電体基板1の端
面まで延び、端子電極5a、5b方向において積層誘電
体基板1の端面まで延びていない概略板状形状であり、
これにより第1及び第2の外導体膜3、4は、端子電極
6a、6bのみに電気的に接続する。
端子電極6a、6b方向において積層誘電体基板1の端
面まで延び、端子電極5a、5b方向において積層誘電
体基板1の端面まで延びていない概略板状形状であり、
これにより第1及び第2の外導体膜3、4は、端子電極
6a、6bのみに電気的に接続する。
【0009】また、例えば、第1の外導体膜3を形成し
た誘電体層1aと1bとの間でには、外導体膜3と端子
電極5a、5bの空白領域を利用して、誘電体層1bを
介して内部配線2a、2bの一端と容量結合される入出
力用電極パッド8a、8bが形成されている。この入出
力用電極パッド8a、8bは、端子電極5a、5bに接
続されている。
た誘電体層1aと1bとの間でには、外導体膜3と端子
電極5a、5bの空白領域を利用して、誘電体層1bを
介して内部配線2a、2bの一端と容量結合される入出
力用電極パッド8a、8bが形成されている。この入出
力用電極パッド8a、8bは、端子電極5a、5bに接
続されている。
【0010】上述の構造の積層誘電体フィルタにおい
て、内導体膜2aを中心とする第1の共振手段と内導体
膜2bを中心とする第2の共振手段とが、内導体膜2a
と2bとの間の容量成分で互いに結合して、所定フィル
タ特性が得られる。
て、内導体膜2aを中心とする第1の共振手段と内導体
膜2bを中心とする第2の共振手段とが、内導体膜2a
と2bとの間の容量成分で互いに結合して、所定フィル
タ特性が得られる。
【0011】
【発明が解決しようとする課題】しかし、上述のフィル
タ特性の調整においては、例えば減衰極の特性の制御
は、内導体膜2a、2bとの間隔や内導体膜2a、2b
の形状を変化させる必要があり、その調整が極めて難し
かった。
タ特性の調整においては、例えば減衰極の特性の制御
は、内導体膜2a、2bとの間隔や内導体膜2a、2b
の形状を変化させる必要があり、その調整が極めて難し
かった。
【0012】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、フィルタ特性の調整を容易
に行うことができる積層型誘電体フィルタを提供するこ
とになる。
たものであり、その目的は、フィルタ特性の調整を容易
に行うことができる積層型誘電体フィルタを提供するこ
とになる。
【0013】
【課題を解決するための手段】本発明の積層型誘電体フ
ィルタは、互いに結合する複数の帯状の内導体膜を第1
及び第2の誘電体層で挟持し、さらに、第1及び第2の
誘電体層の外表面に板状の第1及び第2の外導体膜を配
置した誘電体基板と、該誘電体基板の端面に形成され、
各内導体の一端に接続する複数の端子電極とから構成さ
れ、特に、前記第1及び/又は第2の外導体膜に対し
て、第3の誘電体層を介して前記複数の端子電極と容量
結合する板状導体膜を配置したことである。
ィルタは、互いに結合する複数の帯状の内導体膜を第1
及び第2の誘電体層で挟持し、さらに、第1及び第2の
誘電体層の外表面に板状の第1及び第2の外導体膜を配
置した誘電体基板と、該誘電体基板の端面に形成され、
各内導体の一端に接続する複数の端子電極とから構成さ
れ、特に、前記第1及び/又は第2の外導体膜に対し
て、第3の誘電体層を介して前記複数の端子電極と容量
結合する板状導体膜を配置したことである。
【0014】
【作用】本発明に係る積層型誘電体フィルタにおいて
は、第1及び/又は第2の外導体膜の上に、誘電体層を
介して容量成分を発生するための板状導体膜を形成し
た。
は、第1及び/又は第2の外導体膜の上に、誘電体層を
介して容量成分を発生するための板状導体膜を形成し
た。
【0015】これにより、板状導体膜と内導体膜の一端
側と接続する入出力用の端子電極との間で所定容量成分
が発生する。
側と接続する入出力用の端子電極との間で所定容量成分
が発生する。
【0016】即ち、等価回路的には、入出力用端子電極
間に容量成分が付加されたものとなる。これにより、フ
ィルタ特性、特に減衰極の周波数を、前記容量成分に対
応させて変化されることができ、従来のように、内導体
膜の間隔やその形状を調整することが不要となる。
間に容量成分が付加されたものとなる。これにより、フ
ィルタ特性、特に減衰極の周波数を、前記容量成分に対
応させて変化されることができ、従来のように、内導体
膜の間隔やその形状を調整することが不要となる。
【0017】特に、板状導体膜は誘電体基板の外表面側
に形成することもできるため、板状導体膜と端子電極と
の間隔を調整することによって、簡単に減衰極の調整が
可能となる。
に形成することもできるため、板状導体膜と端子電極と
の間隔を調整することによって、簡単に減衰極の調整が
可能となる。
【0018】
【実施例】以下、本発明の積層型誘電体フィルタを図面
に基づいて詳説する。
に基づいて詳説する。
【0019】図1は、本発明の積層型誘電体フィルタの
外観斜視図であり、図2は図1中のB−B線断面を示す
図であり、図3は分解斜視図である。
外観斜視図であり、図2は図1中のB−B線断面を示す
図であり、図3は分解斜視図である。
【0020】尚、実施例の積層型誘電体フィルタは最も
基本的な構成である2つの共振手段を接合し、且つ板状
導体膜が一方側に形成された積層型誘電体フィルタを例
に説明する。また、従来と同一部分は同一符号で説明す
る。
基本的な構成である2つの共振手段を接合し、且つ板状
導体膜が一方側に形成された積層型誘電体フィルタを例
に説明する。また、従来と同一部分は同一符号で説明す
る。
【0021】本発明の積層型誘電体フィルタは、誘電体
層1a〜1dから成る積層誘電体基板1と、誘電体層1
bと1cとの層間に配置された複数の帯状の内導体膜2
a、2bと、誘電体層1aと誘電体層1bとの層間に配
置された第1の外導体膜3と、該誘電体層1cと1dと
の層間に配置された第2の外導体膜4と、誘電体層1a
上に配置された板状導体膜7と、積層誘電体基板1の端
面に形成した端子電極5a、5b、6a、6bとから構
成されている。
層1a〜1dから成る積層誘電体基板1と、誘電体層1
bと1cとの層間に配置された複数の帯状の内導体膜2
a、2bと、誘電体層1aと誘電体層1bとの層間に配
置された第1の外導体膜3と、該誘電体層1cと1dと
の層間に配置された第2の外導体膜4と、誘電体層1a
上に配置された板状導体膜7と、積層誘電体基板1の端
面に形成した端子電極5a、5b、6a、6bとから構
成されている。
【0022】誘電体層1a〜1dは、チタン酸バリウ
ム、アルミナを主成分とする所定誘電率の誘電体セラミ
ック材料から成る。
ム、アルミナを主成分とする所定誘電率の誘電体セラミ
ック材料から成る。
【0023】内導体膜2a、2bは、Ag系導体、Cu
系導体、W、Moなどの高融点金属材料の導体などから
なり、第1の誘電体層に相当する誘電体層1bと第2の
誘電体層に相当する第2の誘電体層1cとの層間に、互
いに並設されている。その形状は、概略L字状となり、
両内導体膜2a、2bが互いに結合されている。
系導体、W、Moなどの高融点金属材料の導体などから
なり、第1の誘電体層に相当する誘電体層1bと第2の
誘電体層に相当する第2の誘電体層1cとの層間に、互
いに並設されている。その形状は、概略L字状となり、
両内導体膜2a、2bが互いに結合されている。
【0024】第1及び第2の外導体膜3、4、板状導体
膜7は、Ag系導体、Cu系導体、W、Moなどの高融
点金属材料の導体などからなり、第1の外導体膜3は、
第3の誘電体層に相当する誘電体層1aと誘電体層1b
との層間に、第2の外導体膜4は、誘電体層1cと誘電
体層1dとの層間に夫々配置され、板状導体膜7は、誘
電体層1a上に配置されている。
膜7は、Ag系導体、Cu系導体、W、Moなどの高融
点金属材料の導体などからなり、第1の外導体膜3は、
第3の誘電体層に相当する誘電体層1aと誘電体層1b
との層間に、第2の外導体膜4は、誘電体層1cと誘電
体層1dとの層間に夫々配置され、板状導体膜7は、誘
電体層1a上に配置されている。
【0025】また、誘電体層1aと1bとの間には、端
子電極5a、5bと接続する入出力用電極パッド8a、
8bが形成されている。
子電極5a、5bと接続する入出力用電極パッド8a、
8bが形成されている。
【0026】端子電極5a、5bは入出力用端子電極で
あり、端子電極6a、6bは接地用端子電極であり、夫
々Ag系導体膜、Cu系導体膜、さらに必要に応じて各
種表面メッキ処理が施されている。
あり、端子電極6a、6bは接地用端子電極であり、夫
々Ag系導体膜、Cu系導体膜、さらに必要に応じて各
種表面メッキ処理が施されている。
【0027】端子電極5a、5bは、積層誘電体基板1
の対向する一対の端面に形成されており、端子電極6
a、6bは、積層誘電体基板1の対向するもう一対の端
面に形成されている。
の対向する一対の端面に形成されており、端子電極6
a、6bは、積層誘電体基板1の対向するもう一対の端
面に形成されている。
【0028】そして、内導体膜2aの一端は端子電極5
a側に延出し、誘電体層1bを介して入出力用電極パッ
ド、例えば入力用電極パッド8aと対向し、その他端は
接地用端子電極6aに接続し、内導体膜2bの一端は端
子電極5b側に延出し、誘電体層1bを介して入出力用
電極パッド、例えば出力用電極パッド8bと対向し、そ
の他端は接地用端子電極6bに接続するように配置され
ている。
a側に延出し、誘電体層1bを介して入出力用電極パッ
ド、例えば入力用電極パッド8aと対向し、その他端は
接地用端子電極6aに接続し、内導体膜2bの一端は端
子電極5b側に延出し、誘電体層1bを介して入出力用
電極パッド、例えば出力用電極パッド8bと対向し、そ
の他端は接地用端子電極6bに接続するように配置され
ている。
【0029】また、第1及び第2の外導体膜3、4は、
基板1の端子電極6a、6bの方向に延出して、夫々端
子電極6a、6bに接続している。尚、端子電極5a、
5bの方向に延出しておらず、端子電極5a、5bとは
非接続状態となっている。
基板1の端子電極6a、6bの方向に延出して、夫々端
子電極6a、6bに接続している。尚、端子電極5a、
5bの方向に延出しておらず、端子電極5a、5bとは
非接続状態となっている。
【0030】本発明の特徴的な部分は、誘電体層1a上
に板状導体膜7を形成したことである。この板状導体膜
7は、特に端子電極5a、5bの方向に長くなる概略矩
形状となっており、端子電極5a、5bを形成した積層
誘電体基板1の端面と所定間隔を設けて形成されてい
る。
に板状導体膜7を形成したことである。この板状導体膜
7は、特に端子電極5a、5bの方向に長くなる概略矩
形状となっており、端子電極5a、5bを形成した積層
誘電体基板1の端面と所定間隔を設けて形成されてい
る。
【0031】即ち、板状導体膜7は、入出力用端子電極
5a、5bと夫々所定間隔か確保され、この間で所定容
量成分が発生することになる。
5a、5bと夫々所定間隔か確保され、この間で所定容
量成分が発生することになる。
【0032】図4は、上述の構成に積層型誘電体フィル
タの等価回路図である。
タの等価回路図である。
【0033】内導体膜2aと第1及び第2の外導体導体
膜3、4から成る第1の共振手段(図では、LCの並列
回路で図示)と、内導体膜2bと第1及び第2の外導体
膜3、4から成る第2の共振手段(図では、LCの並列
回路で図示)とが、内導体膜2a、2bの間隔で行われ
る電磁界結合によって互い結合され、また、内導体膜2
aと入出力電極用パッド8a間で、入出力容量成分Ci
が発生し、内導体膜2bと入出力電極用パッド8b間
で、入出力容量成分Coutが発生する。
膜3、4から成る第1の共振手段(図では、LCの並列
回路で図示)と、内導体膜2bと第1及び第2の外導体
膜3、4から成る第2の共振手段(図では、LCの並列
回路で図示)とが、内導体膜2a、2bの間隔で行われ
る電磁界結合によって互い結合され、また、内導体膜2
aと入出力電極用パッド8a間で、入出力容量成分Ci
が発生し、内導体膜2bと入出力電極用パッド8b間
で、入出力容量成分Coutが発生する。
【0034】また、板状導体膜7と端子電極5a、5b
との間に所定容量が夫々発生し、この合成された容量C
O によって、端子電極5a、5bが結合することにな
る。
との間に所定容量が夫々発生し、この合成された容量C
O によって、端子電極5a、5bが結合することにな
る。
【0035】従って、容量CO が有極化容量となり、こ
の容量CO 、即ち板状導体膜と端子電極5a、5bとの
間隔を所定値に制御することによって、フィルタ特性、
特に周波数特性に所望の極を形成することができる。
の容量CO 、即ち板状導体膜と端子電極5a、5bとの
間隔を所定値に制御することによって、フィルタ特性、
特に周波数特性に所望の極を形成することができる。
【0036】尚、上述の実施例では、誘電体層1a上に
板状導体膜7を形成して、板状導体膜7と端子電極5a
との間で容量C1 、板状導体膜7と端子電極5bとの間
で容量C2 を発生して、この容量C1 、C2 との合成容
量CO を構成しているが、例えば、第2の外導体膜4
側、即ち誘電体層1d上にも第2の板状導体膜を形成
し、この板状導体膜と端子電極5aとの間で容量C3 、
板状導体膜と端子電極5bとの間で容量C4 を発生させ
て、積層誘電体基板1の両主面側で有極化の容量を発生
させても構わない。
板状導体膜7を形成して、板状導体膜7と端子電極5a
との間で容量C1 、板状導体膜7と端子電極5bとの間
で容量C2 を発生して、この容量C1 、C2 との合成容
量CO を構成しているが、例えば、第2の外導体膜4
側、即ち誘電体層1d上にも第2の板状導体膜を形成
し、この板状導体膜と端子電極5aとの間で容量C3 、
板状導体膜と端子電極5bとの間で容量C4 を発生させ
て、積層誘電体基板1の両主面側で有極化の容量を発生
させても構わない。
【0037】また、上述の実施例では、板状導体膜7が
露出しているが、これは、板状導体膜7と端子電極5
a、5bとの間隔を除去調整するにあたり、除去手段と
して一般的な例えばレーザートリミング、ドリルトリミ
ングなどを用いることができるようにするためである。
しかし、必要に応じて、この板状導体膜7上に、セラミ
ックや樹脂などの絶縁層を形成しても構わない。これに
より、板状導体膜7が隠蔽されて取扱に優れた積層誘電
体フィルタとなる。
露出しているが、これは、板状導体膜7と端子電極5
a、5bとの間隔を除去調整するにあたり、除去手段と
して一般的な例えばレーザートリミング、ドリルトリミ
ングなどを用いることができるようにするためである。
しかし、必要に応じて、この板状導体膜7上に、セラミ
ックや樹脂などの絶縁層を形成しても構わない。これに
より、板状導体膜7が隠蔽されて取扱に優れた積層誘電
体フィルタとなる。
【0038】また、この板状導体膜7が隠蔽する絶縁層
は、板状導体膜7と端子電極5a、5bとの間隔を調整
した後に形成しても構わないし、また、積層誘電体基板
1を形成する際に、絶縁層を形成しても構わない。この
場合、絶縁層を介して板状導体膜7の除去調整が必要と
なるが、例えばレーザー照射の条件を制御すれば、絶縁
層と同時に板状導体膜7をも除去することができる。
尚、除去によって発生した除去痕跡は、絶縁樹脂などに
よって充填補修することが望ましい。
は、板状導体膜7と端子電極5a、5bとの間隔を調整
した後に形成しても構わないし、また、積層誘電体基板
1を形成する際に、絶縁層を形成しても構わない。この
場合、絶縁層を介して板状導体膜7の除去調整が必要と
なるが、例えばレーザー照射の条件を制御すれば、絶縁
層と同時に板状導体膜7をも除去することができる。
尚、除去によって発生した除去痕跡は、絶縁樹脂などに
よって充填補修することが望ましい。
【0039】さらに、上述の実施例では、内導体膜が2
つの積層型誘電体フィルタで説明したが、例えば、3以
上の内導体膜を積層誘電体基板に内装しても構わない。
つの積層型誘電体フィルタで説明したが、例えば、3以
上の内導体膜を積層誘電体基板に内装しても構わない。
【0040】
【発明の効果】以上のように本発明では、積層型誘電体
フィルタの外導体膜の外側の誘電体層上の入出力用端子
電極間に、該端子電極と所定間隔をおいて板状導体膜を
形成したため、各々の端子電極と板状導体膜との間で夫
々所定容量成分が発生することになり、この合成された
容量が有極化容量とすることができるため、フィルタ特
性、特に周波数特性において所望周波数に簡単に減衰極
を形成することができる。
フィルタの外導体膜の外側の誘電体層上の入出力用端子
電極間に、該端子電極と所定間隔をおいて板状導体膜を
形成したため、各々の端子電極と板状導体膜との間で夫
々所定容量成分が発生することになり、この合成された
容量が有極化容量とすることができるため、フィルタ特
性、特に周波数特性において所望周波数に簡単に減衰極
を形成することができる。
【図1】本発明の積層型誘電体フィルタの外観斜視図で
ある。
ある。
【図2】本発明の積層型誘電体フィルタの図1中B−B
線断面を示す図である。
線断面を示す図である。
【図3】本発明の積層型誘電体フィルタの分解斜視図で
ある。
ある。
【図4】本発明の積層型誘電体フィルタの等価回路図で
ある。
ある。
【図5】従来の積層型誘電体フィルタの外観斜視図であ
る。
る。
【図6】従来の積層型誘電体フィルタの図5中A−A線
断面を示す図である。
断面を示す図である。
1・・・積層誘電体基板 2a、2b・・・内導体膜 3・・・第1の外導体膜 4・・・第2の外導体膜 5a、5b・・・・入出力用端子電極 6a、6b・・・・接地用端子電極 7・・・・・板状導体膜
Claims (1)
- 【請求項1】 互いに結合する複数の帯状の内導体膜を
第1及び第2の誘電体層で挟持し、さらに、第1及び第
2の誘電体層の外表面に板状の第1及び第2の外導体膜
を配置した誘電体基板と、該誘電体基板の端面に形成さ
れ、各内導体膜の一端に接続する複数の端子電極とから
成る積層型誘電体フィルタにおいて、 前記第1及び/又は第2の外導体膜に対して、第3の誘
電体層を介して前記複数の端子電極と容量結合する板状
導体膜を配置したことを特徴とする積層型誘電体フィル
タ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20651394A JPH0878907A (ja) | 1994-08-31 | 1994-08-31 | 積層型誘電体フィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20651394A JPH0878907A (ja) | 1994-08-31 | 1994-08-31 | 積層型誘電体フィルタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0878907A true JPH0878907A (ja) | 1996-03-22 |
Family
ID=16524614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20651394A Pending JPH0878907A (ja) | 1994-08-31 | 1994-08-31 | 積層型誘電体フィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0878907A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6876276B2 (en) | 2000-07-07 | 2005-04-05 | Sharp Kabushiki Kaisha | Filter circuit and high frequency communication circuit using the same |
WO2008114519A1 (ja) * | 2007-03-16 | 2008-09-25 | Nec Corporation | 伝送線路フィルタ |
-
1994
- 1994-08-31 JP JP20651394A patent/JPH0878907A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6876276B2 (en) | 2000-07-07 | 2005-04-05 | Sharp Kabushiki Kaisha | Filter circuit and high frequency communication circuit using the same |
WO2008114519A1 (ja) * | 2007-03-16 | 2008-09-25 | Nec Corporation | 伝送線路フィルタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20000034924A (ko) | 저온 동시소성 다층세라믹내 수동 전자소자들 | |
JP2982539B2 (ja) | チップ型貫通コンデンサ | |
JPH0878907A (ja) | 積層型誘電体フィルタ | |
JPH0897603A (ja) | 積層型誘電体フィルタ | |
JPH0878912A (ja) | ストリップ線路を有する多層回路基板 | |
JP3176859B2 (ja) | 誘電体フィルタ | |
JPH06163321A (ja) | 高周波lc複合部品 | |
KR100397741B1 (ko) | 공진기 | |
JPH0430615A (ja) | ノイズ・フイルタ | |
JP3082789B2 (ja) | 回路装置 | |
JP2000165170A (ja) | 高周波面実装部品 | |
JPH098427A (ja) | コンデンサ内蔵プリント基板 | |
JPH09298439A (ja) | 表面実装型圧電部品及びその製造方法 | |
JPH0720943Y2 (ja) | 多層プリント配線板 | |
JPH0653046A (ja) | ノイズフィルタ | |
JP2001024334A (ja) | 多層プリント回路基板 | |
JP2000244268A (ja) | Lc複合部品及びその共振周波数調整方法 | |
JP2661004B2 (ja) | 誘電体フィルタ | |
JPH0783185B2 (ja) | 高周波用回路基板 | |
JPH05235619A (ja) | ストリップラインフィルタ | |
JPH077270A (ja) | セラミック多層回路基板 | |
JPH05259704A (ja) | ストリップラインフィルタ | |
JPH11330711A (ja) | 多層基板 | |
JPH11283835A (ja) | チップインダクタ | |
JPS63261901A (ja) | マイクロ波ハイブリツド集積回路のストリツプ線路 |