JPH11283835A - チップインダクタ - Google Patents
チップインダクタInfo
- Publication number
- JPH11283835A JPH11283835A JP8570598A JP8570598A JPH11283835A JP H11283835 A JPH11283835 A JP H11283835A JP 8570598 A JP8570598 A JP 8570598A JP 8570598 A JP8570598 A JP 8570598A JP H11283835 A JPH11283835 A JP H11283835A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- chip inductor
- ferrite core
- intermediate electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters And Equalizers (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】 回路を形成する場合、部品点数が削減でき、
実装面積もより小さくすることができるチップインダク
タを提供することを目的とする。 【解決手段】 複数の貫通孔１２を有するフェライトコ
ア１１と、貫通孔１２の内部に設けられた導電部１３
と、フェライトコア１１の対向する側面に設けられた一
対の側面電極１４と、フェライトコア１１に設けられた
少なくとも一つの中間電極１５とを備え、一対の側面電
極１４側に位置する導電部１３と一対の側面電極１４と
を第１の導電パターン１６で接続し、かつ中間電極１５
を介して複数の導電部１３を１以上の第２の導体パター
ン１７で直列に接続するようにしたもので、中間電極１
５に他の部品を接続して回路を形成することができるた
め、部品点数が削減でき、実装面積もより小さくするこ
とができるチップインダクタが得られる。
実装面積もより小さくすることができるチップインダク
タを提供することを目的とする。 【解決手段】 複数の貫通孔１２を有するフェライトコ
ア１１と、貫通孔１２の内部に設けられた導電部１３
と、フェライトコア１１の対向する側面に設けられた一
対の側面電極１４と、フェライトコア１１に設けられた
少なくとも一つの中間電極１５とを備え、一対の側面電
極１４側に位置する導電部１３と一対の側面電極１４と
を第１の導電パターン１６で接続し、かつ中間電極１５
を介して複数の導電部１３を１以上の第２の導体パター
ン１７で直列に接続するようにしたもので、中間電極１
５に他の部品を接続して回路を形成することができるた
め、部品点数が削減でき、実装面積もより小さくするこ
とができるチップインダクタが得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、小型デジタル電子
機器等の高密度実装回路基板に用いられ、電子回路の直
流電源ラインに発生するノイズを抑制するチップインダ
クタに関するものである。
機器等の高密度実装回路基板に用いられ、電子回路の直
流電源ラインに発生するノイズを抑制するチップインダ
クタに関するものである。
【０００２】
【従来の技術】近年、チップインダクタは、デジタル機
器等の小型・薄形化に伴い高密度実装回路基板からのノ
イズを抑制するノイズ対策部品として用途が拡大されて
いる。
器等の小型・薄形化に伴い高密度実装回路基板からのノ
イズを抑制するノイズ対策部品として用途が拡大されて
いる。
【０００３】以下、従来のチップインダクタについて、
図面を参照しながら説明する。図７は従来のチップイン
ダクタの内部を透視した斜視図、図８（ａ）は同チップ
インダクタの使用例を示す回路図、図８（ｂ）は同チッ
プインダクタを配線パターンに実装した状態を示す斜視
図である。
図面を参照しながら説明する。図７は従来のチップイン
ダクタの内部を透視した斜視図、図８（ａ）は同チップ
インダクタの使用例を示す回路図、図８（ｂ）は同チッ
プインダクタを配線パターンに実装した状態を示す斜視
図である。
【０００４】図７、図８（ａ）（ｂ）において、１は磁
性体材料とバインダ等の混合物等からなり、内部に貫通
孔２を有するフェライトコアである。３は貫通孔２に挿
入または充填された銀等からなる導電部である。４はフ
ェライトコア１の対向する側面に導電部３と電気的に接
続するように設けられた銀等の金属からなる一対の側面
電極である。
性体材料とバインダ等の混合物等からなり、内部に貫通
孔２を有するフェライトコアである。３は貫通孔２に挿
入または充填された銀等からなる導電部である。４はフ
ェライトコア１の対向する側面に導電部３と電気的に接
続するように設けられた銀等の金属からなる一対の側面
電極である。
【０００５】以上のように構成された従来のチップイン
ダクタを用いて図８（ａ）のＴ型ＬＣフィルタの回路を
構成する場合、従来は、図８（ｂ）に示すように、実装
する基板（図示せず）上に２個のチップインダクタ５と
他の部品、例えばチップコンデンサ６とを組み合わせ、
これら２個のチップインダクタ５とチップコンデンサ６
とを配線パターン７に接続してＴ型ＬＣフィルタの回路
を構成していた。
ダクタを用いて図８（ａ）のＴ型ＬＣフィルタの回路を
構成する場合、従来は、図８（ｂ）に示すように、実装
する基板（図示せず）上に２個のチップインダクタ５と
他の部品、例えばチップコンデンサ６とを組み合わせ、
これら２個のチップインダクタ５とチップコンデンサ６
とを配線パターン７に接続してＴ型ＬＣフィルタの回路
を構成していた。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のものでは、Ｔ型ＬＣフィルタの回路を構成する場
合、２個のチップインダクタ５と１個のチップコンデン
サ６とを用いて構成しているため、少なくとも３点の部
品が必要となり、さらにはこれらの部品を設置する配線
パターン７も必要となるため、これらの部品を基板上に
実装した場合、実装面積が大きくなるという課題を有し
ていた。
来のものでは、Ｔ型ＬＣフィルタの回路を構成する場
合、２個のチップインダクタ５と１個のチップコンデン
サ６とを用いて構成しているため、少なくとも３点の部
品が必要となり、さらにはこれらの部品を設置する配線
パターン７も必要となるため、これらの部品を基板上に
実装した場合、実装面積が大きくなるという課題を有し
ていた。
【０００７】本発明は上記従来の課題を解決するもの
で、チップインダクタと他の部品とを組み合わせて回路
を形成する場合、部品点数の削減が図れ、かつ実装面積
もより小さくすることができるチップインダクタを提供
することを目的とするものである。
で、チップインダクタと他の部品とを組み合わせて回路
を形成する場合、部品点数の削減が図れ、かつ実装面積
もより小さくすることができるチップインダクタを提供
することを目的とするものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明のチップインダクタは、複数の貫通孔を有する
フェライトコアと、前記複数の貫通孔の内部に設けられ
た複数の導電部と、前記フェライトコアの対向する側面
に前記複数の貫通孔と略平行となるように設けられた一
対の側面電極と、前記フェライトコアに設けられた少な
くとも一つの中間電極とを備え、前記複数の導電部のう
ち前記一対の側面電極側に位置する導電部と前記一対の
側面電極とを第１の導体パターンで接続し、かつ前記中
間電極を介して前記複数の導電部を１以上の第２の導体
パターンで直列に接続するようにしたもので、この構成
によれば、チップインダクタと他の部品とを組み合わせ
て回路を形成する場合、部品点数の削減が図れ、かつ実
装面積もより小さくすることができるものである。
に本発明のチップインダクタは、複数の貫通孔を有する
フェライトコアと、前記複数の貫通孔の内部に設けられ
た複数の導電部と、前記フェライトコアの対向する側面
に前記複数の貫通孔と略平行となるように設けられた一
対の側面電極と、前記フェライトコアに設けられた少な
くとも一つの中間電極とを備え、前記複数の導電部のう
ち前記一対の側面電極側に位置する導電部と前記一対の
側面電極とを第１の導体パターンで接続し、かつ前記中
間電極を介して前記複数の導電部を１以上の第２の導体
パターンで直列に接続するようにしたもので、この構成
によれば、チップインダクタと他の部品とを組み合わせ
て回路を形成する場合、部品点数の削減が図れ、かつ実
装面積もより小さくすることができるものである。
【０００９】
【発明の実施の形態】本発明の請求項１に記載の発明
は、複数の貫通孔を有するフェライトコアと、前記複数
の貫通孔の内部に設けられた複数の導電部と、前記フェ
ライトコアの対向する側面に前記複数の貫通孔と略平行
となるように設けられた一対の側面電極と、前記フェラ
イトコアに設けられた少なくとも一つの中間電極とを備
え、前記複数の導電部のうち前記一対の側面電極側に位
置する導電部と前記一対の側面電極とを第１の導体パタ
ーンで接続し、かつ前記中間電極を介して前記複数の導
電部を１以上の第２の導体パターンで直列に接続するよ
うにしたもので、この構成によれば、チップインダクタ
の中間電極に、組み合わせる他の部品を接続することに
より回路を形成することができるため、部品点数の削減
が図れ、かつ実装面積もより小さくすることができると
いう作用を有するものである。
は、複数の貫通孔を有するフェライトコアと、前記複数
の貫通孔の内部に設けられた複数の導電部と、前記フェ
ライトコアの対向する側面に前記複数の貫通孔と略平行
となるように設けられた一対の側面電極と、前記フェラ
イトコアに設けられた少なくとも一つの中間電極とを備
え、前記複数の導電部のうち前記一対の側面電極側に位
置する導電部と前記一対の側面電極とを第１の導体パタ
ーンで接続し、かつ前記中間電極を介して前記複数の導
電部を１以上の第２の導体パターンで直列に接続するよ
うにしたもので、この構成によれば、チップインダクタ
の中間電極に、組み合わせる他の部品を接続することに
より回路を形成することができるため、部品点数の削減
が図れ、かつ実装面積もより小さくすることができると
いう作用を有するものである。
【００１０】また、請求項２に記載の発明は、フェライ
トコアと、このフェライトコアの内部に螺旋状に設けら
れた複数の内部配線導体と、前記フェライトコアの対向
する側面に設けられた一対の側面電極と、前記フェライ
トコアに少なくとも一つの中間電極とを備え、前記複数
の内部配線導体のうち前記一対の側面電極側に位置する
内部配線導体と前記一対の側面電極とを接続するととも
に、前記中間電極を介して前記複数の内部配線導体を直
列に接続するようにしたもので、この構成によれば、チ
ップインダクタの中間電極に、組み合わせる他の部品を
接続することにより回路を形成することができるため、
部品点数の削減が図れ、かつ実装面積もより小さくする
ことができるという作用を有するものである。
トコアと、このフェライトコアの内部に螺旋状に設けら
れた複数の内部配線導体と、前記フェライトコアの対向
する側面に設けられた一対の側面電極と、前記フェライ
トコアに少なくとも一つの中間電極とを備え、前記複数
の内部配線導体のうち前記一対の側面電極側に位置する
内部配線導体と前記一対の側面電極とを接続するととも
に、前記中間電極を介して前記複数の内部配線導体を直
列に接続するようにしたもので、この構成によれば、チ
ップインダクタの中間電極に、組み合わせる他の部品を
接続することにより回路を形成することができるため、
部品点数の削減が図れ、かつ実装面積もより小さくする
ことができるという作用を有するものである。
【００１１】また、請求項３に記載の発明は、セラミッ
クまたは樹脂で構成された芯部と、この芯部の両端部に
設けられた一対の電極と、前記芯部の両端部に位置して
前記一対の電極と接続されるように芯部に巻かれた複数
の導電材とを備え、前記芯部に少なくとも一つの中間電
極を設けるとともに、この中間電極を介して前記複数の
導電材を直列に接続するようにしたもので、この構成に
よれば、チップインダクタの中間電極に、組み合わせる
他の部品を接続することにより回路を形成することがで
きるため、部品点数の削減が図れ、かつ実装面積もより
小さくすることができるという作用を有するものであ
る。
クまたは樹脂で構成された芯部と、この芯部の両端部に
設けられた一対の電極と、前記芯部の両端部に位置して
前記一対の電極と接続されるように芯部に巻かれた複数
の導電材とを備え、前記芯部に少なくとも一つの中間電
極を設けるとともに、この中間電極を介して前記複数の
導電材を直列に接続するようにしたもので、この構成に
よれば、チップインダクタの中間電極に、組み合わせる
他の部品を接続することにより回路を形成することがで
きるため、部品点数の削減が図れ、かつ実装面積もより
小さくすることができるという作用を有するものであ
る。
【００１２】以下、本発明の実施の形態について、図面
を参照しながら説明する。 （実施の形態１）図１は本発明の実施の形態１における
チップインダクタの内部を透視した斜視図である。
を参照しながら説明する。 （実施の形態１）図１は本発明の実施の形態１における
チップインダクタの内部を透視した斜視図である。
【００１３】図１において、１１は磁性体材料とバイン
ダ等の混合物等からなり、内部に２個の貫通孔１２を有
するフェライトコアである。１３は貫通孔１２の内部に
挿入または充填された銀または銀パラジウム等からなる
導電部である。１４はフェライトコア１１の対向する側
面に２個の貫通孔１２と略平行となるように設けられた
銀または銀パラジウム等からなる一対の側面電極であ
る。１５は２個の貫通孔１２の間に位置してフェライト
コア１１に設けられた銀または銀パラジウム等からなる
中間電極である。１６は導電部１３と一対の側面電極１
４とをフェライトコア１１の一方の面で電気的に接続す
るように設けられた銀または銀パラジウム等からなる第
１の導体パターンである。１７は中間電極１５を介して
複数の導電部１３を直列に接続するようにフェライトコ
ア１１の他方の面に設けられた銀または銀パラジウム等
からなる第２の導体パターンである。
ダ等の混合物等からなり、内部に２個の貫通孔１２を有
するフェライトコアである。１３は貫通孔１２の内部に
挿入または充填された銀または銀パラジウム等からなる
導電部である。１４はフェライトコア１１の対向する側
面に２個の貫通孔１２と略平行となるように設けられた
銀または銀パラジウム等からなる一対の側面電極であ
る。１５は２個の貫通孔１２の間に位置してフェライト
コア１１に設けられた銀または銀パラジウム等からなる
中間電極である。１６は導電部１３と一対の側面電極１
４とをフェライトコア１１の一方の面で電気的に接続す
るように設けられた銀または銀パラジウム等からなる第
１の導体パターンである。１７は中間電極１５を介して
複数の導電部１３を直列に接続するようにフェライトコ
ア１１の他方の面に設けられた銀または銀パラジウム等
からなる第２の導体パターンである。
【００１４】以上のように構成された本発明の実施の形
態１におけるチップインダクタの使用例について説明す
る。
態１におけるチップインダクタの使用例について説明す
る。
【００１５】本発明のチップインダクタを用いて図２
（ａ）のＴ型ＬＣフィルタの回路を構成する場合、図２
（ｂ）に示すように、実装する基板（図示せず）上に１
個のチップインダクタ１８と他の部品、例えばチップコ
ンデンサ１９とを組み合わせ、このチップインダクタ１
８とチップコンデンサ１９とを配線パターン２０に接続
してＴ型ＬＣフィルタの回路を構成するものである。
（ａ）のＴ型ＬＣフィルタの回路を構成する場合、図２
（ｂ）に示すように、実装する基板（図示せず）上に１
個のチップインダクタ１８と他の部品、例えばチップコ
ンデンサ１９とを組み合わせ、このチップインダクタ１
８とチップコンデンサ１９とを配線パターン２０に接続
してＴ型ＬＣフィルタの回路を構成するものである。
【００１６】このように、本発明の実施の形態１におい
ては、チップインダクタ１８の中間電極１５に、組み合
わせる他の部品、例えばチップコンデンサ１９を接続す
ることにより配線パターン２０にＴ型ＬＣフィルタの回
路を形成することができるため、部品点数の削減が図
れ、かつ実装面積もより小さくすることができるもので
ある。
ては、チップインダクタ１８の中間電極１５に、組み合
わせる他の部品、例えばチップコンデンサ１９を接続す
ることにより配線パターン２０にＴ型ＬＣフィルタの回
路を形成することができるため、部品点数の削減が図
れ、かつ実装面積もより小さくすることができるもので
ある。
【００１７】（実施の形態２）図３は本発明の実施の形
態２におけるチップインダクタの内部を透視した斜視図
である。
態２におけるチップインダクタの内部を透視した斜視図
である。
【００１８】図３において、２１は磁性体材料とバイン
ダ等の混合物等からなり、内部に４個の貫通孔２２を有
するフェライトコアである。２３は貫通孔２２の内部に
挿入または充填された銀または銀パラジウム等からなる
導電部である。２４はフェライトコア２１の対向する側
面に４個の貫通孔２２と略平行となるように設けられた
銀または銀パラジウム等からなる一対の側面電極であ
る。２５はフェライトコア２１の一方の面および他方の
面に設けられた銀または銀パラジウム等からなる３個の
中間電極である。２６は導電部２３と一対の側面電極２
４とをフェライトコア２１の一方の面で接続するように
設けられた銀または銀パラジウム等からなる第１の導体
パターンである。２７は３個の中間電極２５を介して４
個の導電部２３を直列に接続するようにフェライトコア
２１の一方の面および他方の面に設けられた銀または銀
パラジウム等からなる第２の導体パターンである。
ダ等の混合物等からなり、内部に４個の貫通孔２２を有
するフェライトコアである。２３は貫通孔２２の内部に
挿入または充填された銀または銀パラジウム等からなる
導電部である。２４はフェライトコア２１の対向する側
面に４個の貫通孔２２と略平行となるように設けられた
銀または銀パラジウム等からなる一対の側面電極であ
る。２５はフェライトコア２１の一方の面および他方の
面に設けられた銀または銀パラジウム等からなる３個の
中間電極である。２６は導電部２３と一対の側面電極２
４とをフェライトコア２１の一方の面で接続するように
設けられた銀または銀パラジウム等からなる第１の導体
パターンである。２７は３個の中間電極２５を介して４
個の導電部２３を直列に接続するようにフェライトコア
２１の一方の面および他方の面に設けられた銀または銀
パラジウム等からなる第２の導体パターンである。
【００１９】以上のように構成された本発明の実施の形
態２におけるチップインダクタの使用例は、実施の形態
１と同様である。すなわち、本発明のチップインダクタ
を用いて図２（ａ）のＴ型ＬＣフィルタの回路を構成す
る場合、図２（ｂ）に示すように、実装する基板（図示
せず）上に１個のチップインダクタ１８と他の部品、例
えばチップコンデンサ１９とを組み合わせ、このチップ
インダクタ１８とチップコンデンサ１９とを配線パター
ン２０に接続してＴ型ＬＣフィルタの回路を構成するも
のである。
態２におけるチップインダクタの使用例は、実施の形態
１と同様である。すなわち、本発明のチップインダクタ
を用いて図２（ａ）のＴ型ＬＣフィルタの回路を構成す
る場合、図２（ｂ）に示すように、実装する基板（図示
せず）上に１個のチップインダクタ１８と他の部品、例
えばチップコンデンサ１９とを組み合わせ、このチップ
インダクタ１８とチップコンデンサ１９とを配線パター
ン２０に接続してＴ型ＬＣフィルタの回路を構成するも
のである。
【００２０】このように、本発明の実施の形態２におい
ては、チップインダクタ１８の中間電極２５に、組み合
わせる他の部品例えばチップコンデンサ１９を接続する
ことにより、配線パターン２０にＴ型ＬＣフィルタの回
路を形成することができるため、部品点数の削減が図
れ、かつ実装面積もより小さくすることができるもので
ある。
ては、チップインダクタ１８の中間電極２５に、組み合
わせる他の部品例えばチップコンデンサ１９を接続する
ことにより、配線パターン２０にＴ型ＬＣフィルタの回
路を形成することができるため、部品点数の削減が図
れ、かつ実装面積もより小さくすることができるもので
ある。
【００２１】（実施の形態３）図４（ａ）は本発明の実
施の形態３におけるチップインダクタの斜視図、図４
（ｂ）は図４（ａ）におけるＡ−Ａ断面図である。
施の形態３におけるチップインダクタの斜視図、図４
（ｂ）は図４（ａ）におけるＡ−Ａ断面図である。
【００２２】図４（ａ）（ｂ）において、３１は磁性体
材料とバインダ等の混合物等からなるフェライトコアで
ある。３２はフェライトコア３１の内部に螺旋状に設け
られた金属からなる２個の内部配線導体である。３３は
フェライトコア３１の対向する側面に設けられた銀また
は銀パラジウム等からなる一対の側面電極で、この一対
の側面電極３３は２個の内部配線導体３２のうち一対の
側面電極３３側に位置する内部配線導体３２とフェライ
トコア３１の内部で接続されている。３４は２個の内部
配線導体３２の間に位置してフェライトコア３１に設け
られた銀または銀パラジウム等からなる１以上の中間電
極で、この中間電極３４を介して２個の内部配線導体３
２を直列に接続するように構成している。
材料とバインダ等の混合物等からなるフェライトコアで
ある。３２はフェライトコア３１の内部に螺旋状に設け
られた金属からなる２個の内部配線導体である。３３は
フェライトコア３１の対向する側面に設けられた銀また
は銀パラジウム等からなる一対の側面電極で、この一対
の側面電極３３は２個の内部配線導体３２のうち一対の
側面電極３３側に位置する内部配線導体３２とフェライ
トコア３１の内部で接続されている。３４は２個の内部
配線導体３２の間に位置してフェライトコア３１に設け
られた銀または銀パラジウム等からなる１以上の中間電
極で、この中間電極３４を介して２個の内部配線導体３
２を直列に接続するように構成している。
【００２３】以上のように構成された本発明の実施の形
態３におけるチップインダクタの使用例は、実施の形態
１と同様である。すなわち、本発明のチップインダクタ
を用いて図２（ａ）のＴ型ＬＣフィルタの回路を構成す
る場合、図２（ｂ）に示すように、実装する基板（図示
せず）上に１個のチップインダクタ１８と他の部品、例
えばチップコンデンサ１９とを組み合わせ、このチップ
インダクタ１８とチップコンデンサ１９とを配線パター
ン２０に接続してＴ型ＬＣフィルタの回路を構成するも
のである。
態３におけるチップインダクタの使用例は、実施の形態
１と同様である。すなわち、本発明のチップインダクタ
を用いて図２（ａ）のＴ型ＬＣフィルタの回路を構成す
る場合、図２（ｂ）に示すように、実装する基板（図示
せず）上に１個のチップインダクタ１８と他の部品、例
えばチップコンデンサ１９とを組み合わせ、このチップ
インダクタ１８とチップコンデンサ１９とを配線パター
ン２０に接続してＴ型ＬＣフィルタの回路を構成するも
のである。
【００２４】このように、本発明の実施の形態３におい
ては、チップインダクタ１８の中間電極３４に、組み合
わせる他の部品、例えばチップコンデンサ１９を接続す
ることにより、配線パターン２０にＴ型ＬＣフィルタの
回路を形成することができるため、部品点数の削減が図
れ、かつ実装面積もより小さくすることができるもので
ある。
ては、チップインダクタ１８の中間電極３４に、組み合
わせる他の部品、例えばチップコンデンサ１９を接続す
ることにより、配線パターン２０にＴ型ＬＣフィルタの
回路を形成することができるため、部品点数の削減が図
れ、かつ実装面積もより小さくすることができるもので
ある。
【００２５】（実施の形態４）以下、本発明の実施の形
態４におけるチップインダクタについて、図面を参照し
ながら説明する。
態４におけるチップインダクタについて、図面を参照し
ながら説明する。
【００２６】図５（ａ）は本発明の実施の形態４におけ
るチップインダクタの斜視図、図５（ｂ）は図５（ａ）
におけるＢ−Ｂ断面図である。
るチップインダクタの斜視図、図５（ｂ）は図５（ａ）
におけるＢ−Ｂ断面図である。
【００２７】図５（ａ）（ｂ）において、４１は磁性体
材料とバインダ等の混合物等からなるフェライトコアで
ある。４２はフェライトコア４１の内部に螺旋状に設け
られた金属からなる３個の内部配線導体である。４３は
フェライトコア４１の対向する側面に設けられた銀また
は銀パラジウム等からなる一対の側面電極で、この一対
の側面電極４３は３個の内部配線導体４２のうち一対の
側面電極４３側に位置する内部配線導体４２とフェライ
トコア４１の内部で接続されている。４４は３個の内部
配線導体４２の間に位置してフェライトコア４１に設け
られた銀または銀パラジウム等からなる１以上の中間電
極で、この中間電極４４を介して３個の内部配線導体４
２を直列に接続するように構成している。
材料とバインダ等の混合物等からなるフェライトコアで
ある。４２はフェライトコア４１の内部に螺旋状に設け
られた金属からなる３個の内部配線導体である。４３は
フェライトコア４１の対向する側面に設けられた銀また
は銀パラジウム等からなる一対の側面電極で、この一対
の側面電極４３は３個の内部配線導体４２のうち一対の
側面電極４３側に位置する内部配線導体４２とフェライ
トコア４１の内部で接続されている。４４は３個の内部
配線導体４２の間に位置してフェライトコア４１に設け
られた銀または銀パラジウム等からなる１以上の中間電
極で、この中間電極４４を介して３個の内部配線導体４
２を直列に接続するように構成している。
【００２８】以上のように構成された本発明の実施の形
態４におけるチップインダクタの使用例は、実施の形態
１と同様である。すなわち、本発明のチップインダクタ
を用いて図２（ａ）のＴ型ＬＣフィルタの回路を構成す
る場合、図２（ｂ）に示すように、実装する基板（図示
せず）上に１個のチップインダクタ１８と他の部品、例
えばチップコンデンサ１９とを組み合わせ、このチップ
インダクタ１８とチップコンデンサ１９とを配線パター
ン２０に接続してＴ型ＬＣフィルタの回路を構成するも
のである。
態４におけるチップインダクタの使用例は、実施の形態
１と同様である。すなわち、本発明のチップインダクタ
を用いて図２（ａ）のＴ型ＬＣフィルタの回路を構成す
る場合、図２（ｂ）に示すように、実装する基板（図示
せず）上に１個のチップインダクタ１８と他の部品、例
えばチップコンデンサ１９とを組み合わせ、このチップ
インダクタ１８とチップコンデンサ１９とを配線パター
ン２０に接続してＴ型ＬＣフィルタの回路を構成するも
のである。
【００２９】このように、本発明の実施の形態４におい
ては、チップインダクタ１８の中間電極４４に、組み合
わせる他の部品、例えばチップコンデンサ１９を接続す
ることにより、配線パターン２０にＴ型ＬＣフィルタの
回路を形成することができるため、部品点数の削減が図
れ、かつ実装面積もより小さくすることができるもので
ある。
ては、チップインダクタ１８の中間電極４４に、組み合
わせる他の部品、例えばチップコンデンサ１９を接続す
ることにより、配線パターン２０にＴ型ＬＣフィルタの
回路を形成することができるため、部品点数の削減が図
れ、かつ実装面積もより小さくすることができるもので
ある。
【００３０】（実施の形態５）図６（ａ）、図６（ｂ）
は本発明の実施の形態５におけるチップインダクタの内
部を透視した斜視図である。
は本発明の実施の形態５におけるチップインダクタの内
部を透視した斜視図である。
【００３１】図６（ａ）において、５１はセラミックま
たは樹脂で構成された円柱状の芯部である。５２は芯部
５１の両端部に設けられた金属からなる一対の電極であ
る。５３は芯部５１の周囲に螺旋状に巻かれた金属線か
らなる２個の導電材である。５４は一対の電極５２の間
に位置するように芯部５１の周囲に設けられた金属から
なる中間電極で、この中間電極５４を介して２個の導電
材５３を直列に接続するように構成している。５５は少
なくとも芯部５１の周囲に巻かれた導電材５３を覆うよ
うに設けられた絶縁材料からなるケースである。
たは樹脂で構成された円柱状の芯部である。５２は芯部
５１の両端部に設けられた金属からなる一対の電極であ
る。５３は芯部５１の周囲に螺旋状に巻かれた金属線か
らなる２個の導電材である。５４は一対の電極５２の間
に位置するように芯部５１の周囲に設けられた金属から
なる中間電極で、この中間電極５４を介して２個の導電
材５３を直列に接続するように構成している。５５は少
なくとも芯部５１の周囲に巻かれた導電材５３を覆うよ
うに設けられた絶縁材料からなるケースである。
【００３２】また、図６（ｂ）のように、一対の電極５
２の間に位置する芯部５１の周囲に、複数、例えば２個
の中間電極５４を設ければ、さらに部品点数が削減さ
れ、このチップインダクタを回路パターン上に実装する
場合、より実装面積を小さくすることができるものであ
る。
２の間に位置する芯部５１の周囲に、複数、例えば２個
の中間電極５４を設ければ、さらに部品点数が削減さ
れ、このチップインダクタを回路パターン上に実装する
場合、より実装面積を小さくすることができるものであ
る。
【００３３】以上のように構成された本発明の実施の形
態５におけるチップインダクタの使用例は、実施の形態
１と同様である。すなわち、本発明のチップインダクタ
を用いて図２（ａ）のＴ型ＬＣフィルタの回路を構成す
る場合、図２（ｂ）に示すように、実装する基板（図示
せず）上に１個のチップインダクタ１８と他の部品、例
えばチップコンデンサ１９とを組み合わせ、このチップ
インダクタ１８とチップコンデンサ１９とを配線パター
ン２０に接続してＴ型ＬＣフィルタの回路を構成するも
のである。
態５におけるチップインダクタの使用例は、実施の形態
１と同様である。すなわち、本発明のチップインダクタ
を用いて図２（ａ）のＴ型ＬＣフィルタの回路を構成す
る場合、図２（ｂ）に示すように、実装する基板（図示
せず）上に１個のチップインダクタ１８と他の部品、例
えばチップコンデンサ１９とを組み合わせ、このチップ
インダクタ１８とチップコンデンサ１９とを配線パター
ン２０に接続してＴ型ＬＣフィルタの回路を構成するも
のである。
【００３４】このように、本発明の実施の形態５におい
ては、チップインダクタ１８の中間電極５４に、組み合
わせる他の部品、例えばチップコンデンサ１９を接続す
ることにより、配線パターン２０にＴ型ＬＣフィルタの
回路を形成することができるため、部品点数の削減が図
れ、かつ実装面積もより小さくすることができるもので
ある。
ては、チップインダクタ１８の中間電極５４に、組み合
わせる他の部品、例えばチップコンデンサ１９を接続す
ることにより、配線パターン２０にＴ型ＬＣフィルタの
回路を形成することができるため、部品点数の削減が図
れ、かつ実装面積もより小さくすることができるもので
ある。
【００３５】なお、上記本発明の実施の形態５において
は、芯部５１を円柱状に構成したものについて説明した
が、芯部５１を角柱状に構成してもよいものである。
は、芯部５１を円柱状に構成したものについて説明した
が、芯部５１を角柱状に構成してもよいものである。
【００３６】
【発明の効果】以上のように本発明のチップインダクタ
は、複数の貫通孔を有するフェライトコアと、前記複数
の貫通孔の内部に設けられた複数の導電部と、前記フェ
ライトコアの対向する側面に前記複数の貫通孔と略平行
となるように設けられた一対の側面電極と、前記フェラ
イトコアに設けられた少なくとも一つの中間電極とを備
え、前記複数の導電部のうち前記一対の側面電極側に位
置する導電部と前記一対の側面電極側とを第１の導体パ
ターンで接続し、かつ前記中間電極を介して前記複数の
導電部を１以上の第２の導体パターンで直列に接続する
ようにしたもので、この構成によれば、チップインダク
タの中間電極に、組み合わせる他の部品を接続すること
により回路を形成することができるため、部品点数の削
減が図れ、かつ実装面積もより小さくすることができる
チップインダクタが得られるものである。
は、複数の貫通孔を有するフェライトコアと、前記複数
の貫通孔の内部に設けられた複数の導電部と、前記フェ
ライトコアの対向する側面に前記複数の貫通孔と略平行
となるように設けられた一対の側面電極と、前記フェラ
イトコアに設けられた少なくとも一つの中間電極とを備
え、前記複数の導電部のうち前記一対の側面電極側に位
置する導電部と前記一対の側面電極側とを第１の導体パ
ターンで接続し、かつ前記中間電極を介して前記複数の
導電部を１以上の第２の導体パターンで直列に接続する
ようにしたもので、この構成によれば、チップインダク
タの中間電極に、組み合わせる他の部品を接続すること
により回路を形成することができるため、部品点数の削
減が図れ、かつ実装面積もより小さくすることができる
チップインダクタが得られるものである。
【図１】本発明の実施の形態１におけるチップインダク
タの内部を透視した斜視図
タの内部を透視した斜視図
【図２】（ａ）Ｔ型ＬＣフィルタの回路図 （ｂ）本発明におけるチップインダクタを配線パターン
に実装した状態を示す斜視図
に実装した状態を示す斜視図
【図３】本発明の実施の形態２におけるチップインダク
タの内部を透視した斜視図
タの内部を透視した斜視図
【図４】（ａ）本発明の実施の形態３におけるチップイ
ンダクタの斜視図 （ｂ）（ａ）におけるＡ−Ａ断面図
ンダクタの斜視図 （ｂ）（ａ）におけるＡ−Ａ断面図
【図５】（ａ）本発明の実施の形態４におけるチップイ
ンダクタの斜視図 （ｂ）（ａ）におけるＢ−Ｂ断面図
ンダクタの斜視図 （ｂ）（ａ）におけるＢ−Ｂ断面図
【図６】（ａ）本発明の実施の形態５におけるチップイ
ンダクタの内部を透視した斜視図 （ｂ）同実施の形態５における他の例を示すチップイン
ダクタの内部を透視した斜視図
ンダクタの内部を透視した斜視図 （ｂ）同実施の形態５における他の例を示すチップイン
ダクタの内部を透視した斜視図
【図７】従来のチップインダクタの内部を透視した斜視
図
図
【図８】（ａ）同チップインダクタの使用例を示す回路
図 （ｂ）同チップインダクタを配線パターンに実装した状
態を示す斜視図
図 （ｂ）同チップインダクタを配線パターンに実装した状
態を示す斜視図
１１，２１ フェライトコア １２，２２ 貫通孔 １３，２３ 導電部 １４，２４ 一対の側面電極 １５，２５ 中間電極 １６，２６ 第１の導体パターン １７，２７ 第２の導体パターン ３１，４１ フェライトコア ３２，４２ 内部配線導体 ３３，４３ 一対の側面電極 ３４，４４ 中間電極 ５１ 芯部 ５２ 一対の電極 ５３ 導電材 ５４ 中間電極
Claims (3)
- 【請求項１】 複数の貫通孔を有するフェライトコア
と、前記複数の貫通孔の内部に設けられた複数の導電部
と、前記フェライトコアの対向する側面に前記複数の貫
通孔と略平行となるように設けられた一対の側面電極
と、前記フェライトコアに設けられた少なくとも一つの
中間電極とを備え、前記複数の導電部のうち前記一対の
側面電極側に位置する導電部と前記一対の側面電極とを
第１の導体パターンで接続し、かつ前記中間電極を介し
て前記複数の導電部を１以上の第２の導体パターンで直
列に接続するようにしたチップインダクタ。 - 【請求項２】 フェライトコアと、このフェライトコア
の内部に螺旋状に設けられた複数の内部配線導体と、前
記フェライトコアの対向する側面に設けられた一対の側
面電極と、前記フェライトコアに少なくとも一つの中間
電極とを備え、前記複数の内部配線導体のうち前記一対
の側面電極側に位置する内部配線導体と前記一対の側面
電極とを接続するとともに、前記中間電極を介して前記
複数の内部配線導体を直列に接続するようにしたチップ
インダクタ。 - 【請求項３】 セラミックまたは樹脂で構成された芯部
と、この芯部の両端部に設けられた一対の電極と、前記
芯部の両端部に位置して前記一対の電極と接続されるよ
うに芯部に巻かれた複数の導電材とを備え、前記芯部に
少なくとも一つの中間電極を設けるとともに、この中間
電極を介して前記複数の導電材を直列に接続するように
したチップインダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8570598A JPH11283835A (ja) | 1998-03-31 | 1998-03-31 | チップインダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8570598A JPH11283835A (ja) | 1998-03-31 | 1998-03-31 | チップインダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11283835A true JPH11283835A (ja) | 1999-10-15 |
Family
ID=13866248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8570598A Pending JPH11283835A (ja) | 1998-03-31 | 1998-03-31 | チップインダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11283835A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012164828A (ja) * | 2011-02-07 | 2012-08-30 | Tdk Corp | チップ電子部品、チップ電子部品の実装構造、及びスイッチング電源回路 |
| JP2017199739A (ja) * | 2016-04-26 | 2017-11-02 | 株式会社村田製作所 | 電子部品 |
-
1998
- 1998-03-31 JP JP8570598A patent/JPH11283835A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012164828A (ja) * | 2011-02-07 | 2012-08-30 | Tdk Corp | チップ電子部品、チップ電子部品の実装構造、及びスイッチング電源回路 |
| JP2017199739A (ja) * | 2016-04-26 | 2017-11-02 | 株式会社村田製作所 | 電子部品 |
| CN107316731A (zh) * | 2016-04-26 | 2017-11-03 | 株式会社村田制作所 | 电子部件 |
| US10381146B2 (en) | 2016-04-26 | 2019-08-13 | Murata Manufacturing Co., Ltd. | Electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100331931B1 (ko) | 다층 커패시터 | |
| JP2003109822A (ja) | プリント回路ボード | |
| JP3087495B2 (ja) | コンデンサおよびシールドケース | |
| JP3514195B2 (ja) | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 | |
| US6362714B1 (en) | Multi-part reactive device and method | |
| JPS62154607A (ja) | 高周波コイル | |
| JPH11283835A (ja) | チップインダクタ | |
| JPH01212415A (ja) | 複合インダクタンス素子および複合インダクタンス素子を用いた複合電子部品 | |
| JP2656585B2 (ja) | 集積回路部品とその実装構造 | |
| JPH11329845A (ja) | 電子部品及びその製造方法 | |
| JPS63299394A (ja) | 印刷配線板 | |
| JPH01216591A (ja) | プリント基板 | |
| JP3161197B2 (ja) | 電子部品の実装構造 | |
| JP2002025823A (ja) | チップ部品 | |
| JPS62142395A (ja) | 多機能回路基板 | |
| JP4985852B2 (ja) | 実装型電子回路モジュール | |
| JPH08236356A (ja) | 複合素子 | |
| JPH03208391A (ja) | 混成集積回路部品の構造 | |
| KR100514314B1 (ko) | 면설치형 전자회로유닛 | |
| JPH09306738A (ja) | インダクタ素子 | |
| JPH01312885A (ja) | インダクタ内蔵回路基板 | |
| JPH06326428A (ja) | 大電流回路基板とそれを用いた立体型回路 | |
| JPH077270A (ja) | セラミック多層回路基板 | |
| JPH0878907A (ja) | 積層型誘電体フィルタ | |
| JPH07135406A (ja) | 誘電体フィルタ |