JPS62154607A - 高周波コイル - Google Patents
高周波コイルInfo
- Publication number
- JPS62154607A JPS62154607A JP60293804A JP29380485A JPS62154607A JP S62154607 A JPS62154607 A JP S62154607A JP 60293804 A JP60293804 A JP 60293804A JP 29380485 A JP29380485 A JP 29380485A JP S62154607 A JPS62154607 A JP S62154607A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor layer
- coil
- conductor
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 85
- 230000000694 effects Effects 0.000 claims abstract description 5
- 239000012212 insulator Substances 0.000 claims 7
- 230000002093 peripheral effect Effects 0.000 claims 1
- 230000004907 flux Effects 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 230000003313 weakening effect Effects 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は多層回路基板を利用した高周波プリントコイル
に関するものである。
に関するものである。
従来の技術
近年、電子機器の小型薄型化指向は著しく、そのためそ
れらの機器を構成する高周波回路ブロック、たとえば受
信機フロントエンド部、チューナ部などの高周波回路部
に対する小型化、薄型化要望は極めて強くなってきた。
れらの機器を構成する高周波回路ブロック、たとえば受
信機フロントエンド部、チューナ部などの高周波回路部
に対する小型化、薄型化要望は極めて強くなってきた。
これら高周波回路部を小型化、薄型化するための主要課
題は、コイルの小型化、薄型化、薄型電磁シールド技術
の確立、トリマコンデンサなどで代表される調整用回路
素子の小型化、薄型化または回路上の工夫による無調電
化などかある。
題は、コイルの小型化、薄型化、薄型電磁シールド技術
の確立、トリマコンデンサなどで代表される調整用回路
素子の小型化、薄型化または回路上の工夫による無調電
化などかある。
上述の諸課題の中でも、コイルの小型化、薄型化に対し
てはこれまでに多くの試みがなされてき・ たが、と
りわけリードレス構造のチップコイルとプリントコイル
の分野でその進歩は著しい。
てはこれまでに多くの試みがなされてき・ たが、と
りわけリードレス構造のチップコイルとプリントコイル
の分野でその進歩は著しい。
本発明はプリントコイルに関するものであるため、従来
のプリントコイルにつき、まず説明する。
のプリントコイルにつき、まず説明する。
第３図は従来より高周波分野でよく用いられている平面
型プリントコイルのパターン図である。
型プリントコイルのパターン図である。
第３図において１１は回路基板、１２はその表面に形成
された導体パターンでありプリントコイルとしての働き
を有する。１２の導体パターンの中心部は、導体パター
ンの最外周の終端部と共にコイル端子となるため、使用
時にはスルーホールあるいはジャンパー線などを用いて
他の回路部と接続されるが、図ではそれらの詳細につい
ては省略する。
された導体パターンでありプリントコイルとしての働き
を有する。１２の導体パターンの中心部は、導体パター
ンの最外周の終端部と共にコイル端子となるため、使用
時にはスルーホールあるいはジャンパー線などを用いて
他の回路部と接続されるが、図ではそれらの詳細につい
ては省略する。
発明が解決しようとする問題点
第３図に示す平面型プリントコイルの問題はコイルに流
れる電流により生ずる磁束の主要部が回路基板面と垂直
方向に生ずるため、このコイル部を有する回路基板に近
接して、導体、磁性体を配置するとその影響を強く受け
そのインダクタンス、コイルのＱが大幅に変化し、コイ
ルと近接して配置された導体との間に寄生容量が発生し
てコイルの自己共振周波数を低下させるため薄型電磁シ
ールドを施しにくいと言う点にある。
れる電流により生ずる磁束の主要部が回路基板面と垂直
方向に生ずるため、このコイル部を有する回路基板に近
接して、導体、磁性体を配置するとその影響を強く受け
そのインダクタンス、コイルのＱが大幅に変化し、コイ
ルと近接して配置された導体との間に寄生容量が発生し
てコイルの自己共振周波数を低下させるため薄型電磁シ
ールドを施しにくいと言う点にある。
本発明は上記欠点を除去し、薄型の電子シールド機能を
有する高周波コイルを提供することを目的とする。
有する高周波コイルを提供することを目的とする。
問題点を解決するための手段
多層回路基板の対向する２つの内層導体層（以下、第２
．第３導体層と称す）に夫々断続された平行導体を形成
する際に、第２層、第３層平行導体の各ライン（以下、
各ラインを端部より第１゜第２Ｎラインと称す）の間に
、第２．第３導体層第Ｎラインの各始点が夫々対向し、
第２導体層第Ｎラインと第３導体層第（Ｎ−１）マライ
ンの各終点が夫々対向するよう一定の角度を持たせて、
平行導体を形成し、第２．第３導体層各ラインの互いに
対向している各始点および終点を夫々スルーホール接続
することにより矩形状断面を有するソレノイド型コイル
を形成し、第２．第３導体層に隣接して設けられた別の
導体層を、上記コイルに対し電磁シールドの役割を有す
るシールド層として利用し、シールド層の導体を網目状
に構成する。
．第３導体層と称す）に夫々断続された平行導体を形成
する際に、第２層、第３層平行導体の各ライン（以下、
各ラインを端部より第１゜第２Ｎラインと称す）の間に
、第２．第３導体層第Ｎラインの各始点が夫々対向し、
第２導体層第Ｎラインと第３導体層第（Ｎ−１）マライ
ンの各終点が夫々対向するよう一定の角度を持たせて、
平行導体を形成し、第２．第３導体層各ラインの互いに
対向している各始点および終点を夫々スルーホール接続
することにより矩形状断面を有するソレノイド型コイル
を形成し、第２．第３導体層に隣接して設けられた別の
導体層を、上記コイルに対し電磁シールドの役割を有す
るシールド層として利用し、シールド層の導体を網目状
に構成する。
作用
本発明は上記のような矩形状断面を有する薄型ソレノイ
ド状コイルを形成し、コイルに流れる電流により生じる
磁束の主要部を回路基板面と平行方向に生ぜしめること
により、シールド層として近接して導体層を配置しても
それにより受ける影響を少なくし、且つシールド層の導
体を網目状にすることにより、コイルの自己共振周波数
の低下を抑制し、もって薄型電磁シールドの施された高
周波コイルを実現する。
ド状コイルを形成し、コイルに流れる電流により生じる
磁束の主要部を回路基板面と平行方向に生ぜしめること
により、シールド層として近接して導体層を配置しても
それにより受ける影響を少なくし、且つシールド層の導
体を網目状にすることにより、コイルの自己共振周波数
の低下を抑制し、もって薄型電磁シールドの施された高
周波コイルを実現する。
実施例
以下、本発明の一実施例につき図面を参照しながら説明
する。
する。
第１図は本発明の高周波コイルの構造概念的に示す斜視
図である。第１図においてＩＡは４Ｊ！！回路基板の第
１導体層、ＩＢ、ＩＣ１ＩＤは夫々第２、第３．第４導
体層を示し、２はこれらの導体層間に挟まれている絶縁
層、３Ａ、３Ｂ、３Ｃ。
図である。第１図においてＩＡは４Ｊ！！回路基板の第
１導体層、ＩＢ、ＩＣ１ＩＤは夫々第２、第３．第４導
体層を示し、２はこれらの導体層間に挟まれている絶縁
層、３Ａ、３Ｂ、３Ｃ。
３Ｄは第２導体層ＩＢを用いて形成された平行導体の第
１．第２．第３．第４ライン、４Ａ、 ４Ｂ。
１．第２．第３．第４ライン、４Ａ、 ４Ｂ。
４Ｃは第３導体１ｉｆｌＣを用いて形成された平行導体
の第１．第２．第３ライン、５Ａ〜５Ｃおよび５Ｄ〜５
Ｆは夫々、平行導体の各ライン３Ａ〜３Ｄおよび４Ａ〜
４Ｃの各始点、終点の端部を電気的に接続するためのス
ルーホール、６Ａ、６Ｂはコイル電極を外部にとり出す
ため、第２導体層と第３導体層に形成された平行導体の
端部を電気的に接続するためのにスルーホール、７は、
電磁シールド用として使用される第１導体層と、同じく
電磁シールド用として使用される第４導体層とを電気的
に接続するためのスルーホール、そして８Ａ、８Ｂは電
磁シールド用として使用される第１導体層の一部が島状
に除去された部分と設けられたコイル電極を示す。
の第１．第２．第３ライン、５Ａ〜５Ｃおよび５Ｄ〜５
Ｆは夫々、平行導体の各ライン３Ａ〜３Ｄおよび４Ａ〜
４Ｃの各始点、終点の端部を電気的に接続するためのス
ルーホール、６Ａ、６Ｂはコイル電極を外部にとり出す
ため、第２導体層と第３導体層に形成された平行導体の
端部を電気的に接続するためのにスルーホール、７は、
電磁シールド用として使用される第１導体層と、同じく
電磁シールド用として使用される第４導体層とを電気的
に接続するためのスルーホール、そして８Ａ、８Ｂは電
磁シールド用として使用される第１導体層の一部が島状
に除去された部分と設けられたコイル電極を示す。
また、９Ａは第１導体層ＩＡを網目状電極によるために
第１４体層ＩＡを切り欠いた部分、９Ｄは第４導体層ｌ
Ｄを網目状電極にするために切り欠いた部分で、切り欠
き９Ａ、９Ｄを第１ｉｔ体層１人、第４導体層ＩＤに多
数設け、第１導体層ＩＡと第４導体層ＩＤを網目状にす
る。
第１４体層ＩＡを切り欠いた部分、９Ｄは第４導体層ｌ
Ｄを網目状電極にするために切り欠いた部分で、切り欠
き９Ａ、９Ｄを第１ｉｔ体層１人、第４導体層ＩＤに多
数設け、第１導体層ＩＡと第４導体層ＩＤを網目状にす
る。
第２図は、第１図に示す４層回路基板の内部にコイルが
形成されたシールド機能付き高周波コイルの外観を斜視
図で示したものであり、第２図の各番号は第１図のそれ
と同じものであり、詳述は省略する。
形成されたシールド機能付き高周波コイルの外観を斜視
図で示したものであり、第２図の各番号は第１図のそれ
と同じものであり、詳述は省略する。
以上のようにして多層回路基板内に薄いソレノイド形コ
イルを形成することにより、コイルに流れる電流によっ
て生ずる主磁束は第２導体層と第３導体層間の絶縁層と
その近辺の絶縁層部分に閉じ込められるため、コイルに
近接して電磁シールド用導体層を配置しても、コイルは
その影響を強く受けにくくなり、また、シールド用導体
層を網目状にすることにより、シールド効果を弱めるこ
となくコイルとの間の寄生容量を減少し、コイルの自己
共振周波数の低下を防ぎ、薄型電子シールドの施された
高周波コイルを得ることができる。
イルを形成することにより、コイルに流れる電流によっ
て生ずる主磁束は第２導体層と第３導体層間の絶縁層と
その近辺の絶縁層部分に閉じ込められるため、コイルに
近接して電磁シールド用導体層を配置しても、コイルは
その影響を強く受けにくくなり、また、シールド用導体
層を網目状にすることにより、シールド効果を弱めるこ
となくコイルとの間の寄生容量を減少し、コイルの自己
共振周波数の低下を防ぎ、薄型電子シールドの施された
高周波コイルを得ることができる。
以上の説明においては、コイル電極を第１導体層に導出
する一例を説明したが、例えば基板の側面に導出するな
どの設計変更は使用目的に応じ容易になしうるのは言う
までもない。
する一例を説明したが、例えば基板の側面に導出するな
どの設計変更は使用目的に応じ容易になしうるのは言う
までもない。
また、！磁シールド用の第１、第４導体層を回路のアー
スに接続するための電極については特に言及しなかった
が使用目的に応じ種々の形をとりうろことは容易に理解
できるである。
スに接続するための電極については特に言及しなかった
が使用目的に応じ種々の形をとりうろことは容易に理解
できるである。
さらに実施例では！磁シールド用の第１、第４導体層を
１２のスルーホールにより接続する方法につき説明した
が、これは図面を簡単にするためのものであり、コイル
の周辺に多数のスルーホールを設けた方がよりシールド
効果が向上することは勿論である。また、使用目的に応
じコイルの任意の点にタップを設けるなどの変更が、本
発明に含まれるのは言うまでもない。
１２のスルーホールにより接続する方法につき説明した
が、これは図面を簡単にするためのものであり、コイル
の周辺に多数のスルーホールを設けた方がよりシールド
効果が向上することは勿論である。また、使用目的に応
じコイルの任意の点にタップを設けるなどの変更が、本
発明に含まれるのは言うまでもない。
発明の効果
以上のように本発明は多層回路基板内に矩形断面を有す
るソレノイド形コイルを形成し、シールド層の導体を網
目状にすることにより、そのコイルに近接して電磁シー
ルド用導体を配置することができ、多層回路基板を活用
して極めて薄型の電磁シールド機能付き高周波コイルを
形成することができる。
るソレノイド形コイルを形成し、シールド層の導体を網
目状にすることにより、そのコイルに近接して電磁シー
ルド用導体を配置することができ、多層回路基板を活用
して極めて薄型の電磁シールド機能付き高周波コイルを
形成することができる。
第１図は本発明の一実施例による高周波コイルの構造を
概念的に示す斜視図、第２図は第１図に ′基づ
く高周波コイルの外観を示す斜視図、第３図は従来の平
面プリントコイルを示す斜視図である。 ＩＡ、ＩＢ、ＩＣ，ＩＤ・・・・・・導体層、２・旧・
・絶縁層、３Ａ〜３Ｄ、４Ａ〜４Ｃ・・・・・・平行導
体、５Ａ〜５Ｆ、６Ａ、６Ｂ、７・・・・・・スルーホ
ール、８Ａ、８Ｂ・・・・・・コイル電極、９Ａ、９Ｂ
・・・・・・切り欠き。 代理人の氏名 弁理士 中尾敏男 はか１名１１１図 第２図 １３図
概念的に示す斜視図、第２図は第１図に ′基づ
く高周波コイルの外観を示す斜視図、第３図は従来の平
面プリントコイルを示す斜視図である。 ＩＡ、ＩＢ、ＩＣ，ＩＤ・・・・・・導体層、２・旧・
・絶縁層、３Ａ〜３Ｄ、４Ａ〜４Ｃ・・・・・・平行導
体、５Ａ〜５Ｆ、６Ａ、６Ｂ、７・・・・・・スルーホ
ール、８Ａ、８Ｂ・・・・・・コイル電極、９Ａ、９Ｂ
・・・・・・切り欠き。 代理人の氏名 弁理士 中尾敏男 はか１名１１１図 第２図 １３図
Claims (3)
- （１）多層回路基板の対向する２つの内層導体層（以下
、第２導体層、第３導体層と称す）に夫々、断続された
平行導体を形成する際に、第２導体層平行導体の各ライ
ンと第３導体層の各ライン（以下、平行導体の各ライン
を端部より順次、第１ライン、第２ライン、第３ライン
・・・・・・と称す）の間に、第２導体層の第Ｎライン
と第３導体層の第Ｎライン（Ｎは１より始まる正整数）
の各始点が夫々対向し、第２導体層第Ｎラインと第３導
体層第（Ｎ−１）ラインの各終点が夫々に対向するよう
一定の角度を持たせて上記平行導体を形成し、上記第２
導体層各ラインと第３導体層各ラインの互いに対向して
いる各始点および終点を夫々スルーホール接続すること
により、第２導体層および第３導体層に形成された平行
導体と、第２導体層と第３導体層間の第２絶縁体層と、
上記スルーホールでもって短形断面を有するソレノイド
型コイルを形成し、前記第２絶縁体層から前記第２導体
層を挟む位置に設けられた第１絶縁体層と、前記第２導
体層から前記第１絶縁体層を挟む位置に設けてれた第１
導体層と、前記第２絶縁体層から前記第３導体層を挟む
位置に設けられた第３絶縁体層と、前記第３導体層から
前記第３絶縁体層を挟む位置に設けられた第４導体層を
有し、前記第１導体層および前記第４導体層を細目状に
形成し、前記第１導体層および前記第４導体層を前記コ
イルに対し電磁シールドの役割りを有するシールド層と
したことを特徴とする高周波コイル。 - （２）コイルのシールド効果を高めるため、コイル周辺
部において、第１導体層と第４導体層間に多数のスルー
ホール接続を施すことを特徴とする特許請求の範囲第１
項記載の高周波コイル。 - （３）コイルの任意の部分にタップを設けることを特徴
とする特許請求の範囲第１項記載の高周波コイル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60293804A JPS62154607A (ja) | 1985-12-26 | 1985-12-26 | 高周波コイル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60293804A JPS62154607A (ja) | 1985-12-26 | 1985-12-26 | 高周波コイル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62154607A true JPS62154607A (ja) | 1987-07-09 |
Family
ID=17799363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60293804A Pending JPS62154607A (ja) | 1985-12-26 | 1985-12-26 | 高周波コイル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62154607A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461353A (en) * | 1994-08-30 | 1995-10-24 | Motorola, Inc. | Printed circuit board inductor |
| US5499005A (en) * | 1994-01-28 | 1996-03-12 | Gu; Wang-Chang A. | Transmission line device using stacked conductive layers |
| EP0780853A1 (en) * | 1995-12-21 | 1997-06-25 | Hewlett-Packard Company | Inductor structure |
| WO2000045399A1 (en) * | 1999-01-28 | 2000-08-03 | Broadcom Corporation | Multi-track integrated spiral inductor |
| US6426680B1 (en) | 1999-05-26 | 2002-07-30 | Broadcom Corporation | System and method for narrow band PLL tuning |
| US6525609B1 (en) | 1998-11-12 | 2003-02-25 | Broadcom Corporation | Large gain range, high linearity, low noise MOS VGA |
| US6885275B1 (en) | 1998-11-12 | 2005-04-26 | Broadcom Corporation | Multi-track integrated spiral inductor |
| US6985035B1 (en) | 1998-11-12 | 2006-01-10 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
| US7276970B2 (en) | 1998-11-12 | 2007-10-02 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
| US7696823B2 (en) | 1999-05-26 | 2010-04-13 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
| JP2013098539A (ja) * | 2011-10-27 | 2013-05-20 | Samsung Electro-Mechanics Co Ltd | インダクタ |
| CN103715513A (zh) * | 2014-01-17 | 2014-04-09 | 中国科学院光电技术研究所 | 一种基于亚波长金属结构的宽频吸波材料 |
-
1985
- 1985-12-26 JP JP60293804A patent/JPS62154607A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5499005A (en) * | 1994-01-28 | 1996-03-12 | Gu; Wang-Chang A. | Transmission line device using stacked conductive layers |
| US5461353A (en) * | 1994-08-30 | 1995-10-24 | Motorola, Inc. | Printed circuit board inductor |
| WO1996007187A1 (en) * | 1994-08-30 | 1996-03-07 | Motorola Inc. | Printed circuit board inductor |
| EP0780853A1 (en) * | 1995-12-21 | 1997-06-25 | Hewlett-Packard Company | Inductor structure |
| US7719083B2 (en) | 1998-11-12 | 2010-05-18 | Broadcomm Corporation | Integrated spiral inductor |
| US6525609B1 (en) | 1998-11-12 | 2003-02-25 | Broadcom Corporation | Large gain range, high linearity, low noise MOS VGA |
| US6759904B2 (en) | 1998-11-12 | 2004-07-06 | Broadcom Corporation | Large gain range, high linearity, low noise MOS VGA |
| US8227892B2 (en) | 1998-11-12 | 2012-07-24 | Broadcom Corporation | Multi-track integrated circuit inductor |
| US6885275B1 (en) | 1998-11-12 | 2005-04-26 | Broadcom Corporation | Multi-track integrated spiral inductor |
| US6985035B1 (en) | 1998-11-12 | 2006-01-10 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
| US7019598B2 (en) | 1998-11-12 | 2006-03-28 | Broadcom Corporation | Integrated VCO having an improved tuning range over process and temperature variations |
| US7132888B2 (en) | 1998-11-12 | 2006-11-07 | Broadcom—Corporation | Large gain range, high linearity, low noise MOS VGA |
| US7276970B2 (en) | 1998-11-12 | 2007-10-02 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
| WO2000045399A1 (en) * | 1999-01-28 | 2000-08-03 | Broadcom Corporation | Multi-track integrated spiral inductor |
| US6803829B2 (en) | 1999-05-26 | 2004-10-12 | Broadcom Corporation | Integrated VCO having an improved tuning range over process and temperature variations |
| US7696823B2 (en) | 1999-05-26 | 2010-04-13 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
| US6426680B1 (en) | 1999-05-26 | 2002-07-30 | Broadcom Corporation | System and method for narrow band PLL tuning |
| JP2013098539A (ja) * | 2011-10-27 | 2013-05-20 | Samsung Electro-Mechanics Co Ltd | インダクタ |
| CN103715513A (zh) * | 2014-01-17 | 2014-04-09 | 中国科学院光电技术研究所 | 一种基于亚波长金属结构的宽频吸波材料 |
| CN103715513B (zh) * | 2014-01-17 | 2016-03-30 | 中国科学院光电技术研究所 | 一种基于亚波长金属结构的宽频吸波材料 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8274352B2 (en) | Inductor devices | |
| JP3127792B2 (ja) | Ｌｃ共振器およびｌｃフィルタ | |
| KR101565700B1 (ko) | 칩 전자부품, 이의 제조방법 및 그 실장기판 | |
| GB2083952A (en) | Microcoil Assembly | |
| JP3822390B2 (ja) | 混成集積回路装置 | |
| JPS62154607A (ja) | 高周波コイル | |
| CN109817427B (zh) | 线圈组件 | |
| US20210174997A1 (en) | Laminated electronic component | |
| US10497510B2 (en) | Electronic component | |
| JPS62101010A (ja) | プリントコイル | |
| JPH09129458A (ja) | コイル部品 | |
| JPH03259608A (ja) | Ｌｃノイズフィルタ | |
| JPS62152111A (ja) | 高周波コイル | |
| JPS62176112A (ja) | 高周波コイル | |
| KR20190108541A (ko) | 칩 전자부품 및 그 실장기판 | |
| JPH01173611A (ja) | 積層インダクタの製造方法 | |
| JPS62142395A (ja) | 多機能回路基板 | |
| KR20000024888A (ko) | 적층형 칩 인덕터 | |
| JPS62176109A (ja) | 高周波コイル | |
| JPS62190825A (ja) | 高周波コイル | |
| JPH0227533Y2 (ja) | ||
| US20230290561A1 (en) | Multilayer coil component | |
| KR20190014727A (ko) | 듀얼 코어 평면 트랜스포머 | |
| US20210257142A1 (en) | Coil component and circuit board having the same | |
| EP1336991A2 (en) | Integrated Circuit Having Oversized Components and Method of Manufacture thereof |