KR101565700B1 - 칩 전자부품, 이의 제조방법 및 그 실장기판 - Google Patents

칩 전자부품, 이의 제조방법 및 그 실장기판 Download PDF

Info

Publication number
KR101565700B1
KR101565700B1 KR1020140077161A KR20140077161A KR101565700B1 KR 101565700 B1 KR101565700 B1 KR 101565700B1 KR 1020140077161 A KR1020140077161 A KR 1020140077161A KR 20140077161 A KR20140077161 A KR 20140077161A KR 101565700 B1 KR101565700 B1 KR 101565700B1
Authority
KR
South Korea
Prior art keywords
coil conductor
groove
seed layer
insulating substrate
conductor pattern
Prior art date
Application number
KR1020140077161A
Other languages
English (en)
Inventor
윤찬
이동환
한진우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140077161A priority Critical patent/KR101565700B1/ko
Priority to JP2014182977A priority patent/JP2016009862A/ja
Priority to CN201410502982.4A priority patent/CN105280336A/zh
Application granted granted Critical
Publication of KR101565700B1 publication Critical patent/KR101565700B1/ko
Priority to JP2016153480A priority patent/JP6598156B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils

Abstract

본 발명은 절연 기판과 상기 절연 기판의 적어도 일면에 형성되는 코일 도체 패턴을 포함하는 자성체 본체; 및 상기 코일 도체 패턴의 단부와 연결되도록 상기 자성체 본체의 양 단부에 형성된 외부전극;을 포함하며, 상기 코일 도체 패턴은 적어도 하나 이상의 홈을 포함하는 칩 전자부품을 제공한다.

Description

칩 전자부품, 이의 제조방법 및 그 실장기판{Chip electronic component, manufacturing method thereof and board having the same mounted thereon}
본 발명은 칩 전자부품, 이의 제조방법 및 그 실장기판에 관한 것이다.
칩 전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자로써, 전자기적 특성을 이용하여 커패시터와 조합하여 특정 주파수 대역의 신호를 증폭시키는 공진회로, 필터(Filter) 회로 등의 구성에 사용된다.
최근 들어, 각종 통신 디바이스 또는 디스플레이 디바이스 등 IT 디바이스의 소형화 및 박막화가 가속화되고 있는데, 이러한 IT 디바이스에 채용되는 인덕터, 캐패시터, 트랜지스터 등의 각종 소자들 또한 소형화 및 박형화하기 위한 연구가 지속적으로 이루어지고 있다. 이에, 인덕터도 소형이면서 고밀도의 자동 표면 실장이 가능한 칩으로의 전환이 급속도로 이루어져 왔으며, 박막의 절연 기판의 상하면에 도금으로 형성되는 코일 패턴 위에 자성 분말을 수지와 혼합시켜 형성시킨 박막형 인덕터의 개발이 이어지고 있다.
이러한 박막형 인덕터는 절연 기판상에 코일 패턴을 형성한 후 외부에 자성체 재료를 충진하여 제작한다.
한편, 상기 인덕터의 주요 시장인 스마트폰에서의 구동 엔진과 같은 역할을 하는 PMIC(Power Management IC)는 최근 다양하고 복합한 멀티미디어의 기능이 집적됨에 따라 단순한 구동 전력을 공급하는 기본 기능뿐 아니라 전압 제어, 빠르고 효율적인 충전 기능, 전압 변환 기능 및 USB 송수신 기능 등이 추가되고 있다.
이에 따라, DC/DC 컨버터의 스위칭 주파수 역시 증가하는 추세를 보이고 있는데, 현재 3 MHz의 스위칭 주파수는 향후 10 MHz 대역까지 증가할 것으로 예상된다.
따라서, 전체 효율이 감소하지 않기 위하여 함께 사용되는 외부 인덕터의 Q값 역시 이에 맞추어 높은 주파수 대역으로 이동되어야 한다.
즉, Q 값이 높은 주파수 대역으로 이동 가능하여 고주파 대역에서 사용 가능한 인덕터의 연구가 필요한 실정이다.
일본공개공보 제2003-282324호
본 발명은 칩 전자부품, 이의 제조방법 및 그 실장기판에 관한 것이다.
상술한 과제를 해결하기 위하여 본 발명의 일 실시형태는,
절연 기판과 상기 절연 기판의 적어도 일면에 형성되는 코일 도체 패턴을 포함하는 자성체 본체와 상기 코일 도체 패턴의 단부와 연결되도록 상기 자성체 본체의 양 단부에 형성된 외부전극을 포함하며, 상기 코일 도체 패턴은 적어도 하나 이상의 홈을 포함하는 칩 전자부품을 제공한다.
상술한 과제를 해결하기 위하여 본 발명의 다른 실시형태는,
절연 기판과 상기 절연 기판의 적어도 일면에 형성되는 코일 도체 패턴을 포함하는 자성체 본체와 상기 코일 도체 패턴의 단부와 연결되도록 상기 자성체 본체의 양 단부에 형성된 외부전극을 포함하며, 상기 자성체 본체의 길이 방향 단면에 있어서 상기 코일 도체 패턴은 시드층과 상기 시드층 상에 배치된 도금층을 포함하며, 상기 코일 도체 패턴은 적어도 하나 이상의 홈을 포함하고 상기 홈은 상기 도금층을 둘 이상으로 분할하는 칩 전자부품을 제공한다.
또한, 상술한 과제를 해결하기 위하여 본 발명의 다른 실시형태는 상기 절연 기판의 적어도 일면에 시드층을 형성하는 단계, 상기 시드층을 패터닝하는 단계, 상기 절연 기판과 시드층 상에 절연재를 도포하고 패터닝하는 단계, 상기 시드층 상에 도금층을 형성하는 단계 및 상기 절연재를 제거하는 단계를 포함하며, 상기 절연재를 도포하고 패터닝하는 단계는 상기 시드층의 일부에 절연재가 배치되도록 수행되며, 상기 절연재를 제거한 후에는 상기 금속 시드층의 상면의 일부가 노출되는 칩 전자부품의 제조방법을 제공한다.
또한, 본 발명의 다른 실시형태는 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판과 상기 인쇄회로기판 위에 설치된 상기 칩 전자부품을 포함하는 칩 전자부품의 실장 기판을 제공한다.
본 발명의 일 실시형태의 칩 전자부품에 의하면 종래 대비 칩 인덕터의 품질 계수 즉, Q 값을 개선할 수 있다.
또한, 종래 대비 칩 인덕터의 코일의 턴 수에 차이가 없어 인덕턴스를 유사하게 유지하면서도, 인덕터의 Q 값을 고주파 대역으로 이동시킬 수 있다.
한편, 본 발명의 일 실시형태의 칩 전자부품에 의하면 직류 저항(Rdc) 특성을 개선할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 칩 전자부품의 내부 코일 패턴이 나타나게 도시한 개략 사시도이다.
도 2는 본 발명의 일 실시형태에 따른 칩 전자부품의 상부 평면도이다.
도 3은 도 1의 I-I'선에 의한 단면도이다.
도 4는 도 3의 A 부분을 확대하여 도시한 개략도이다.
도 5는 본 발명의 실시예 및 비교예에 따른 칩 전자부품의 주파수별 Q 특성을 나타낸 그래프이다.
도 6은 본 발명의 다른 실시형태에 따른 칩 전자부품의 제조 공정도이다.
도 7은 도 1의 칩 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
칩 전자부품
이하에서는 본 발명의 일 실시형태에 따른 칩 전자부품을 설명하되, 특히 박막형 인덕터로 설명하지만 이에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시형태에 따른 칩 전자부품의 내부 코일 패턴이 나타나게 도시한 개략 사시도이다.
도 2는 본 발명의 일 실시형태에 따른 칩 전자부품의 상부 평면도이다.
도 3은 도 1의 I-I'선에 의한 단면도이다.
도 4는 도 3의 A 부분을 확대하여 도시한 개략도이다.
도 1 내지 도 4를 참조하면, 칩 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 칩 인덕터(100)가 개시된다. 상기 칩 전자부품은 칩 비즈(chip beads), 칩 필터(chip filter) 등으로 적절하게 응용될 수 있다.
상기 박막형 인덕터(100)는 자성체 본체(50), 절연 기판(23), 코일 도체 패턴(42, 44)을 포함한다.
상기 박막형 인덕터(100)는 절연 기판(23) 상에 코일 도체 패턴(42, 44)을 형성한 후 외부에 자성체 재료를 충진하여 제작할 수 있다.
한편, 상기 박막형 인덕터(100)의 중요한 성질 중 직류 저항(Rdc)을 개선하기 위해서는 도금의 면적이 중요한데, 이를 위해 높은 전류 밀도를 가하여 도금이 코일의 위에 방향으로만 성장할 수 있는 이방 도금 공법을 적용하고 있다.
구체적으로, 상기 인덕터의 코일을 형성하는 절연 기판 도금 공정은 우선 1차 패턴 도금 공정 이후 코일의 특정 부위에 솔더 레지스트(Solder Resist, SR) 또는 드라이 필름 레지스트(Dry Film Resist, DFR) 등과 같은 절연재를 도포하여 2차 도금을 실시한다.
상기 1차 패턴 도금 공정에 의해 시드층이 형성되며, 상기 2차 도금 공정은 절연 기판 상에 감광성 수지(Photo-Resist)를 도포하고 포토 마스크(Photo Mask)에 의해 코일 도체 패턴을 노광, 전사하여 현상처리 하면 광이 닿지 않은 부분의 레지스트(Resist)가 남게 되며, 이 상태에서 도금을 수행하고 나머지 레지스트(Resist)를 제거하면 상기 도금층이 형성될 수 있다.
상기 1차 패턴 도금 공정 이후 절연 기판 상에 2차 도금을 실시하여 도금층을 성장시킴으로써, 상기 코일 도체 패턴(42, 44)을 절연 기판(23)의 상부 및 하부에 배치시킬 수 있다.
일반적인 박막형 인덕터의 경우 높은 인덕턴스(Inductance, L)와 낮은 직류저항(Rdc)이 요구되며, 특히 주파수별 인덕턴스 값의 편차가 적어야 하는 경우에 주로 사용되는 부품이다.
자성체 본체(50)는 박막형 인덕터(100)의 외관을 이루며, 자기 특성을 나타내는 재료라면 제한되지 않으며 예를 들어, 페라이트 또는 금속계 연자성 재료가 충진되어 형성될 수 있다.
상기 페라이트로, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트 또는 Li계 페라이트 등을 이용할 수 있다.
상기 금속계 연자성 재료로, Fe, Si, Cr, Al 및 Ni로 이루어진 군으로부터 선택된 어느 하나 이상을 포함하는 합금일 수 있고, 예를 들어 Fe-Si-B-Cr 계 비정질 금속 입자를 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 금속계 연자성 재료의 입자 직경은 0.1μm 내지 30μm 일 수 있으며, 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 고분자 상에 분산된 형태로 포함될 수 있다.
자성체 본체(50)는 육면체 형상일 수 있으며, 본 발명의 실시형태를 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도 1에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향, 두께 방향을 나타낸다.
상기 자성체 본체(50)의 내부에 형성되는 절연 기판(23)은 얇은 박막으로 형성되고, 도금으로 코일 도체 패턴(42, 44)을 형성할 수 있는 재질이라면 특별하게 제한되지 않으며 예를 들어, PCB 기판, 페라이트 기판, 금속계 연자성 기판 등으로 형성될 수 있다.
상기 절연 기판(23)의 중앙부는 관통되어 홀을 형성하고, 상기 홀은 페라이트 또는 금속계 연자성 재료 등의 자성체로 충진되어 코어부를 형성할 수 있다. 자성체로 충진되는 코어부를 형성함에 따라 인덕턴스(Inductance, L)를 향상시킬 수 있다.
상기 절연 기판(23)의 일면에 코일 형상의 패턴을 가지는 코일 도체 패턴(42)이 형성될 수 있으며, 상기 절연 기판(23)의 반대 면에도 코일 형상의 패턴을 가지는 코일 도체 패턴(44)이 형성될 수 있다.
상기 코일 도체 패턴(42, 44)은 스파이럴(spiral) 형상의 코일 패턴을 포함할 수 있으며, 상기 절연 기판(23)의 일면과 반대 면에 형성되는 코일 도체 패턴(42, 44)은 상기 절연 기판(23)에 형성되는 비아 전극(46)을 통해 전기적으로 접속될 수 있다.
상기 코일 도체 패턴(42, 44) 및 비아 전극(46)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성될 수 있다.
한편, 도면에 도시하지는 않았으나, 상기 코일 도체 패턴(42, 44)의 표면에는 절연막이 형성될 수 있다.
상기 절연막은 스크린 인쇄법, 포토레지스트(photo resist, PR)의 노광, 현상을 통한 공정, 스프레이(spray) 도포, 딥핑(dipping) 공정 등 공지의 방법으로 형성할 수 있다.
상기 절연막은 박막으로 형성할 수 있는 것이라면 특별히 제한은 없으나 예를 들어, 포토레지스트(PR), 에폭시(epoxy)계 수지 등을 포함하여 형성될 수 있다.
상기 절연 기판(23)의 일면에 형성되는 코일 도체 패턴(42)의 일 단부는 상기 자성체 본체(50)의 길이 방향의 일 측면으로 노출될 수 있으며, 상기 절연 기판(23)의 반대 면에 형성되는 코일 도체 패턴(44)의 일 단부는 상기 자성체 본체(50)의 길이 방향의 타 측면으로 노출될 수 있다.
상기 자성체 본체(50)의 길이 방향의 양 측면으로 노출되는 상기 코일 도체 패턴(42, 44)과 접속하도록 길이 방향의 양 측면에는 외부 전극(31, 32)이 형성될 수 있다.
상기 외부 전극(31, 32)은 상기 자성체 본체(50)의 두께 방향의 양 측면 및/또는 폭 방향의 양 측면으로 연장되어 형성될 수 있다.
또한, 상기 외부 전극(31, 32)은 상기 자성체 본체(50)의 하면에 형성될 수 있으며, 상기 자성체 본체(50)의 길이 방향 양 측면으로 연장되어 형성될 수 있다.
즉, 상기 외부 전극(31, 32)의 배치 형상은 특별히 제한되지 않으며, 다양한 형상으로 배치될 수 있다.
상기 외부 전극(31, 32)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등으로 형성될 수 있다.
도 1을 참조하면, 상기 코일 도체 패턴(42, 44)이 상기 자성체 본체(50)의 하면에 수평한 형태로 배치되나, 이에 한정되는 것은 아니며, 하면에 수직한 형태로 배치될 수도 있다.
본 발명의 일 실시형태에 따르면, 상기 코일 도체 패턴(42, 44)은 적어도 하나 이상의 홈(61)을 포함한다.
일반적인 박막형 인덕터의 경우 기판을 중심으로 위 아래 코일이 대칭적으로 형성되며, 이 두 코일은 비아를 통하여 연결된다. 그리고, 상기 코일이 위치한 나머지 부분의 기판은 제거되고 자성체로 충진된 후 외부전극을 형성하여 인덕터가 완성된다.
상기 코일은 하나의 굵은 와이어(Wire)가 스파이럴 형태로 감긴 형상으로 제작되는 것이 일반적이다.
상기와 같이 하나의 와이어(Wire)가 스파이럴 형태로 감긴 형상으로 제작되는 일반적인 박막형 인덕터의 경우 전류가 흐르면 작동 주파수가 커짐에 따라 와이어에 흐르는 전류는 상기 와이어의 표면 근처에 집중되는 경향이 있다.
상기와 같은 특성을 표면 효과(Skin Effect)라 부른다.
즉, 상기 표면 효과(Skin Effect)로 인해 일반적인 박막형 인덕터의 경우 고주파 대역에서 Q 값이 저하되어 효율이 낮아지는 문제가 있었다.
그러나, 본 발명의 일 실시형태에 따르면 상기 코일 도체 패턴(42, 44)은 적어도 하나 이상의 홈(61)을 포함하기 때문에 상기 코일 도체 패턴(42, 44)은 상기 자성체 본체(50)의 두께 방향으로 일부 영역이 상기 홈(61)에 의해 분할될 수 있다.
도 3을 참조하면, 상기 홈(61)이 2개인 경우 상기 코일 도체 패턴(42, 44)은 하나의 굵은 와이어가 상기 자성체 본체(50)의 두께 방향으로 3개의 분할된 형태로 배치된다.
도 2 및 도 3에서는 상기 홈(61)이 2개인 것으로 도시하였으나, 이에 제한되는 것은 아니며, 1개일 수도 있고 3개 이상일 수도 있다.
이 경우 상기 코일 도체 패턴(42, 44)은 상기 홈(61)의 개수에 1개가 더해진 개수의 분할된 형태로 배치될 수 있다.
도 4를 참조하면, 상기 코일 도체 패턴(42, 44)은 시드층(42a, 44a)과 상기 시드층(42a, 44a) 상에 배치된 도금층(42b, 44b)을 포함할 수 있다.
상기 홈(61)은 상기 자성체 본체(50)의 두께 방향으로 상기 도금층(42b, 44b)을 관통하여 상기 시드층(42a, 44a)의 상부까지 배치될 수 있다.
즉, 상기 홈(61)이 2개인 경우 상기 코일 도체 패턴(42, 44)은 하나의 굵은 와이어가 상기 자성체 본체(50)의 두께 방향으로 3개의 분할된 도금층(42b, 44b) 형태로 배치될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 코일 도체 패턴(42, 44)은 하나의 굵은 와이어가 상기 자성체 본체(50)의 두께 방향으로 분할된 형태이기 때문에 각각의 분할된 얇은 도금층(42b, 44b)의 중앙에까지 전류가 흐를 수 있어 상대적으로 표면 효과(Skin Effect)에 의한 손실이 줄어들 수 있다.
이로 인하여, 하나의 굵은 와이어가 스파이럴 형태로 배치되는 종래 박막형 인덕터에 비하여 본 발명의 일 실시형태에 따른 박막형 인덕터의 Q 값은 고주파 대역으로 이동할 수 있다.
또한, 상기 코일 도체 패턴(42, 44)은 상기 홈(61)에 의해 분할되되, 상기 홈(61)은 상기 자성체 본체(50)의 두께 방향으로 상기 도금층(42b, 44b)을 관통하여 상기 시드층(42a, 44a)의 상부까지 배치되므로, 도금된 금속의 부피가 상기 시드층(42a, 44a) 만큼 증가하므로, 직류 저항(Rdc) 역시 감소하는 효과가 있다.
도 4를 참조하면, 상기 홈(61)의 폭(Wa)은 상기 홈(61)에 의해 분할된 상기 도금층(42b, 44b) 중의 하나의 폭(Wc)보다 작을 수 있다.
상기 홈(61)은 상기 표면 효과(Skin Effect)에 의한 손실을 줄이기 위하여 형성하는 것으로서 상기 박막형 인덕터(100)의 인덕턴스 저하를 막기 위하여 상기 홈(61)의 폭(Wa)은 상기 홈(61)에 의해 분할된 상기 도금층(42b, 44b) 중의 하나의 폭(Wc)보다 작은 것이 바람직하다.
또한, 상기 홈(61)의 폭은 상기 내부 도체 패턴(42, 44) 간의 간격(Wb)보다 작을 수 있다.
상기 홈(61)은 상기 표면 효과(Skin Effect)에 의한 손실을 줄이기 위하여 형성하는 것이므로, 상기 홈(61)의 폭은 상기 박막형 인덕터(100)의 쇼트 불량을 막기 위한 상기 내부 도체 패턴(42, 44) 간의 간격(Wb)보다는 작은 것이 바람직하다.
도 4를 참조하면, 상기 시드층(42a, 44a)의 두께(ts)는 특별히 제한되는 것은 아니나 예를 들어, 10 μm 이상 40 μm 이하일 수 있다.
상기 시드층(42a, 44a)의 두께(ts)를 10 μm 이상 40 μm 이하가 되도록 조절함으로써, 고주파 대역에서 인덕터의 Q 값을 개선할 수 있다.
상기 시드층(42a, 44a)의 두께(ts)가 10 μm 미만일 경우에는 상기 시드층(42a, 44a)의 두께(ts)가 너무 얇아 직류 저항(Rdc)의 감소 효과가 미비하여 고주파 대역에서 인덕터의 Q 값 개선 효과가 없다.
상기 시드층(42a, 44a)의 두께(ts)가 40 μm를 초과하는 경우에는 상기 시드층(42a, 44a)의 두께(ts)가 너무 두꺼워 고주파 대역에서 인덕터의 Q 값이 저하되는 문제가 있다.
도 5는 본 발명의 실시예 및 비교예에 따른 칩 전자부품의 주파수별 Q 특성을 나타낸 그래프이다.
도 5를 참조하면, 하나의 굵은 와이어가 스파이럴 형태로 배치되는 종래 박막형 인덕터에 해당하는 비교예 보다 하나의 굵은 와이어에 홈이 형성되어 분할된 코일 도체 패턴을 갖는 실시예의 경우 표면 효과(Skin Effect)에 의한 손실이 줄어들어 고주파 대역에서 Q 값이 개선된 것을 알 수 있다.
한편, 본 발명의 다른 실시형태에 따르면 절연 기판(23)과 상기 절연 기판(23)의 적어도 일면에 형성되는 코일 도체 패턴(42, 44)을 포함하는 자성체 본체(50)와 상기 코일 도체 패턴(42, 44)의 단부와 연결되도록 상기 자성체 본체(50)의 양 단부에 형성된 외부전극(31, 32)을 포함하며, 상기 자성체 본체(50)의 길이 방향 단면에 있어서 상기 코일 도체 패턴(42, 44)은 시드층(42a, 44a)과 상기 시드층(42a, 44a) 상에 배치된 도금층(42b, 44b)을 포함하며, 상기 코일 도체 패턴(42, 44)은 적어도 하나 이상의 홈(61)을 포함하고 상기 홈(61)은 상기 도금층(42b, 44b)을 둘 이상으로 분할하는 칩 전자부품을 제공한다.
즉, 상기 코일 도체 패턴(42, 44)은 상기 시드층(42a, 44a)과 상기 시드층(42a, 44a) 상에 배치된 분할된 형태의 복수의 도금층(42b, 44b)을 포함하는 형태로서, 상기 시드층(42a, 44a)의 일부 영역에는 도금층(42b, 44b)이 형성되지 않은 형상일 수 있다.
이로 인하여, 상기 코일 도체 패턴(42, 44)은 직류 저항(Rdc)이 저감되고, 표면 효과(Skin Effect)에 의한 손실이 줄어들어 고주파 대역에서 Q 값이 개선될 수 있다.
그 외 본 발명의 다른 실시형태에 따른 칩 전자부품에 있어서의 특징 중 상술한 본 발명의 일 실시형태에 따른 칩 전자부품의 특징과 동일한 부분은 중복 설명을 피하기 위해 여기서는 생략하도록 한다.
도 6은 본 발명의 다른 실시형태에 따른 칩 전자부품의 제조 공정도이다.
이하에서는 도 6을 참조하여, 본 발명의 다른 실시형태 따른 칩 전자부품의 제조공정에 대하여 설명하도록 한다.
먼저, 절연 기판(23)의 적어도 일면에 시드층(42a)을 형성할 수 있다.
상기 시드층(42a)의 형성 방법은 특별히 제한되지 않으며, 예를 들어 도금법에 의해 수행될 수 있다.
또한, 상기 시드층(42a)은 전기 전도성이 뛰어난 금속을 포함하여 형성할 수 있고 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등을 사용할 수 있다.
다음으로, 상기 시드층(42a)을 패터닝(Patterning)하는 단계가 수행될 수 있다.
상기 시드층(42a)을 패터닝(Patterning)하는 단계는 특별히 제한되지 않으며, 코일 도체 패턴(42)의 폭에 맞추어 적절하게 수행될 수 있다.
다음으로, 상기 절연 기판(23)과 패터닝(Patterning)된 시드층(42a) 상에 절연재(60)를 도포하고 패터닝(Patterning)하는 단계가 수행될 수 있다.
본 발명의 다른 실시형태에 따르면 상기 절연재(60)의 패터닝(Patterning) 단계에서 후술하는 바와 같이 코일 도체 패턴(42)에 홈(61) 형성되도록 할 수 있다.
구체적으로, 상기 절연재(60)를 패터닝(Patterning)하는 과정에서 상기 시드층(42a) 상의 일부 영역의 절연재(60)를 남겨둠으로써, 도금 공정 이후 절연재(60)가 남아 있는 상기 시드층(42a)의 해당 영역은 외부로 노출되고 코일 도체 패턴에는 홈이 형성되도록 할 수 있다.
상기 절연재(60)는 솔더 레지스트(Solder Resist, SR) 또는 드라이 필름 레지스트(Dry Film Resist, DFR) 등일 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 절연재(60)를 패터닝(Patterning)하는 공정은 절연 기판 상에 감광성 수지(Photo-Resist)를 도포하고 포토 마스크(Photo Mask)에 의해 홈이 형성된 코일 도체 패턴을 노광, 전사하여 현상처리하여 수행될 수 있다.
이 경우, 광이 닿지 않은 부분의 레지스트(Resist)가 남게 되며, 이 상태에서 후술하는 도금을 수행하고 나머지 레지스트(Resist)를 제거하면 도금층이 형성될 수 있다.
즉, 상기 시드층(42a) 상에 도금층(42b)을 형성하는 단계가 수행될 수 있으며, 다음으로 상기 절연재(60)를 제거하는 단계가 수행될 수 있으며, 이로 인하여 상기 절연재를 제거한 후에는 상기 금속 시드층의 상면의 일부가 노출될 수 있다.
상기와 같은 공정에 의해 본 발명의 일 실시 형태에 따르면, 상기 코일 도체 패턴(42, 44)은 하나 이상의 홈을 포함할 수 있다.
상기 절연 기판(23)은 특별하게 제한되지 않으며 예를 들어, PCB 기판, 페라이트 기판, 금속계 연자성 기판 등을 사용할 수 있으며, 40 내지 100 ㎛의 두께일 수 있다.
상기 절연 기판(23)의 일부에는 홀을 형성하고 전도성 물질을 충진하여 비아 전극(46)을 형성할 수 있으며, 상기 비아 전극(46)을 통해 절연 기판(23)의 일면과 반대 면에 형성되는 코일 도체 패턴(42, 44)을 전기적으로 접속시킬 수 있다.
상기 절연 기판(23)의 중앙부에는 드릴, 레이저, 샌드 블래스트, 펀칭 가공 등을 수행하여 절연 기판(23)을 관통하는 홀을 형성할 수 있다.
다음으로, 상기 코일 도체 패턴부(42, 44)가 형성된 절연 기판(23)의 상부 및 하부에 자성체 층을 적층하여 자성체 본체(50)를 형성할 수 있다.
자성체 층을 절연 기판(23)의 양면에 적층하고 라미네이트법이나 정수압 프레스법을 통해 압착하여 자성체 본체(50)를 형성할 수 있다. 이때, 상기 홀이 자성체로 충진될 수 있도록 하여 코어부를 형성할 수 있다.
또한, 상기 자성체 본체(50)의 단면에 노출되는 코일 도체 패턴부(42, 44)와 접속하는 외부전극(31, 32)을 형성할 수 있다.
상기 외부 전극(31, 32)은 전기 전도성이 뛰어난 금속을 포함하는 페이스트를 사용하여 형성될 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등을 포함하는 전도성 페이스트일 수 있다. 외부전극(31, 32)을 형성하는 방법은 외부 전극(31, 32)의 형상에 따라 프린팅 뿐만 아니라 딥핑(dipping)법 등을 수행하여 형성할 수 있다.
그 외 상술한 본 발명의 일 실시형태에 따른 칩 전자부품의 특징과 동일한 부분에 대해서는 여기서 생략하도록 한다.
아래의 표 1은 시드층의 두께에 따른 고주파 대역에서의 인덕터의 Q 값을 비교한 표이다.
상기 인덕터의 Q 값은 100 MHz 주파수에서 측정된 값이며, 시드층의 두께를 변화시키면서 측정하였다.
시드층의 두께
[μm]		 100 MHz에서의 Q 값
10 53.49
20 54.05
30 54.20
40 54.30
50 53.40
60 53.00
상기 표 1을 참조하면, 상기 시드층의 두께가 40 μm 까지는 100 MHz 주파수에서 측정된 Q 값이 53.49 이상으로서 높은 것을 알 수 있다.
반면, 상기 시드층의 두께가 40 μm 를 초과하는 경우에는 상기 Q 값이 낮아지는 것을 알 수 있다.
따라서, 본 발명의 일 실시형태에 따르면 상기 시드층의 두께는 40 μm 이하인 것이 바람직하다.
칩 전자부품의 실장 기판
도 7은 도 1의 칩 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 7을 참조하면, 본 실시 형태에 따른 칩 전자부품(100)의 실장 기판(200)은 칩 전자부품(100)이 수평하도록 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)을 포함한다.
이때, 상기 칩 전자부품(100)은 제1 및 제2 외부 전극(31, 32)이 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
상기의 설명을 제외하고 상술한 본 발명의 제1 실시형태에 따른 칩 전자부품의 특징과 중복되는 설명은 여기서 생략하도록 한다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 : 박막형 인덕터 23 : 절연 기판
31, 32 : 외부전극 42, 44 : 코일 도체 패턴
42a, 44a : 시드층 42b, 44b : 도금층
46 : 비아 전극 50 : 자성체 본체
60 : 절연재 61 : 홈
200; 실장 기판 210; 인쇄회로기판
221, 222; 제1 및 제2 전극 패드
230; 솔더

Claims (16)

  1. 절연 기판과 상기 절연 기판의 적어도 일면에 형성되는 코일 도체 패턴을 포함하는 자성체 본체; 및
    상기 코일 도체 패턴의 단부와 연결되도록 상기 자성체 본체의 양 단부에 형성된 외부전극;을 포함하며,
    상기 코일 도체 패턴은 적어도 하나 이상의 홈을 포함하는 칩 전자부품.
  2. 제 1항에 있어서,
    상기 코일 도체 패턴은 시드층과 상기 시드층 상에 배치된 도금층을 포함하는 칩 전자부품.
  3. 제 2항에 있어서,
    상기 홈은 상기 도금층을 관통하여 상기 시드층의 상부까지 배치된 칩 전자부품.
  4. 제 2항에 있어서,
    상기 시드층의 두께는 10 μm 이상 40 μm 이하인 칩 전자부품.
  5. 제 2항에 있어서,
    상기 홈의 폭은 상기 홈에 의해 분할된 상기 도금층 중의 하나의 폭보다 작은 칩 전자부품.
  6. 제 1항에 있어서,
    상기 홈의 폭은 상기 코일 도체 패턴 간의 간격보다 작은 칩 전자부품.
  7. 절연 기판과 상기 절연 기판의 적어도 일면에 형성되는 코일 도체 패턴을 포함하는 자성체 본체; 및
    상기 코일 도체 패턴의 단부와 연결되도록 상기 자성체 본체의 양 단부에 형성된 외부전극;을 포함하며,
    상기 자성체 본체의 길이 방향 단면에 있어서 상기 코일 도체 패턴은 시드층과 상기 시드층 상에 배치된 도금층을 포함하며, 상기 코일 도체 패턴은 적어도 하나 이상의 홈을 포함하고 상기 홈은 상기 도금층을 둘 이상으로 분할하는 칩 전자부품.
  8. 제 7항에 있어서,
    상기 홈은 상기 도금층을 관통하여 상기 시드층의 상부까지 배치된 칩 전자부품.
  9. 제 7항에 있어서,
    상기 시드층의 두께는 10 μm 이상 40 μm 이하인 칩 전자부품.
  10. 제 7항에 있어서,
    상기 홈의 폭은 상기 홈에 의해 분할된 상기 도금층 중의 하나의 폭보다 작은 칩 전자부품.
  11. 제 7항에 있어서,
    상기 홈의 폭은 상기 코일 도체 패턴 간의 간격보다 작은 칩 전자부품.
  12. 절연 기판의 적어도 일면에 시드층을 형성하는 단계;
    상기 시드층을 패터닝하는 단계;
    상기 절연 기판과 시드층 상에 절연재를 도포하고 패터닝하는 단계;
    상기 시드층 상에 도금층을 형성하는 단계;
    상기 절연재를 제거하는 단계; 및
    상기 절연 기판의 상하부에 자성체층을 적층하여 자성체 본체를 형성하는 단계를 포함하며,
    상기 절연재를 도포하고 패터닝하는 단계는 상기 시드층 상의 일부 영역에 절연재를 남겨두면서 감광성 수지와 포토 마스크를 통해 상기 시드층의 상면에 일부가 노출되면서 코일 도체 패턴에 홈이 형성되도록 하는 칩 전자부품의 제조방법.
  13. 제 12항에 있어서,
    상기 시드층의 두께는 10 μm 이상 40 μm 이하인 칩 전자부품의 제조방법.
  14. 제 12항에 있어서,
    상기 홈의 폭은 상기 홈에 의해 분할된 상기 도금층 중의 하나의 폭보다 작은 칩 전자부품의 제조방법.
  15. 제 12항에 있어서,
    상기 홈의 폭은 상기 코일 도체 패턴 간의 간격보다 작은 칩 전자부품의 제조방법.
  16. 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판 위에 설치된 상기 제1항 또는 제7항의 칩 전자부품;을 포함하는 칩 전자부품의 실장 기판.
KR1020140077161A 2014-06-24 2014-06-24 칩 전자부품, 이의 제조방법 및 그 실장기판 KR101565700B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140077161A KR101565700B1 (ko) 2014-06-24 2014-06-24 칩 전자부품, 이의 제조방법 및 그 실장기판
JP2014182977A JP2016009862A (ja) 2014-06-24 2014-09-09 チップ電子部品及びその製造方法、並びにその実装基板
CN201410502982.4A CN105280336A (zh) 2014-06-24 2014-09-26 芯片电子组件、其制造方法及具有该芯片电子组件的板
JP2016153480A JP6598156B2 (ja) 2014-06-24 2016-08-04 チップ電子部品及びその製造方法、並びにその実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140077161A KR101565700B1 (ko) 2014-06-24 2014-06-24 칩 전자부품, 이의 제조방법 및 그 실장기판

Publications (1)

Publication Number Publication Date
KR101565700B1 true KR101565700B1 (ko) 2015-11-03

Family

ID=54599387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140077161A KR101565700B1 (ko) 2014-06-24 2014-06-24 칩 전자부품, 이의 제조방법 및 그 실장기판

Country Status (3)

Country Link
JP (2) JP2016009862A (ko)
KR (1) KR101565700B1 (ko)
CN (1) CN105280336A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106898479A (zh) * 2015-12-18 2017-06-27 三星电机株式会社 线圈组件及制造该线圈组件的方法
KR102025709B1 (ko) * 2018-11-26 2019-09-26 삼성전기주식회사 코일 부품
KR20200062019A (ko) * 2019-09-11 2020-06-03 삼성전기주식회사 코일 부품
KR20210094711A (ko) * 2020-01-22 2021-07-30 삼성전기주식회사 자성 복합 시트 및 코일 부품

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684071B (zh) * 2016-07-27 2019-03-08 上海华虹宏力半导体制造有限公司 多路径电感结构及其制造方法
KR102632353B1 (ko) * 2016-12-08 2024-02-02 삼성전기주식회사 인덕터
JP6767274B2 (ja) 2017-02-01 2020-10-14 新光電気工業株式会社 インダクタ装置及びその製造方法
KR101973439B1 (ko) 2017-09-05 2019-04-29 삼성전기주식회사 코일 부품
KR102052806B1 (ko) * 2017-12-26 2019-12-09 삼성전기주식회사 코일 부품 및 코일 부품의 제조 방법
KR102029582B1 (ko) 2018-04-19 2019-10-08 삼성전기주식회사 코일부품 및 그 제조방법
KR102118496B1 (ko) * 2019-03-06 2020-06-03 삼성전기주식회사 코일 전자부품
KR102184559B1 (ko) * 2019-07-05 2020-12-01 삼성전기주식회사 코일 부품

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210010A (ja) 2004-01-26 2005-08-04 Tdk Corp コイル基板及びその製造方法並びに表面実装型コイル素子
JP2013065828A (ja) 2011-08-26 2013-04-11 Rohm Co Ltd 磁性金属基板およびインダクタンス素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580054B2 (ja) * 1996-10-29 2004-10-20 富士電機デバイステクノロジー株式会社 薄膜磁気素子およびその製造方法
JP2000182850A (ja) * 1998-12-11 2000-06-30 Alps Electric Co Ltd 薄膜トランス
JP2002043130A (ja) * 2000-07-28 2002-02-08 Murata Mfg Co Ltd 積層インダクタ
JP2003151829A (ja) * 2001-11-14 2003-05-23 Fdk Corp チップインダクタ
JP2005005298A (ja) * 2003-06-09 2005-01-06 Tdk Corp 積層型チップインダクタとその製造方法
JP2006319208A (ja) * 2005-05-13 2006-11-24 Fujikura Ltd 半導体装置およびその製造方法
JP2007053174A (ja) * 2005-08-16 2007-03-01 Kaneka Corp コイルおよびその製造方法
JP5375878B2 (ja) * 2011-05-26 2013-12-25 Ｔｄｋ株式会社 コイル部品の製造方法及びコイル部品
JP6060508B2 (ja) * 2012-03-26 2017-01-18 Tdk株式会社 平面コイル素子およびその製造方法
KR20140002355A (ko) * 2012-06-29 2014-01-08 삼성전기주식회사 인덕터 및 인덕터의 제조방법
KR101420525B1 (ko) * 2012-11-23 2014-07-16 삼성전기주식회사 적층형 인덕터 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210010A (ja) 2004-01-26 2005-08-04 Tdk Corp コイル基板及びその製造方法並びに表面実装型コイル素子
JP2013065828A (ja) 2011-08-26 2013-04-11 Rohm Co Ltd 磁性金属基板およびインダクタンス素子

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106898479A (zh) * 2015-12-18 2017-06-27 三星电机株式会社 线圈组件及制造该线圈组件的方法
US10020112B2 (en) 2015-12-18 2018-07-10 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
US10395817B2 (en) 2015-12-18 2019-08-27 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
US10902995B2 (en) 2015-12-18 2021-01-26 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
KR102025709B1 (ko) * 2018-11-26 2019-09-26 삼성전기주식회사 코일 부품
KR20200062019A (ko) * 2019-09-11 2020-06-03 삼성전기주식회사 코일 부품
KR102123602B1 (ko) * 2019-09-11 2020-06-15 삼성전기주식회사 코일 부품
KR20210094711A (ko) * 2020-01-22 2021-07-30 삼성전기주식회사 자성 복합 시트 및 코일 부품
KR102293033B1 (ko) * 2020-01-22 2021-08-24 삼성전기주식회사 자성 복합 시트 및 코일 부품
US11657950B2 (en) 2020-01-22 2023-05-23 Samsung Electro-Mechanics Co., Ltd. Magnetic composite sheet and coil component

Also Published As

Publication number Publication date
JP6598156B2 (ja) 2019-10-30
JP2016009862A (ja) 2016-01-18
JP2016219828A (ja) 2016-12-22
CN105280336A (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
KR101565700B1 (ko) 칩 전자부품, 이의 제조방법 및 그 실장기판
KR102025708B1 (ko) 칩 전자부품 및 그 실장기판
KR101525703B1 (ko) 칩 전자부품 및 그 제조방법
KR102004791B1 (ko) 칩 전자부품 및 그 실장기판
KR102080660B1 (ko) 칩 전자부품 및 그 제조방법
KR101994726B1 (ko) 칩 전자부품 및 그 제조방법
KR101539879B1 (ko) 칩 전자부품
KR102122929B1 (ko) 칩 전자부품 및 그 실장기판
KR102004238B1 (ko) 칩 전자부품 및 그 제조방법
KR101532172B1 (ko) 칩 전자부품 및 그 실장기판
KR102145317B1 (ko) 칩 전자부품 및 그 제조방법
KR101558092B1 (ko) 칩 전자부품 및 그 실장기판
US9331009B2 (en) Chip electronic component and method of manufacturing the same
KR101994729B1 (ko) 칩 전자부품 및 그 제조방법
US20160104563A1 (en) Chip electronic component
KR102105397B1 (ko) 칩 전자부품 및 그 실장기판
KR101823194B1 (ko) 칩 전자부품 및 그 제조방법
KR20150134858A (ko) 칩 전자부품 및 그 실장기판
KR102154199B1 (ko) 칩 전자부품 및 그 실장기판
KR20150134857A (ko) 칩 전자부품 및 이의 제조방법
KR20170097299A (ko) 코일 전자부품

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5