CN106684071B - 多路径电感结构及其制造方法 - Google Patents

多路径电感结构及其制造方法 Download PDF

Info

Publication number
CN106684071B
CN106684071B CN201610596380.9A CN201610596380A CN106684071B CN 106684071 B CN106684071 B CN 106684071B CN 201610596380 A CN201610596380 A CN 201610596380A CN 106684071 B CN106684071 B CN 106684071B
Authority
CN
China
Prior art keywords
multipath
partially
etching
induction structure
multipath induction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610596380.9A
Other languages
English (en)
Other versions
CN106684071A (zh
Inventor
黎坡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610596380.9A priority Critical patent/CN106684071B/zh
Publication of CN106684071A publication Critical patent/CN106684071A/zh
Application granted granted Critical
Publication of CN106684071B publication Critical patent/CN106684071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提出了一种多路径电感结构及其制造方法，在形成多路径电感结构时，不对其进行刻蚀分开，形成半刻蚀结构和连接结构，由于半刻蚀结构的底部相连，连接结构则不进行任何刻蚀，从而半刻蚀结构使得每条导电路径的电流分布均匀，而连接结构除进一步增加了每条导电路径电流分布的均匀性外，还降低了直流电阻，从而提高了多路径电感结构的性能，增加所有频率下的Q值以及自谐振频率fSR。

Description

多路径电感结构及其制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种多路径电感结构及其制造方法。
背景技术
随着无线移动通信技术的迅猛发展，射频集成电路(RFIC，Radio FrequencyIntegrated Circuit)变得越来越重要，射频集成电路是一种工作在300MHz～300GHz频率范围内的集成电路。并且由于硅基集成电路制造成本相对较低，使得硅基射频集成电路对GaAs基集成电路具有相当大的竞争力。
在射频集成电路中，电感器起着非常重要的作用，成为一种关键的电子元器件而广泛地应用在各种射频集成电路中，例如电压控振荡器(VCO，Voltage ControlOscillator)、低噪声放大器(LNA，Low-noise Amplifier)以及混频器(mixer)等都需要使用电感器。
评价电感器性能好坏的一个重要指标是品质因子Q，品质因子Q的定义是：储存于电感器中的能量和每一震荡周期损耗能量的比。品质因子Q越高，电感器的效率就越高。影响品质因子Q的因素有：金属线圈的欧姆损耗、电感器的寄生电容以及衬底的损耗。其中，金属线圈的欧姆损耗包含直流欧姆损耗和交流欧姆损耗：在低频时，电流较均匀地分布在线圈的横截面上，线圈的直流电阻决定欧姆损耗；在高频时，电流会由于趋肤效应或邻近效应而只分布在线圈的部分区域，导致导电面积减小而使得有效电阻和欧姆损耗增加，使得品质因子Q下降。
可见，在高频时，由于趋肤效应和邻近效应，电感金属线圈中的电流并不均匀分布于线圈中而只分布于线圈部分区域如表面，这导致线圈的导电面积减小而使得有效电阻增加。为了解决这个问题，现有技术通过将电感分为多个导 电路径从而增加有效导电面积(线圈表面积)而提高电感的高频Q值。请参考图1和图2，图1为现有技术中多路径电感结构示意图，图2为沿着图1中A-A’的剖面示意图，电感10具有多个线圈，并且每个线圈还被刻蚀分为多个导电路径11，每个导电路径11之间相互隔离，如图2所示。然而，当路径数大于3时，电流很难均匀分布于各个导电路径中，从而导致电感实际有效导电面积低于预期而降低了该种方法的有效性；同时，由于横截面的减小，这种方法会导致直流电阻的增加而使得电感在低频时的品质因子下降。
发明内容
本发明的目的在于提供一种多路径电感结构及其制造方法，能够使多路径电感结构中的电感在所有频率下性能(Q值)均有所提高。
为了实现上述目的，本发明提出了一种多路径电感结构，包括：底部、半刻蚀结构和连接结构，所述半刻蚀结构和连接结构均位于所述底部上，所述半刻蚀结构为多条在第一方向平行排列的条形，所述连接结构为多条平行排列在第二方向的条形，所述连接结构连接所述半刻蚀结构。
进一步的，在所述的多路径电感结构中，所述半刻蚀结构为三条平行排列的条形。
进一步的，在所述的多路径电感结构中，所述连接结构连接在所述三条半刻蚀结构之间。
进一步的，在所述的多路径电感结构中，所述多路径电感结构的材质为铜或铝。
进一步的，在所述的多路径电感结构中，所述多路径电感结构为螺旋状。
在本发明中，还提出了一种多路径电感结构的形成方法，用于制造如上文所述的多路径电感结构，包括步骤：
提供衬底；
在所述衬底上形成电感材料；
对所述电感材料进行部分刻蚀，形成底部、半刻蚀结构及连接结构。
进一步的，在所述的多路径电感结构的形成方法中，所述刻蚀采用干法刻蚀。
进一步的，在所述的多路径电感结构的形成方法中，所述半刻蚀结构通过一步刻蚀形成。
与现有技术相比，本发明的有益效果主要体现在：在形成多路径电感结构时，不对其进行刻蚀分开，形成半刻蚀结构和连接结构，由于半刻蚀结构的底部相连，连接结构则不进行任何刻蚀，从而半刻蚀结构使得每条导电路径的电流分布均匀，而连接结构除进一步增加了每条导电路径电流分布的均匀性外，还降低了直流电阻，从而提高了多路径电感结构的性能，增加所有频率下的Q值以及自谐振频率fSR。
附图说明
图1为现有技术中电感结构俯视图；
图2为沿着图1中A-A’的剖面示意图；
图3为本发明一实施例中多路径电感结构的局部俯视图；
图4为沿着图3中B-B’的剖面示意图；
图5为沿着图3中C-C’的剖面示意图。
具体实施方式
下面将结合示意图对本发明的多路径电感结构及其制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标， 例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如背景技术所说，当电感的每一线圈被分为多个路径的结构时，导致电感性能提高有限的原因是因为电流无法均匀分布在所述电感的每个导电路径上，从而致使性能下降。因此，本发明的核心思想则是将电流均匀分配至导电路径上，解决上述问题。请参考图3和图4，即在形成电感100后，形成多路径电感结构时，仅仅刻蚀部分电感材料，使多路径电感的下部分依旧联合在一起，从而能够避免现有技术中电流分配不均匀的现象。
基于上述原理，本发明提出了一种多路径电感结构，请参考图3和图4，包括：衬底(图未示出)、底部110、半刻蚀结构120和连接结构130，所述半刻蚀结构120和连接结构130均位于所述底部110上，所述半刻蚀结构120为多条在第一方向平行排列的条形，如图第一方向为竖直方向；所述连接结构130为多条平行排列在第二方向的条形，如图第二方向为水平方向，所述连接结构130连接所述半刻蚀结构120。
具体的，所述多路径电感结构的材质为铜或铝，且所述多路径电感结构为螺旋状(图未示出整体结构)，能够增加整体电感的Q值。所述衬底材质可以为硅。
在本实施例中，所述半刻蚀结构120为三条平行排列的条形，所述连接结构130连接在所述三条半刻蚀结构120之间，从而能够使位于中间的半刻蚀结构120的电流分布更加均匀。
在本实施例的另一方面，还提出了一种多路径电感结构的形成方法，用于 制造如上文所述的多路径电感结构，包括步骤：
提供衬底；
在所述衬底上形成电感材料；
对所述电感材料进行部分刻蚀，形成底部110、半刻蚀结构120及连接结构130。
采用此种部分刻蚀的方法形成多路径电感结构除了能提高电感的Q值外，对布图(layout)不敏感，具有一定的工艺窗口。其中，所述刻蚀采用干法刻蚀，通过控制刻蚀时间来决定刻蚀程度，并且，在进行刻蚀时，半刻蚀结构120可以通过一步刻蚀形成，并且不对连接结构130进行任何刻蚀，使连接结构130的横截面积更大，一步刻蚀能够减小制作成本，并且此时仅仅需要一次光罩，不会增加额外成本。
在图4中，多路径电感线圈的底部110连接在一起，使得各路径在横截面上的电流分配变得均匀从而提高了电感的高频品质因子Q值。然而，从图2可以看到多路径电感结构同时会使电感线圈横截面减小，使得线圈的直流电阻增大从而降低了电感在低频时的品质因子Q值，因此仅将线圈底部110连接在一起虽然提高了电感高频性能，但同时会损失线圈的低频性能。为了提高线圈的低频性能，在图4的基础上，在图2的多路径电感结构中，每隔一段距离便将电感线圈通过连接结构130连接在一起，如图5所示，该连接结构除进一步增加了每条导电路径电流分布的均匀性外，还降低了整个线圈的直流电阻，从而实现了电感在各个频率的品质因子Q值的同时提高。
综上，在本发明实施例提供的多路径电感结构及其制造方法中，在形成多路径电感结构时，不对其进行刻蚀分开，形成半刻蚀结构和连接结构，由于半刻蚀结构的底部相连，连接结构则不进行任何刻蚀，从而实现半刻蚀结构和连接结构的电流均匀分布，此外，由于连接结构连接多条半刻蚀结构，该连接结构除进一步增加了每条导电路径电流分布的均匀性外，还降低了整个线圈的直流电阻，从而可以提高整个多路径电感结构的性能，增加所有频率的Q值以及 自谐振频率fSR。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (8)

1.一种多路径电感结构，其特征在于，包括：底部、半刻蚀结构和连接结构，所述半刻蚀结构和连接结构均位于所述底部上，所述半刻蚀结构为多条在第一方向平行排列的条形，所述连接结构为多条平行排列在第二方向的条形，所述第一方向为竖直方向，所述第二方向为水平方向，多条所述半刻蚀结构的底部相连，所述连接结构连接在多条所述半刻蚀结构之间。
2.如权利要求1所述的多路径电感结构，其特征在于，所述半刻蚀结构为三条平行排列的条形。
3.如权利要求2所述的多路径电感结构，其特征在于，所述连接结构连接在所述三条半刻蚀结构之间。
4.如权利要求1所述的多路径电感结构，其特征在于，所述多路径电感结构的材质为铜或铝。
5.如权利要求1所述的多路径电感结构，其特征在于，所述多路径电感结构为螺旋状。
6.一种多路径电感结构的形成方法，用于制造如权利要求1至5中任一项所述的多路径电感结构，其特征在于，包括步骤：
提供衬底；
在所述衬底上形成电感材料；
对所述电感材料进行部分刻蚀，形成底部、半刻蚀结构及连接结构。
7.如权利要求6所述的多路径电感结构的形成方法，其特征在于，所述刻蚀采用干法刻蚀。
8.如权利要求6所述的多路径电感结构的形成方法，其特征在于，所述半刻蚀结构通过一步刻蚀形成。
CN201610596380.9A 2016-07-27 2016-07-27 多路径电感结构及其制造方法 Active CN106684071B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610596380.9A CN106684071B (zh) 2016-07-27 2016-07-27 多路径电感结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610596380.9A CN106684071B (zh) 2016-07-27 2016-07-27 多路径电感结构及其制造方法

Publications (2)

Publication Number Publication Date
CN106684071A CN106684071A (zh) 2017-05-17
CN106684071B true CN106684071B (zh) 2019-03-08

Family

ID=58840163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610596380.9A Active CN106684071B (zh) 2016-07-27 2016-07-27 多路径电感结构及其制造方法

Country Status (1)

Country Link
CN (1) CN106684071B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021057554A (ja) * 2019-10-02 2021-04-08 Tdk株式会社 コイル部品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072042B1 (en) * 2010-11-19 2011-12-06 Infineon Technologies Austria Ag Integrated inductor and method for manufacturing an integrated inductor
CN103400828A (zh) * 2013-07-24 2013-11-20 上海宏力半导体制造有限公司 电感及其形成方法、集成无源器件及其形成方法
CN105225793A (zh) * 2014-06-02 2016-01-06 三星电机株式会社 电感器及其制造方法
CN105280336A (zh) * 2014-06-24 2016-01-27 三星电机株式会社 芯片电子组件、其制造方法及具有该芯片电子组件的板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086843A (ja) * 2009-10-19 2011-04-28 Okayama Giken:Kk フェライトコアとそれを用いたインダクタ並びに電気磁気エネルギ−変換機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072042B1 (en) * 2010-11-19 2011-12-06 Infineon Technologies Austria Ag Integrated inductor and method for manufacturing an integrated inductor
CN103400828A (zh) * 2013-07-24 2013-11-20 上海宏力半导体制造有限公司 电感及其形成方法、集成无源器件及其形成方法
CN105225793A (zh) * 2014-06-02 2016-01-06 三星电机株式会社 电感器及其制造方法
CN105280336A (zh) * 2014-06-24 2016-01-27 三星电机株式会社 芯片电子组件、其制造方法及具有该芯片电子组件的板

Also Published As

Publication number Publication date
CN106684071A (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
US9177709B2 (en) Structure and method for high performance multi-port inductor
KR101298288B1 (ko) Ｖｃｏ 커플링 감소 방법 및 인덕터 레이아웃
JP4948756B2 (ja) 集積回路内に形成されたインダクタ及びその製造方法
US20120044034A1 (en) Symmetrical inductor
CN102782935B (zh) 具有串联电感器的集成电路
CN107731793B (zh) 一种半导体片上集成的8字形电感结构及半导体结构
JP2004538631A (ja) 平面誘導性部品および平面変成器
US20120319236A1 (en) Integrated circuit inductors with intertwined conductors
US11393787B2 (en) Conductor design for integrated magnetic devices
US10854372B2 (en) Stacked metal inductor
JP2007306290A (ja) 伝送線路
US7262481B1 (en) Fill structures for use with a semiconductor integrated circuit inductor
US9111676B2 (en) Parallel stacked symmetrical and differential inductor
US8722443B2 (en) Inductor structures for integrated circuit devices
US8575717B2 (en) Integrated circuit device and method of manufacturing the same
EP1357599B1 (en) Parallel spiral stacked inductor on semiconductor material
CN106684071B (zh) 多路径电感结构及其制造方法
KR20060115229A (ko) 복수의 코일 레이어를 갖는 인덕터
CN207993862U (zh) 一种电感堆叠结构
Bian et al. Simulation and modeling of wafer level silicon-base spiral inductor
CN103811308B (zh) 电感的形成方法
CN102738124A (zh) 新型的分形图案接地屏蔽结构
TW200834914A (en) Structure of inductor
US10665385B2 (en) Integrated inductor with adjustable coupling
CN101894742A (zh) 高q值电感器的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant