CN103811308B - 电感的形成方法 - Google Patents

电感的形成方法 Download PDF

Info

Publication number
CN103811308B
CN103811308B CN201410080810.2A CN201410080810A CN103811308B CN 103811308 B CN103811308 B CN 103811308B CN 201410080810 A CN201410080810 A CN 201410080810A CN 103811308 B CN103811308 B CN 103811308B
Authority
CN
China
Prior art keywords
inductance
layer
weld pad
metal level
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410080810.2A
Other languages
English (en)
Other versions
CN103811308A (zh
Inventor
黎坡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410080810.2A priority Critical patent/CN103811308B/zh
Publication of CN103811308A publication Critical patent/CN103811308A/zh
Application granted granted Critical
Publication of CN103811308B publication Critical patent/CN103811308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

一种电感的形成方法，包括：提供衬底，所述衬底第一区域内形成有焊垫，第二区域内形成有与焊垫齐平的电感金属层，焊垫和电感金属层被介质层覆盖并包围；在衬底表面形成钝化层；在钝化层表面形成掩膜层，掩膜层具有第一开口和第二开口；以所述掩膜层为掩膜，刻蚀钝化层、介质层，暴露出部分焊垫表面及部分电感金属层表面；去除所述掩膜层，以所述钝化层为掩膜刻蚀焊垫以及电感金属层，在所述焊垫内形成第一凹槽，同时在电感金属层内形成第二凹槽，所述第一凹槽的深度小于焊垫的厚度，第二凹槽的深度小于电感金属层的厚度。上述方法可以提高电感的性能。

Description

电感的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种电感的形成方法。
背景技术
现有技术的射频（Radio Frequency，简称为RF）电路需要使用大量的无源器件，如电感。无源器件和无源器件电路的微型化是射频器件技术的重要指标。
无源器件技术的最新进展产生了集成无源器件（Integrated Passive Device，简称为IPD），其中电感、电容和电阻集成在单个衬底上。在这些IPD中，电感组件的设计通常需要实现的目标之一就是高品质因数（Quality Factor），即输入信号的损耗要小。
参考图1，图1为电感接于高频交流电路时的等效电路图，包括电感L、串联电阻Rs和寄生电容Cd，其中电感L与串联电阻Rs串联，寄生电容Cd与串联之后的电感L和串联电阻Rs并联。
参考图2，为平板状电感结构的剖面结构示意图。金属结构10周围被介质层11包覆，以使金属结构10实现电绝缘。在输入高频信号的情况下，沿箭头方向流入的电流I1趋于从金属结构10的表面101流过，即有“趋肤效应”。此时，串联电阻的阻值随高频信号频率的平方根成正比增长，导致输入信号损耗增大，金属结构10的品质因数低。
为了提高电感的品质因数，现有工艺提出了利兹线（Lize Wire）电感结构。在横截面积相同的情况下，用多股彼此之间绝缘导线的代替单根导线，以增大电流流过该电感时的横截面积，达到提高电感品质因数的目的。
参考图3，为一种利兹线电感结构的剖面结构示意图。金属结构30包括三根导线31、32和33。金属结构30周围被介质层34包围，介质层34使导线31、32和33彼此绝缘。
但是上述利兹线电感结构对品质因数的提高有限，并且利兹线电感结构对各个导线的布局（layout）方法的要求较高，形成高品质因数的利兹线电感结构工艺复杂。
发明内容
本发明解决的问题是提供一种电感的形成方法，提高电感的性能，简化电感的形成工艺。
为解决上述问题，本发明提供一种电感的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域，所述第一区域内形成有焊垫，所述第二区域内形成有与焊垫齐平的电感金属层、所述焊垫和电感金属层被介质层覆盖并包围；在所述衬底表面形成钝化层；在所述钝化层表面形成掩膜层，所述掩膜层具有第一开口和第二开口，所述第一开口暴露出焊垫上方的部分钝化层表面，所述第二开口暴露出电感金属层上方的部分钝化层表面；以所述掩膜层为掩膜，刻蚀钝化层、介质层，暴露出部分焊垫表面及部分电感金属层表面；去除所述掩膜层，以所述钝化层为掩膜刻蚀焊垫以及电感金属层，在所述焊垫内形成第一凹槽，同时在电感金属层内形成第二凹槽，所述第一凹槽的深度小于焊垫的厚度，第二凹槽的深度小于电感金属层的厚度。
可选的，所述第二凹槽的深度为电感金属层厚度的5%～95%。
可选的，所述第二开口的数量为1个以上。
可选的，所述第二开口的宽度为0.3um～5um。
可选的，刻蚀焊垫以及电感金属层的方法为干法刻蚀，所述干法刻蚀的刻蚀气体为Cl2、BCl3和CHF3的混合气体，所述混合气体中Cl2的流量范围为10sccm～100sccm，BCl3的流量范围为10sccm～90sccm，CHF3的流量范围为1sccm～10sccm，所述干法刻蚀的电源的功率范围为500W～1000W。
可选的，所述电感金属层为螺旋状。
可选的，所述第二开口的延伸方向与电感金属层的延伸方向相同。
可选的，所述二开口呈螺旋状。
可选的，所述电感金属层的材料为铜或铝。
可选的，所述钝化层的材料为氮化硅。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，在衬底表面形成钝化层，在所述钝化层表面形成具有第一开口和第二开口的掩膜层；以所述掩膜层为掩膜刻蚀钝化层和焊垫层，将掩膜层内的第一开口和第二开口图形转移到钝化层内；再以所述钝化层为掩膜，刻蚀焊垫和电感金属层，在焊垫内形成第一凹槽，在电感金属层内形成第二凹槽，并且所述第一凹槽的深度小于焊垫的厚度，第二凹槽的深度小于电感金属层的厚度。所述第二凹槽小于电感金属层的厚度，使电感金属层分为连续的本体部和位于所述本体部表面横向分立的凸出部，相邻凸出部横向之间通过第二凹槽隔离，凸出部下端通过本体连接。形成所述凸出部可以增加电感的表面积，并且流入所述凸出部的电流与该凸出部在本体上的位置无关，电流能够均匀流向各个凸出部中，避免了现有利兹线电感结构（各个导线部完全断开）中电流不能均匀流向各个导线的缺陷，增加了各个凸出部中电流的均匀性，有效增大了电流流过电感时的横截面积，减小了电感的串联电阻，从而减小输入信号的损耗，提高电感的品质因数。并且，以所述钝化层为掩膜刻蚀焊垫和电感金属层，同时形成所述第二凹槽与第一凹槽，不需增加额外的掩膜层和刻蚀工艺，可以减少工艺步骤。
进一步的，在焊垫内形成的第一凹槽可以暴露出焊垫的表面，并且提高后续封装过程中，焊垫与焊球之间的接触面积，提高封装的可靠性。
进一步，所述第二凹槽的深度为电感金属层300厚度的5%～95%，可以确保第二凹槽底部的连续的电感金属层具有一定的厚度，避免由于所述第二凹槽底部的连续的电感金属层的厚度过小，而造成电流流过电感金属层的电阻过大，导致电流信号损耗较大，分布不均匀的问题。
附图说明
图1为电感接于高频交流电路时的等效电路图；
图2为平板状电感结构的结构示意图；
图3为利兹绕线电感结构的结构示意图；
图4至图8为本发明的所述实施例的电感的形成过程的结构示意图。
图9为图2中平板状电感结构、图3中利兹线电感结构和图8中电感的品质因数与输入交流电源频率的关系图。
具体实施方式
如背景技术中所述，现有的利兹线电感结构对品质因数的提高有限，并且利兹线电感结构对各个导线的布局（layout）方法的要求较高，形成高品质因数的利兹线电感结构工艺复杂。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图3，研究发现，在输入高频信号的情况下，由于利兹线电感结构中每个导线的位置不同，沿箭头方向流入利兹线电感结构的电流I2并不会均匀流向三根导线中，受到磁力作用较大的导线32中流入的电流较小甚至没有，而电流I2大部分从导线31横截面的表面311和导线33横截面的表面331流过。与图2中电流I1流过图2中金属结构10的横截面101的横截面积相比，图3中电流I2流过图3中利兹线电感结构的表面311和331的横截面积之和没有明显增大，利兹线电感结构未能有效增大电流流过利兹线电感结构时的横截面积。
并且，为提高利兹线电感结构的品质因数，需使各个导线以特定的排列方式结合在一起，以保证每个导线受同样大小的磁力作用，进而使流入每个导线的电流较为均匀。故利兹线电感结构对各个导线的布局（layout）方法的要求较高，形成高品质因数的利兹线电感结构需要的工艺较为复杂。
本发明形成具有本体和位于本体上方的凸出部的电感，凸出部底部通过本体互相连接，凸出部分可以增加电感的表面积，而由于每个凸出部的一端与本体连接，流入凸出部的电流与所述凸出部的位置无关，电流能够均匀流入每个凸出部中，能够有效增大了电流流过电感时的横截面积，并且电感中凸出部的布局对电感的品质因数没有影响，电感的形成工艺简单。
请参考图4，提供衬底，所述衬底包括第一区域I和第二区域II，所述第一区域I内形成有焊垫203，所述第二区域II内形成有与焊垫203齐平的电感金属层300、覆盖并包围所述焊垫203和电感金属层300的介质层100；在所述介质层100表面形成钝化层400。
所述衬底可以包括基底和位于基底表面的介质层，所述介质层作为半导体器件的层间介质层。在所述衬底内还可以形成有插塞等金属互连接结构。所述介质层的材料可以为氧化硅、氮化硅、低K介电材料或超低K介电材料。本领域的技术人员可以根据衬底上形成的半导体器件选择衬底的类型，因此所述衬底的类型不应限制本发明的保护范围。
本实施例中，所述衬底为介质层100，材料为氧化硅。所述衬底的第二区域II内形成有电感金属层300，所述电感金属层300为平面线圈结构，呈螺旋状（请参考图5）。本发明的其他实施例中，所述电感金属层300还可以是其他形状。所述电感金属层300的材料为铜或铝。
所述第一区域I内形成有焊垫203，所述焊垫203与电感金属层300齐平。所述焊垫203与电感金属层300可以是对同一金属层进行图形化而形成。
本实施例中，所述焊垫203与电感金属层300为顶层金属，可以降低电感与衬底之间的寄生电容，并且所述顶层金属的厚度较大，可以降低所述平面电感的电阻，减少损耗。所述焊垫203与电感金属层300的材料为铜或者铝。本实施例中，所述焊垫203与电感金属层300的材料为铝，形成方法可为物理气相沉积工艺，厚度为4微米～6微米，但本发明不限于此。
在本实施例中，所述衬底内还形成有下层金属层201以及连接所述焊垫203与下层金属层201的互连件202。所述下层金属层201可以是金属互连线，与衬底100下方的半导体器件连接。
本实施例中，在所述衬底表面还形成钝化层400，所述钝化层400用于保护所述衬底100以及在后续刻蚀焊垫203和电感金属层300的过程中作为掩膜层。所述钝化层400的材料为氮化硅。
后续要刻蚀所述焊垫203上方的钝化层400和介质层100，形成第一凹槽，暴露出焊垫的表面，以进行芯片封装。
请参考图6，在所述钝化层400表面形成掩膜层500，所述掩膜层500具有第一开口501和第二开口502，所述第一开口501暴露出焊垫203上方的部分钝化层400，所述第二开口502暴露出电感金属层300上方的部分钝化层400。
本实施例中，所述掩膜层500的材料为光刻胶。
形成所述掩膜层500的方法包括：在所述钝化层400表面形成光刻胶层；对所述光刻胶层进行曝光显影，形成第一开口501和第二开口502。
所述掩膜层500内的第一开口501和第二开口502分别定义了后续在焊垫203内形成的第一凹槽的位置以及在电感金属层300内形成的第二凹槽的位置。
所述第二开口502的数量为1个以上，本实施例中，所述第二开口502的数量为3个。
所述第二开口502的宽度为0.3um～5um。所述第二开口502的宽度大小确保后续沿第二开口502刻蚀钝化层400的过程中，能够将所述第二开口502图形准确地转移到钝化层400中形成图形化钝化层，并且后续以所述图形化的钝化层为掩膜刻蚀电感金属层300可以形成形貌较佳的第二凹槽，以提高电感的表面积。所述第二开口502的宽度小于电感金属层300的宽度，本实施例中，所述第二开口502的宽度均相同，在本发明的其他实施例中，所述不同位置的第二开口502可以具有不同的宽度。
所述第二开口502的延伸方向与电感金属层300的延伸方向相同。本实施例中，所述第二开口502呈螺旋状。本实施例中，所述第二开口502的长度与电感金属层300的长度相同，在本发明的其他实施例中，所述第二开口502的长度也可以小于所述电感金属层300的长度。
请参考图7，以所述掩膜层500为掩膜，刻蚀钝化层400、介质层100，暴露出焊垫203以及电感金属层300的部分表面。
可以采用干法刻蚀工艺刻蚀所述钝化层400和介质层100，所述干法刻蚀工艺采用的刻蚀气体可以是CF4、CHF3或C3H8。沿所述第一开口501和第二开口502刻蚀钝化层400和介质层100，以所述焊垫203和电感金属层300表面作为刻蚀停止层。
刻蚀所述钝化层400之后，将掩膜层500中的第一开口和第二开口的图形转移到钝化层400内，后续以所述刻蚀后的具有开口的钝化层400作为掩膜刻蚀焊垫及电感金属层300。
请参考图8，去除所述掩膜层500（请参考图7），以所述钝化层400为掩膜，刻蚀焊垫层203及电感金属层300（请参考图7），在所述焊垫203内形成第一凹槽401，同时在电感金属层300内形成第二凹槽402，所述第一凹槽401的深度小于焊垫203的厚度，第二凹槽402的深度小于电感金属层300的厚度。
本实施例中，采用灰化工艺去除所述掩膜层500。在本发明的其他所述例中，可以根据所述掩膜层500的具体材料，选择合适的去除工艺。
以所述具有开口的钝化层400为掩膜继续刻蚀所述焊垫203及电感金属层300，形成第一凹槽401和第二凹槽402。
采用干法刻蚀工艺刻蚀所述焊垫203以及电感金属层300。具体的，所述干法刻蚀工艺采用的刻蚀气体为Cl2、BCl3和CHF3的混合气体，所述混合气体中Cl2的流量范围为10sccm～100sccm，BCl3的流量范围为10sccm～90sccm，CHF3的流量范围为1sccm～10sccm，所述干法刻蚀的电源的功率范围为500W～1000W，本实施例中，所述钝化层的材料为氮化硅，所述干法刻蚀工艺中，焊垫203与电感金属层300的材料与钝化层400的材料之间具有较大的刻蚀选择比，即该干法刻蚀工艺能迅速刻蚀焊垫203及电感金属层300，但是对钝化层400具有较慢的刻蚀速度，从而所述钝化层400在刻蚀过程中能够对衬底的其他区域提供足够的保护。
所述第二凹槽402位于电感金属层内，所述第二凹槽402的深度为电感金属层300厚度的5%～95%，可以是10%、20%、40%或80%。可以通过调整刻蚀时间来调整所述第二凹槽402的深度。
本实施例中，所述焊垫203的厚度与电感金属层300的厚度相同，并且所述第一凹槽401和第二凹槽402同时形成，所以，所述第一凹槽401的深度也为焊垫203厚度的5%～95%。
所述第一凹槽401位于焊垫203内，用于暴露出焊垫203的表面，并且提高后续封装过程中，焊垫203与后续封装过程中的焊球之间的接触面积，提高封装的可靠性。如果焊垫厚度较高，封装过程中，在焊垫上进行金属键合的过程中，焊垫会由于受到较大应力而被挤压变形，严重时会导致焊垫的金属被挤压出而造成短路，造成封装的可靠性降低；形成所述第一凹槽401可以降低所述第一凹槽401下方的焊垫的厚度，减少厚金属焊垫被挤压时造成的可靠性失效或短路问题。
在所述电感金属层300内形成所述第二凹槽402之后，形成电感303，所述电感303包括两个部分：本体301，凸出部302，所述本体301及凸出部302构成电阻。相邻凸出部302的横向之间通过第二凹槽402断开，凸出部302下端通过本体301连接。形成所述凸出部302可以增加电感303的表面积，并且流入所述凸出部302的电流与该凸出部302在本体301上的位置无关，电流能够均匀流向各个凸出部302中，避免了现有利兹线电感结构（各个导线部完全断开）中电流不能均匀流向各个导线的缺陷，增加了各个凸出部302中电流的均匀性，有效增大了电流流过电感时的横截面积，减小了电感303的交流串联电阻，从而减小输入信号的损耗，提高了所形成电感的品质因数。
所述第二凹槽402的深度为电感金属层厚度的5%～95%，可以确保所述本体301具有一定的厚度，为电感金属层厚度的5%以上，从而避免由于本体301厚度过小，而造成电流流过本体301的电阻过大，导致电流信号损耗较大的问题。
并且，所述第二凹槽402的深度还能够有效增加电感303的表面积，提高电流流过电感时的横截面积，从而减小电流流过电感时的交流电阻，减少损耗，对电感的品质因数有显著的提高。
本实施例中，以所述钝化层400为掩膜，同时形成所述第一凹槽401和第二凹槽402，不必增加额外的掩膜层和工艺步骤，从而可以简化工艺步骤，降低工艺成本。
另外，由于电感中凸出部302的布局方法不会对电感的电流分布造成影响，从而不会影响电感的品质因数，从而可以降低形成电感的布局要求。
请参考图9，为图2中平板状电感结构、图3中利兹线电感结构和图8中电感303接入交流电路时的品质因数（单位为“1”）与交流电源频率（单位为：吉赫兹，即GHz）的关系图。
图2中金属结构10的厚度、图3中金属结构30的厚度与图7中的电感303的厚度相同。图2中平板状电感结构、图3中利兹线电感结构和图7中电感204的横截面积以及线圈圈数相同。图2中平板状电感结构、图3中利兹线电感结构和图8中电感303的品质因数与交流电源频率的关系图分别如图9中曲线21、曲线23和曲线22所示。
由图9可知，与图2中平板状电感结构相比，图3中利兹线电感结构和图8中电感303的自共振频率（Self-Resonant Frequency）更大，在高频交流信号下，利兹线电感结构和电感303的品质因数更大。无论在高频交流电源下还是在低频交流电源下，电感303的品质因数均比平板状电感结构和利兹线电感结构的品质因数大，电感303的品质因数的峰值大于平板状电感结构和利兹线电感结构品质因数的峰值。因此，在横截面积相同时，包括本体301和凸出部302的电感303的自共振频率较大、品质因数较大，电感303品质因数的峰值也较大，电感303的性能更好。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种电感的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区域和第二区域，所述第一区域内形成有焊垫，所述第二区域内形成有与焊垫齐平的电感金属层、所述焊垫和电感金属层被介质层覆盖并包围；
在所述衬底表面形成钝化层；
在所述钝化层表面形成掩膜层，所述掩膜层具有第一开口和第二开口，所述第一开口暴露出焊垫上方的部分钝化层表面，所述第二开口暴露出电感金属层上方的部分钝化层表面；
以所述掩膜层为掩膜，刻蚀钝化层、介质层，暴露出部分焊垫表面及部分电感金属层表面；
去除所述掩膜层，以所述钝化层为掩膜刻蚀焊垫以及电感金属层，在所述焊垫内形成第一凹槽，同时在电感金属层内形成第二凹槽，所述第一凹槽的深度小于焊垫的厚度，第二凹槽的深度小于电感金属层的厚度。
2.根据权利要求1所述的电感的形成方法，其特征在于，所述第二凹槽的深度为电感金属层厚度的5％～95％。
3.根据权利要求1所述的电感的形成方法，其特征在于，所述第二开口的数量为1个以上。
4.根据权利要求1所述的电感的形成方法，其特征在于，所述第二开口的宽度为0.3um～5um。
5.根据权利要求1所述的电感的形成方法，其特征在于，刻蚀焊垫以及电感金属层的方法为干法刻蚀，所述干法刻蚀的刻蚀气体为Cl2、BCl3和CHF3的混合气体，所述混合气体中Cl2的流量范围为10sccm～100sccm，BCl3的流量范围为10sccm～90sccm，CHF3的流量范围为1sccm～10sccm，所述干法刻蚀的电源的功率范围为500W～1000W。
6.根据权利要求1所述的电感的形成方法，其特征在于，所述电感金属层为螺旋状。
7.根据权利要求6所述的电感的形成方法，其特征在于，所述第二开口的延伸方向与电感金属层的延伸方向相同。
8.根据权利要求6所述的电感的形成方法，其特征在于，所述第二开口呈螺旋状。
9.根据权利要求1所述的电感的形成方法，其特征在于，所述电感金属层的材料为铜或铝。
10.根据权利要求1所述的电感的形成方法，其特征在于，所述钝化层的材料为氮化硅。
CN201410080810.2A 2014-03-06 2014-03-06 电感的形成方法 Active CN103811308B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410080810.2A CN103811308B (zh) 2014-03-06 2014-03-06 电感的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410080810.2A CN103811308B (zh) 2014-03-06 2014-03-06 电感的形成方法

Publications (2)

Publication Number Publication Date
CN103811308A CN103811308A (zh) 2014-05-21
CN103811308B true CN103811308B (zh) 2016-09-14

Family

ID=50707925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410080810.2A Active CN103811308B (zh) 2014-03-06 2014-03-06 电感的形成方法

Country Status (1)

Country Link
CN (1) CN103811308B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106340508B (zh) * 2016-10-10 2019-12-24 上海华虹宏力半导体制造有限公司 电感的形成方法及电感
CN107403789B (zh) * 2017-08-09 2020-10-16 上海华虹宏力半导体制造有限公司 提高高阻衬底电感性能的方法及半导体结构
CN111162007B (zh) * 2018-11-08 2022-04-12 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN113192926A (zh) * 2021-03-24 2021-07-30 上海华虹宏力半导体制造有限公司 Mom电容的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1197293A (zh) * 1997-03-14 1998-10-28 日本电气株式会社 半导体器件
US6395637B1 (en) * 1997-12-03 2002-05-28 Electronics And Telecommunications Research Institute Method for fabricating a inductor of low parasitic resistance and capacitance
CN101996861A (zh) * 2009-08-17 2011-03-30 上海宏力半导体制造有限公司 电感器及其形成方法
CN103400828A (zh) * 2013-07-24 2013-11-20 上海宏力半导体制造有限公司 电感及其形成方法、集成无源器件及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948297B1 (ko) * 2007-12-10 2010-03-17 주식회사 동부하이텍 반도체 소자 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1197293A (zh) * 1997-03-14 1998-10-28 日本电气株式会社 半导体器件
US6395637B1 (en) * 1997-12-03 2002-05-28 Electronics And Telecommunications Research Institute Method for fabricating a inductor of low parasitic resistance and capacitance
CN101996861A (zh) * 2009-08-17 2011-03-30 上海宏力半导体制造有限公司 电感器及其形成方法
CN103400828A (zh) * 2013-07-24 2013-11-20 上海宏力半导体制造有限公司 电感及其形成方法、集成无源器件及其形成方法

Also Published As

Publication number Publication date
CN103811308A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
US10971296B2 (en) Compact vertical inductors extending in vertical planes
TWI394186B (zh) 一種線圈電感之形成方法
TWI397930B (zh) 螺旋電感元件
TWI362098B (en) Method for forming an inductor in a semiconductor integrated circuit and integrated circuit therefor
CN103811308B (zh) 电感的形成方法
JP2007110129A (ja) 集積インダクター
JP2005175434A5 (zh)
JP2006511068A (ja) プレーナ誘導性コンポーネント及びプレーナインダクタコンポーネントを有する集積回路
US20150340422A1 (en) Method of manufacturing a micro-fabricated wafer level integrated inductor or transformer for high frequency switch mode power supplies
US7557423B2 (en) Semiconductor structure with a discontinuous material density for reducing eddy currents
US20110147922A1 (en) Structures and methods to reduce maximum current density in a solder ball
CN103123915A (zh) 调节封装组件的连接器的尺寸
US8723319B2 (en) BGA package structure and method for fabricating the same
JP2004031520A (ja) 半導体集積回路及びその製造方法
CN101996861B (zh) 电感器的形成方法
CN105575945A (zh) 一种mom电容及其制作方法
CN108155155A (zh) 半导体结构及其形成方法
KR20050022321A (ko) 마이크로 스트립 라인 구조를 가지는 기판, 마이크로스트립 라인 구조를 가지는 반도체 장치, 및 마이크로스트립 라인 구조를 가지는 기판의 제조 방법
US20030157805A1 (en) Thick traces from multiple damascene layers
US7223680B1 (en) Method of forming a dual damascene metal trace with reduced RF impedance resulting from the skin effect
JP2010080551A (ja) 半導体装置
CN111081451A (zh) 玻璃集成电感及制备方法
CN103779246A (zh) 一种高可靠性的铜柱凸块封装方法及其封装结构
TWI844260B (zh) 半導體裝置及其形成方法
TWI667671B (zh) 電感結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant