CN101996861A

CN101996861A - 电感器及其形成方法

Info

Publication number: CN101996861A
Application number: CN2009101944508A
Authority: CN
Inventors: 孔蔚然
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2009-08-17
Filing date: 2009-08-17
Publication date: 2011-03-30
Anticipated expiration: 2029-08-17
Also published as: CN101996861B

Abstract

一种电感器及其形成方法。其中电感器的形成方法，包括：在半导体衬底上依次间隔形成至少一层金属绝缘层和至少一层介质层；在金属绝缘层内形成贯穿金属绝缘层的电感线圈；在介质层内形成贯穿介质层且与电感线圈对应连接的连续沟槽，所述连续沟槽成螺旋状；在连续沟槽内填充满导电物质，形成连续沟槽线圈。本发明保证了电感器金属的厚度，减小电感器中电阻，提高了电感器的品质因子；同时能适应半导体器件集成度提高的需求。

Description

电感器及其形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及电感器及其形成方法。

背景技术

目前，在射频RF应用的许多集成电路中使用电感器。半导体衬底上电感器的典型制作方法如中国专利申请200610172436.4中所提及的，利用金属化线形成螺旋形状的电感器，电感器的螺旋状结构就可以产生电感。

电感器的一项指标是品质因子Q，品质因子愈高，电感器的效率就愈高。集成电路的品质因子受到衬底本身寄生损失的限制。这种损失包括通过电感器本身金属层的高电阻。因此，为了达到高品质因于，电感器里的电阻应尽量小。减小电感器中电阻的一种技术是增加用来制造电感器的金属的厚度。现有技术由于半导体衬底的顶层金属层厚度比较厚，将电感器布置于其中。同时，将电感器布置得与半导体衬底相距尽量远，以便减小由于与半导体衬底相互作用而形成的至半导体衬底之间的电容。但是，这种结构并不能获得高的品质因子，而且它也没有优化降低电阻的能力。

另外，现有技术通过使用高导电性金属、宽金属线制造电感器以减小电感器中的电阻。但是，使用宽金属线电感器可能消耗大量的集成电路芯片表面，而用于布置电感器的集成电路的合适面积通常非常有限。而当使用高导电性金属并随后将高导电性、厚金属电感器集成到集成电路的中间连接层时，厚金属电感器的制造是有问题的。

发明内容

本发明解决的问题是提供一种电感器及其形成方法，防止不能获得高的品质因子，及消耗大量的芯片表面，降低芯片的利用率。

为解决上述问题，本发明提供一种电感器的形成方法，包括：在半导体衬底上依次间隔形成至少一层金属绝缘层和至少一层介质层；在金属绝缘层内形成贯穿金属绝缘层的电感线圈；在介质层内形成贯穿介质层且与电感线圈对应连接的连续沟槽，所述连续沟槽成螺旋状；在连续沟槽内填充满导电物质，形成连续沟槽线圈。

可选的，所述连续沟槽线圈的形状与电感线圈一致。

可选的，所述连续沟槽线圈和电感线圈的线宽为50nm～5μm，线圈间距为50nm～5μm。

可选的，所述电感器线圈为螺旋结构。

可选的，所述电感器线圈是正方形、六边形、八边形或圆形。

可选的，所述金属绝缘层的材料为硅的氧化物、硅的氮化物、硅的氮氧化物或上述三种材料中掺杂碳、氟、硼、磷，厚度为100nm～5μm。

可选的，所述介质层的材料为硅的氧化物、硅的氮化物、硅的氮氧化物或上述三种材料中掺杂碳、氟、硼、磷，厚度为100nm～5μm。

可选的，所述电感线圈的材料为铝或铜。

可选的，所述填充至连续沟槽内的导电物质为钨或铜。

本发明还提供一种电感器，包括：半导体衬底；位于半导体衬底上的间隔形成的至少一层金属绝缘层和至少一层介质层；位于金属绝缘层内且贯穿金属绝缘层的电感线圈；贯穿介质层且与电感线圈对应连接的连续沟槽线圈，所述连续沟槽线圈成螺旋状。

可选的，所述连续沟槽线圈的形状与电感线圈一致。

可选的，所述电感器线圈为螺旋结构。

可选的，所述电感线圈的材料为铝或铜。

可选的，所述连续沟槽线圈的材料为钨或铜。。

与现有技术相比，本发明具有以下优点：在半导体衬底上的至少一层金属绝缘层内形成电感线圈，至少一层介质层内形成连续沟槽线圈。电感线圈和连续沟槽线圈间隔形成于半导体衬底的金属绝缘层和介质层上，保证了电感器金属的厚度，减小电感器中电阻，提高了电感器的品质因子；同时能适应半导体器件集成度提高的需求。

附图说明

图1是本发明形成电感器的具体实施方式流程图；

图2、图3、图3A、图4、图5、图6、图6A是本发明形成电感器的实施例示意图。

具体实施方式

电感器作为一种基本的元器件，在各种电路设计中得到了十分广泛的应用。近年来，由于半导体技术和通信技术的迅速发展，对于在数字化的各种电子设备和通信设备中所使用的电感器的性能提出了新的要求，这些要求主要体现在小型化、大工作电流、小电感值、高可靠性等许多方面。

本发明形成电感器的工艺流程如图1所示，执行步骤S11，在半导体衬底上依次间隔形成至少一层金属绝缘层和至少一层介质层；执行步骤S12，在金属绝缘层内形成贯穿金属绝缘层的电感线圈；执行步骤S13，在介质层内形成贯穿介质层且与电感线圈对应连接的连续沟槽，所述连续沟槽成螺旋状；执行步骤S14，在连续沟槽内填充满导电物质，形成连续沟槽线圈。

基于上述实施方式形成的电感器包括：半导体衬底；位于半导体衬底上的间隔形成的至少一层金属绝缘层和至少一层介质层；位于金属绝缘层内且贯穿金属绝缘层的电感线圈；贯穿介质层且与电感线圈对应连接的连续沟槽线圈，所述连续沟槽线圈成螺旋状。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

图2、图3、图3A、图4、图5、图6、图6A是本发明形成电感器的实施例示意图。如图2所示，提供半导体衬底100，所述半导体衬底100上已形成有晶体管等半导体器件及金属连线等。用化学气相沉积法在半导体衬底100上形成厚度为100nm～5μm的第一金属绝缘层102，所述第一金属绝缘层102的材料可以是硅的氧化物、硅的氮化物、硅的氮氧化物或上述三种材料中掺杂碳、氟、硼、磷等。然后，用旋涂法在第一金属绝缘层102上形成第一光刻胶层104，经过曝光显影工艺后，在第一光刻胶层104上定义出电感图形；以第一光刻胶层104为掩膜，沿电感图形，采用干法刻蚀法刻蚀第一金属绝缘层102至露出半导体衬底100，形成第一电感线圈开口106。

如图3和图3A所示，灰化法或湿法刻蚀法去除第一光刻胶层后，在第一电感线圈开口内填充满导电物质，形成第一电感线圈108。具体形成工艺如下：用溅镀法或化学气相沉积法在第一金属绝缘层102上形成导电物质层，且将导电物质填充满第一电感线圈开口；用化学机械抛光法对导电物质层进行平坦化工艺至露出第一金属绝缘层102。

除本实施例外，还可以在第一电感线圈开口内填充满导电物质之前，在第一电感线圈开口内壁形成以氮化钛为材料的扩散阻挡层，以防止导电物质扩散至金属绝缘层内而导致短路发生。

本实施例中，所述导电物质层的材料可以是铝或铜。

本实施例中，第一电感线圈108的形状为螺旋结构，具体可以是正方形的螺旋线圈、六边形的螺旋线圈、八边形的螺旋线圈、椭圆形的螺旋线圈或圆形的螺旋线圈。所述第一电感线圈108的线宽为50nm～5μm，第一电感线圈108间距为50nm～5μm。

如图4所示，用化学气相沉积法在第一金属绝缘层102上形成厚度为100nm～5μm的第一介质层110，所述第一介质层110的材料可以是硅的氧化物、硅的氮化物、硅的氮氧化物或上述三种材料中掺杂碳、氟、硼、磷等。然后，用旋涂法在第一介质层110上形成第二光刻胶层112，经过曝光显影工艺后，在第二光刻胶层112上定义出与第一电感线圈位置对应的沟槽图形；以第二光刻胶层112为掩膜，沿沟槽图形，采用干法刻蚀法刻蚀第一介质层110至露出第一金属绝缘层102，形成第一连续沟槽114。

如图5所示，灰化法或湿法刻蚀法去除第二光刻胶层后，在第一连续沟槽内填充满金属物质，形成第一连续沟槽线圈116。具体形成工艺如下：用溅镀法或化学气相沉积法在第一介质层110上形成金属物质层，且将金属物质填充满第一连续沟槽；用化学机械抛光法对金属物质层进行平坦化工艺至露出第一介质层110。

除本实施例外，还可以在第一连续沟槽内填充满金属物质之前，在第一连续沟槽内壁形成以氮化钛为材料的扩散阻挡层，以防止金属物质扩散至金属绝缘层或介质层内而导致短路发生。

本实施例中，当形成第一电感线圈的导电物质层为铝时，则填充至第一连续沟槽内的金属物质为钨；而当形成第一电感线圈的导电物质层为铜时，则填充至第一连续沟槽内的金属物质为铜。

本实施例中，所述第一连续沟槽线圈的形状与电感线圈一致。第一连续沟槽线圈的线宽为50nm～5μm，第一连续沟槽线圈间距为50nm～5μm。

如图6和图6A所示，按照上述方法，在第一介质层110上形成第二金属绝缘层118，并在第二金属绝缘层118内形成贯穿第二金属绝缘层118的第二电感线圈120，所述第二电感线圈120与第一连续沟槽线圈116位置对应且形状一致；在第二金属绝缘层118上形成第二介质层122，并在第二介质层122内形成贯穿第二介质层122的第二连续沟槽线圈124，所述第二连续沟槽线圈124与第二电感线圈120位置对应且形状一致；......继续形成顶层金属绝缘层130，并在顶层金属绝缘层130内形成贯穿顶层金属绝缘层130的第n电感线圈132，所述第n电感线圈132与顶层金属绝缘层下方的介质层中的连续沟槽线圈位置对应且形状一致；在顶层金属绝缘层130上形成顶层介质层126，并在顶层介质层126内形成贯穿顶层介质层126的第n连续沟槽线圈128，所述第n连续沟槽线圈128与第n电感线圈132位置对应且形状一致。

基于上述实施例形成的电感器，包括：半导体衬底100；第一金属绝缘层102，位于半导体衬底100上；第一电感线圈104，贯穿第一金属绝缘层102；所述第一电感线圈104与第一金属绝缘层102之间还可以形成有扩散阻挡层，用以防止第一电感线圈104中的导电物质扩散至第一金属绝缘层102内而造成短路。

第一介质层110，位于第一金属绝缘层102上；第一连续沟槽线圈116，贯穿第一介质层110且与第一电感线圈104对应连接；所述第一连续沟槽线圈116与第一介质层110之间还可以形成有扩散阻挡层，用以防止第一连续沟槽线圈116中的金属物质扩散至第一金属绝缘层102和第一介质层110内而造成短路。

第二金属绝缘层118，位于第一介质层110上；第二电感线圈120，贯穿第二金属绝缘层118且与第一连续沟槽线圈116对应连通；第二介质层122，位于第二金属绝缘层118上；第二连续沟槽线圈124，贯穿第二介质层122且与第二电感线圈120对应连接；......顶层金属绝缘层130，位于其下方的介质层上；第n电感线圈132，贯穿顶层金属绝缘层130且与下方介质层中的连续沟槽线圈对应连通；顶层介质层126，位于顶层金属绝缘层130上；第n连续沟槽线圈128，贯穿顶层介质层126且与第n电感线圈132对应连接。

电感线圈和连续沟槽线圈间隔形成于半导体衬底的金属绝缘层和介质层上，保证了电感器金属的厚度，减小电感器中电阻，提高了电感器的品质因子；同时能适应半导体器件集成度提高的需求。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种电感器的形成方法，其特征在于，包括：

在半导体衬底上依次间隔形成至少一层金属绝缘层和至少一层介质层；

在金属绝缘层内形成贯穿金属绝缘层的电感线圈；

在介质层内形成贯穿介质层且与电感线圈对应连接的连续沟槽，所述连续沟槽成螺旋状；

在连续沟槽内填充满导电物质，形成连续沟槽线圈。

2.根据权利要求1所述电感器的形成方法，其特征在于，所述连续沟槽线圈的形状与电感线圈一致。

3.根据权利要求2所述电感器的形成方法，其特征在于，所述连续沟槽线圈和电感线圈的线宽为50nm～5μm，线圈间距为50nm～5μm。

4.根据权利要求2所述电感器的形成方法，其特征在于，所述电感器线圈为螺旋结构。

5.根据权利要求4所述电感器的形成方法，其特征在于，所述电感器线圈是正方形、六边形、八边形或圆形。

6.根据权利要求1所述电感器的形成方法，其特征在于，所述金属绝缘层的材料为硅的氧化物、硅的氮化物、硅的氮氧化物或上述三种材料中掺杂碳、氟、硼、磷，厚度为100nm～5μm。

7.根据权利要求1所述电感器的形成方法，其特征在于，所述介质层的材料为硅的氧化物、硅的氮化物、硅的氮氧化物或上述三种材料中掺杂碳、氟、硼、磷，厚度为100nm～5μm。

8.根据权利要求1所述电感器的形成方法，其特征在于，所述电感线圈的材料为铝或铜。

9.根据权利要求1所述电感器的形成方法，其特征在于，所述填充至连续沟槽内的导电物质为钨或铜。

10.一种电感器，包括：半导体衬底；位于半导体衬底上的间隔形成的至少一层金属绝缘层和至少一层介质层；位于金属绝缘层内且贯穿金属绝缘层的电感线圈；贯穿介质层且与电感线圈对应连接的连续沟槽线圈，所述连续沟槽线圈成螺旋状。

11.根据权利要求10所述电感器，其特征在于，所述连续沟槽线圈的形状与电感线圈一致。

12.根据权利要求11所述电感器，其特征在于，所述连续沟槽线圈和电感线圈的线宽为50nm～5μm，线圈间距为50nm～5μm。

13.根据权利要求10所述电感器，其特征在于，所述电感器线圈为螺旋结构。

14.根据权利要求13所述电感器，其特征在于，所述电感器线圈是正方形、六边形、八边形或圆形。

15.根据权利要求10所述电感器，其特征在于，所述金属绝缘层的材料为硅的氧化物、硅的氮化物、硅的氮氧化物或上述三种材料中掺杂碳、氟、硼、磷，厚度为100nm～5μm。

16.根据权利要求10所述电感器，其特征在于，所述介质层的材料为硅的氧化物、硅的氮化物、硅的氮氧化物或上述三种材料中掺杂碳、氟、硼、磷，厚度为100nm～5μm。

17.根据权利要求10所述电感器，其特征在于，所述电感线圈的材料为铝或铜。

18.根据权利要求10所述电感器，其特征在于，所述连续沟槽线圈的材料为钨或铜。