CN102446915B - 一种金属—绝缘层—金属电容结构的制造工艺 - Google Patents

Abstract

本发明提供一种本发明提出的金属—绝缘层—金属（MIM）电容结构及其制造工艺。本发明所提出的铜大马士革MIM电容制造工艺，在形成绝缘层后淀积金属保护层，避免后续制程对绝缘层的损伤，可仅采用一次金属化和平坦化工艺同时制作上电极和通孔或其他结构，可以减少工艺步骤，缩短生产周期，降低生产成本，制造获取的MIM电容结构能够完全兼容CMOS逻辑电路及电感，不仅改善了工艺的复杂性；而且使用低电阻铜作为电极板可改善MIM电容性能，非常适于实用。

Description

一种金属—绝缘层—金属电容结构的制造工艺

技术领域

本发明涉及一种半导体集成电路制造中的一种电容结构及其制造方法，特别涉及一种金属—绝缘层—金属（Metal—Insulator—Metal,MIM）电容结构及其制造方法。

背景技术

随着将标准的互补型金属氧化物半导体（CMOS）技术应用于模拟与射频互补型金属氧化物半导体（RFCMOS）集成电路领域中的趋势，越来越多的被动组件应运而生。由于利用互补型金属氧化物半导体技术制作的组件具有良好的效能且容易制作，所以金属—绝缘层—金属（Metal—Insulator—Metal,MIM）电容被广泛应用于模拟与射频的目的中。

众所周知，在半导体工艺中，利用金属—绝缘层—金属（MIM）复合式结构所构成的金属电容器已广泛地运用于半导体元件的设计上。由于此种金属电容器具有较低的电阻值（resistance）以及较小的寄生电容（parasitic capacitance），而且没有耗尽层感应电压（induced voltage）偏移的问题，因此目前多采用MIM构造作为金属电容器的主要结构，尤其是具有低电阻的铜电极的MIM电容器更是目前研究的重点方向。

图1所示为传统的金属—绝缘层—金属（MIM）电容结构的剖面示意图。一包含底材的半导体结构110上覆盖MIM的底金属层（bottom metal）112，一介电层114在底金属层112的上方。然而，在部分介电层114上形成MIM的顶金属层（top metal）116，且在介电层114与顶金属层116上形成一金属间介电层（inter-metal dielectric118）。金属间介电层118中形成若干介窗（via）120，介窗120上再形成金属层结构122。

随着半导体器件特征尺寸的减小，半导体后段铜制程取代铝制程成为主流工艺。在混合信号和射频电路中，开发能够完全兼容CMOS逻辑电路及电感的铜大马士革工艺的MIM电容结构及制造流程成为必要。这不仅改善了工艺的复杂性；而且使用低电阻铜作为电极板可改善MIM电容性能。

铜大马士革工艺：在平面基体上淀积一介电层；通过光刻工艺形成光阻图形；以光阻为掩模刻蚀介电层，将光阻图形转移至介电层，并去除剩余光阻；淀积金属阻挡层和铜籽晶层；电镀金属铜填满介电层图形；化学机械研磨平坦化去除介电层上多余金属，形成平面铜互连。

专利US6670237，提出一种铜大马士革单层MIM电容结构及制造工艺：形成绝缘层后，为了避免后续制程对绝缘层的损伤，采用了两次金属化和平坦化工艺分别制作上电极和通孔或其他结构，增加工艺步骤，并提高了化学机械研磨平坦化工艺控制的难度。

传统的金属—绝缘层—金属（MIM）电容制造工艺为：在已形成第一金属互连线和下电极的第一介电层上淀积第一介电阻挡层和第二介电层，作为通孔介电层；光刻形成上电极沟槽光阻图形，光阻作掩模刻蚀通孔介电层，形成上电极沟槽；淀积绝缘层。淀积金属阻挡层和铜籽晶层；电镀金属铜（ECP）填满上电极沟槽；平坦化去除多余金属，形成上电极。淀积介电保护层。光刻和刻蚀通孔介电层形成通孔。淀积金属阻挡层和铜籽晶层；电镀金属铜（ECP）填满通孔；平坦化去除多余金属，研磨至第二介电层形成通孔。

本发明提出的铜大马士革MIM电容制造工艺，能够完全兼容CMOS逻辑电路及电感的铜大马士革工艺，并可以减少工艺步骤，缩短生产周期，降低生产成本，改善工艺复杂性。

发明内容

鉴于上述问题，本发明的目的在于提供一种本发明提出的金属—绝缘层—金属（MIM）电容结构及其制造工艺，在形成绝缘层后淀积金属保护层，避免后续制程对绝缘层的损伤，可仅采用一次金属化和平坦化工艺同时制作上电极和通孔或其他结构，可以减少工艺步骤，缩短生产周期，降低生产成本，改善工艺复杂性，并能够完全兼容CMOS逻辑电路及电感的铜大马士革工艺，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。

本发明提出的一种新型金属—绝缘层—金属（MIM）电容结构，该电容结构包括：半导体结构；第一介电层在所述半导体结构上，所述的第一介电层已形成下电极和第一金属互连线；第一介电层上淀积第一介电阻挡层和第二介电层，作为通孔介电层，所述通孔介电层有上电极沟槽和通孔，上电极沟槽底部覆盖绝缘层及金属保护层；通孔介电层上淀积第二介电阻挡层和第三介电层，作为沟槽介电层，所述沟槽介电层中，在上电极的通孔介电层上形成第一沟槽，在通孔的通孔介电层上形成第二沟槽；通孔侧壁和底部及上电极沟槽金属保护层上覆盖金属阻挡层和铜籽晶层，上电极沟槽和通孔填满电镀金属铜。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现：

所述的第一介电层、第二介电层和第三介电层采用SiO2、SiOCH或SiOF。

所述的第一介电阻挡层和第二介电阻挡层采用SiN或SiCN。

所述的绝缘层是采用CVD或ALD淀积单层SiN或双层SiN/SiO2或双层SiN/高介电常数介电层。

所述的高介电常数介电层选取HfO、LaO、AlO、TaO、ZrO。

本发明还提出生产该新型金属—绝缘层—金属（MIM）电容的制作工艺，其步骤如下：

1）在已形成下电极和第一金属互连线或其他结构的第一介电层上淀积第一介电阻挡层和第二介电层；

2）光刻形成上电极沟槽光阻图形，光阻作掩模刻蚀第二介电层和第一介电阻挡层，形成上电极沟槽；

3）淀积绝缘层，覆盖上电极沟槽侧壁和底部及剩余第二介电层上表面；

4）在绝缘层上淀积绝缘层金属保护层，并作为通孔或其他结构刻蚀硬掩模；

5）金属硬掩模工艺刻蚀制作通孔或其他结构；

6）淀积金属阻挡层和铜籽晶层，覆盖通孔或其他结构侧壁和底部及剩余金属保护层；

7）电镀金属铜填满上电极沟槽和通孔或其他结构；

8）平坦化去除多余金属，研磨至第二介电层，形成上电极和通孔或其他结构；

9）在第二介电层上淀积第二介电阻挡层和第三介电层通过铜大马士革工艺制作更上层金属层；

10）下电极、上电极及下电极和上电极间绝缘层形成金属—绝缘层—金属（MIM）电容器件。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现：

前述的步骤（1）中采用铜大马士革工艺在平面基体上形成下电极和第一金属互连线或其他结构。

前述的步骤（1）中第一介电层、第一介电阻挡层、第二介电层采用化学气相淀积（CVD）工艺。

前述的步骤（4）中金属保护层采用物理气相淀积(PVD)或化学气相淀积（CVD）或原子层淀积(ALD)。

前述的步骤（6）中金属阻挡层采用物理气相淀积(PVD)或化学气相淀积（CVD）或原子层淀积(ALD)，铜籽晶层采用物理气相淀积(PVD)或化学气相淀积（CVD）或原子层淀积(ALD)工艺。

前述的步骤（7）中使用铜工艺下的电镀(ECP)或物理气相淀积(PVD)工艺填充金属铜。

前述的步骤（8）中平坦化工艺采用化学机械研磨（CMP）工艺。

前述的步骤（9）中第二介电阻挡层和第三介电层采用化学气相淀积（CVD）工艺。

本发明提出的铜大马士革MIM电容制造工艺，在形成绝缘层后淀积金属保护层，避免后续制程对绝缘层的损伤，可仅采用一次金属化和平坦化工艺同时制作上电极和通孔或其他结构，可以减少工艺步骤，缩短生产周期，降低生产成本，改善工艺复杂性，制造获取的MIM电容结构能够完全兼容CMOS逻辑电路及电感。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1绘示传统的金属—绝缘层—金属（MIM）电容结构的剖面示意图。

图2绘示本发明提供的新型金属—绝缘层—金属（MIM）电容结构的剖面示意图。

图3绘示本发明新型金属—绝缘层—金属（MIM）电容结构的制造工艺流程图。

标号说明：1.第一介电层，2.第一介电阻挡层，3.第二介电层，4.第二介电阻挡层，5.第三介电层，6.绝缘层，7.下电极，8.上电极，9.第一沟槽，10.第二沟槽，11.第一金属互连线，12.通孔

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的一种金属—绝缘层—金属（Metal—Insulator—Metal,MIM）电容结构及其制造方法，详细说明如下。

本发明的不同实施例将详述如下，以实施本发明的不同的技术特征，可理解的是，以下所述的特定实施例的单元和配置用以简化本发明，其仅为范例而不限制本发明的范围。

图1所示为传统的金属—绝缘层—金属（MIM）电容结构的剖面示意图。一包含底材的半导体结构110上覆盖MIM的底金属层（bottom metal）112，一介电层114在底金属层112的上方。然而，在部分介电层114上形成MIM的顶金属层（top metal）116，且在介电层114与顶金属层116上形成一金属间介电层（inter-metal dielectric118）。金属间介电层118中形成若干介窗（via）120，介窗120上再形成金属层结构122。

如图2所示为本发明提出的一种新型金属—绝缘层—金属（MIM）电容结构，该电容结构包括：半导体结构；第一介电层在所述半导体结构上，所述的第一介电层已形成下电极和第一金属互连线；第一介电层上淀积第一介电阻挡层和第二介电层，作为通孔介电层，所述通孔介电层有上电极沟槽和通孔，上电极沟槽侧壁和底部覆盖绝缘层及金属保护层；通孔介电层上淀积第二介电阻挡层和第三介电层，作为沟槽介电层，所述沟槽介电层中，在上电极的通孔介电层上形成第一沟槽，在通孔的通孔介电层上形成第二沟槽；通孔侧壁和底部及上电极沟槽金属保护层上覆盖金属阻挡层和铜籽晶层，上电极沟槽和通孔填满电镀金属铜。

其中第一介电层、第二介电层和第三介电层采用SiO2、SiOCH或SiOF。第一介电阻挡层和第二介电阻挡层采用SiN或SiCN。绝缘层是采用CVD或ALD淀积单层SiN或双层SiN/SiO2或双层SiN/高介电常数介电层。高介电常数介电层选取HfO、LaO、AlO、TaO、ZrO。

如图3所示是本发明新型金属—绝缘层—金属（MIM）电容结构的制造工艺流程图。

图3a绘示在已形成第一金属互连线和下电极的第一介电层上淀积第一介电阻挡层（如CVD淀积SiN、SiCN等）和第二介电层（如CVD淀积SiO2、SiOCH、SiOF等），作为通孔介电层；光刻形成上电极沟槽光阻图形，光阻作掩模刻蚀通孔介电层（去除底部第一介电阻挡层），形成上电极沟槽；淀积绝缘层（CVD或ALD淀积单层SiN或双层SiN/SiO2或双层SiN/高介电常数介电层【HfO、LaO、AlO、TaO、ZrO等】），覆盖上电极沟槽侧壁和底部及剩余第二介电层上表面。

图3b绘示形成上电极沟槽并在下电极上形成绝缘层后，淀积一可导电金属保护层（PVD或CVD淀积TiN、Ti、TaN、Ta、W等一种或多种）作为绝缘层保护层（避免后续光刻和刻蚀工艺对绝缘层损伤）和通孔刻蚀硬掩模层。

图3c绘示金属硬掩模工艺制作通孔：旋涂光刻胶，光刻形成通孔图形；以光阻为掩模刻蚀上述金属保护层，去除剩余光阻；以上述金属保护层为硬掩模，刻蚀通孔介电层（穿过第一介电阻挡层，接触第一金属互连线），形成通孔。

图3d绘示淀积金属阻挡层（PVD或CVD淀积TiN、Ti、TaN、Ta、W等一种或多种，覆盖通孔侧壁和底部及剩余金属保护层）和铜籽晶层（金属阻挡层上PVD或CVD淀积铜籽晶层）；电镀金属铜（ECP）填满通孔和上电极沟槽；化学机械研磨（CMP）平坦化去除多余金属，研磨至第二介电层，形成通孔和上电极。

图3e绘示通过铜大马士革工艺在形成通孔和上电极的通孔介电层上形成第一沟槽和第二沟槽：在通孔介电层上淀积第二介电阻挡层（如CVD淀积SiN、SiCN等）和第三介电层（如CVD淀积SiO2、SiOCH、SiOF等），作为沟槽介电层；光刻形成第一沟槽和第二沟槽光阻图形，光阻作掩模刻蚀沟槽介电层（穿过第二介电阻挡层，第一沟槽接触上电极，第二沟槽连接通孔），形成第一沟槽和第二沟槽；淀积金属阻挡层（PVD或CVD淀积TiN、Ti、TaN、Ta、W等一种或多种，覆盖第一沟槽和第二沟槽侧壁和底部及剩余第三介电层表面）和铜籽晶层（金属阻挡层上PVD或CVD淀积铜籽晶层）；电镀金属铜（ECP）填满第一沟槽和第二沟槽；化学机械研磨（CMP）平坦化去除多余金属，研磨至第三介电层，形成第一连线和第二连线（或电感）。

本发明所涉及的新型金属—绝缘层—金属（MIM）电容结构的制造工艺还可以通过以下步骤实现：

在已形成下电极和第一金属互连线或其他结构的第一介电层上淀积第一介电阻挡层和第二介电层；光刻形成上电极沟槽光阻图形，光阻作掩模刻蚀第二介电层，形成上电极沟槽，保留底部第一介电阻挡层作为绝缘层；淀积绝缘层金属保护层，覆盖上电极沟槽侧壁和底部绝缘层及剩余第二介电层，并作为通孔或其他结构刻蚀硬掩模；金属硬掩模工艺刻蚀制作通孔或其他结构；淀积金属阻挡层和铜籽晶层，覆盖通孔或其他结构侧壁和底部及剩余金属保护层；电镀金属铜填满上电极沟槽和通孔或其他结构；平坦化去除多余金属，研磨至第二介电层，形成上电极和通孔或其他结构；在第二介电层上淀积第二介电阻挡层和第三介电层通过铜大马士革工艺制作更上层金属层。

通过说明和附图，给出了具体实施方式的特定结构的典型实施例。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (14)

1.一种金属—绝缘层—金属（MIM）电容结构的制造工艺，其特征在于，其具有以下步骤：

1）在已形成下电极和第一金属互连线或其他结构的第一介电层上淀积第一介电阻挡层和第二介电层；

2）光刻形成上电极沟槽光阻图形，光阻作掩模刻蚀第二介电层和第一介电阻挡层，形成上电极沟槽；

3）淀积绝缘层，覆盖上电极沟槽侧壁和底部及剩余第二介电层上表面；

4）在绝缘层上淀积绝缘层金属保护层，并作为通孔或其他结构刻蚀硬掩模；

5）金属硬掩模工艺刻蚀制作通孔或其他结构；

6）淀积金属阻挡层和铜籽晶层，覆盖通孔或其他结构侧壁和底部及剩余金属保护层；

7）电镀金属铜填满上电极沟槽和通孔或其他结构；

8）平坦化去除多余金属，研磨至第二介电层，形成上电极和通孔或其他结构；

9）在第二介电层上淀积第二介电阻挡层和第三介电层通过铜大马士革工艺制作更上层金属层；

10）下电极、上电极及下电极和上电极间绝缘层形成金属—绝缘层—金属（MIM）电容器件。

2.如权利要求1所述的一种金属—绝缘层—金属（MIM）电容结构的制造工艺，其特征在于，第一介电层、第二介电层和第三介电层采用SiO2、SiOCH、SiOF。

3.如权利要求1所述的一种金属—绝缘层—金属（MIM）电容结构的制造工艺，其特征在于，第一介电阻挡层和第二介电阻挡层采用SiN、SiCN。

4.一种金属—绝缘层—金属（MIM）电容结构的制造工艺，其特征在于，其具有以下步骤：

1）在已形成下电极和第一金属互连线或其他结构的第一介电层上淀积第一介电阻挡层和第二介电层；

2）光刻形成上电极沟槽光阻图形，光阻作掩模刻蚀第二介电层，形成上电极沟槽，保留底部第一介电阻挡层作为绝缘层；

3）淀积绝缘层金属保护层，覆盖上电极沟槽侧壁和底部绝缘层及剩余第二介电层，并作为通孔或其他结构刻蚀硬掩模；

4）金属硬掩模工艺刻蚀制作通孔或其他结构；

5）淀积金属阻挡层和铜籽晶层，覆盖通孔或其他结构侧壁和底部及剩余金属保护层；

6）电镀金属铜填满上电极沟槽和通孔或其他结构；

7）平坦化去除多余金属，研磨至第二介电层，形成上电极和通孔或其他结构；

8）在第二介电层上淀积第二介电阻挡层和第三介电层通过铜大马士革工艺制作更上层金属层；

9）下电极、上电极及下电极和上电极间绝缘层形成金属—绝缘层—金属（MIM）电容器件。

5.如权利要求4所述的一种金属—绝缘层—金属（MIM）电容结构的制造工艺，其特征在于，第一介电层、第二介电层和第三介电层采用SiO2、SiOCH、SiOF。

6.如权利要求4所述的一种金属—绝缘层—金属（MIM）电容结构的制造工艺，其特征在于，第一介电阻挡层采用SiN；第二介电阻挡层采用SiN、SiCN。

7.如权利要求1或4所述的一种金属—绝缘层—金属（MIM）电容结构的制造工艺，其特征在于，所述的步骤（1）中采用铜大马士革工艺在平面基体上形成下电极和第一金属互连线或其他结构。

8.如权利要求1或4所述的一种金属—绝缘层—金属（MIM）电容结构的制造工艺，其特征在于，所述的步骤（1）中第一介电层、第一介电阻挡层、第二介电层采用化学气相淀积（CVD）工艺。

9.如权利要求1或4所述的一种金属—绝缘层—金属（MIM）电容结构的制造工艺，其特征在于，所述的金属保护层采用物理气相淀积(PVD)或化学气相淀积（CVD）或原子层淀积(ALD)。

10.如权利要求1或4所述的一种金属—绝缘层—金属（MIM）电容结构的制造工艺，其特征在于，所述的金属阻挡层采用物理气相淀积(PVD)或化学气相淀积（CVD）或原子层淀积(ALD)。

11.如权利要求1或4所述的一种金属—绝缘层—金属（MIM）电容结构的制造工艺，其特征在于，所述的铜籽晶层采用物理气相淀积(PVD)或化学气相淀积（CVD）或原子层淀积(ALD)工艺。

12.如权利要求1或4所述的一种金属—绝缘层—金属（MIM）电容结构的制造工艺，其特征在于，使用铜工艺下的电镀(ECP)或物理气相淀积(PVD)工艺填充金属铜。

13.如权利要求1或4所述的一种金属—绝缘层—金属（MIM）电容结构的制造工艺，其特征在于，平坦化工艺采用化学机械研磨（CMP）工艺。

14.如权利要求1或4所述的一种金属—绝缘层—金属（MIM）电容结构的制造工艺，其特征在于，第二介电阻挡层和第三介电层采用化学气相淀积（CVD）工艺。

Images