CN102456749A

CN102456749A - Mim电容结构及其制作方法

Info

Publication number: CN102456749A
Application number: CN2010105129805A
Authority: CN
Inventors: 孙武; 张海洋
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-10-20
Filing date: 2010-10-20
Publication date: 2012-05-16

Abstract

本发明提供一种用于制作金属-绝缘体-金属电容结构的方法，包括：提供前端器件结构，在所述前端器件结构上形成有第一层间介电层；蚀刻所述第一层间介电层，直至露出所述前端器件结构的表面，以在所述第一层间介电层中形成凹槽；在所述第一层间介电层上以及在所述凹槽中，依次形成下层金属阻挡层、电容介电层和上层金属阻挡层；以及平坦化所述上层金属阻挡层，以使所述上层金属阻挡层的表面与所述第一层间介电层的表面齐平。该方法能够避免由于各种互连结构中需要同时形成的通孔存在深度差而引起的问题，例如，MIM电容器的上电极板的损坏。

Description

MIM电容结构及其制作方法

技术领域

本发明涉及半导体制造领域，且具体而言，涉及金属-绝缘体-金属（MIM）电容器及其制作方法。

背景技术

目前，半导体器件中的电容器按照结构大致可以分为多晶硅-绝缘体-多晶硅（PIP）电容器和金属-绝缘体-金属（MIM）电容器。在实际应用中，可以根据半导体器件的特性有选择地使用这些电容器。例如，在高频半导体器件中，可以选用MIM电容器。

随着半导体器件集成度的提高，要求电容器具有更大的电容值，以确保电容器能够正常工作。然而，PIP电容器由于在作为上/下电极板的多晶硅与作为电容介电层的绝缘层之间的界面处容易发生氧化，而会使电容值减小。此外，MIM电容器可以具有最小的电阻率，并且由于内部耗尽以及相对较大的电容而基本上不会存在寄生电容。因此，在半导体器件中，尤其是在高频器件中，通常会选用MIM电容器。

现有技术中，MIM电容器通常在后段工艺（BEOL）形成铜互连结构时形成。铜互连结构可以形成在MIM电容器周围，其中上层铜互连层和下层铜互连层可以经由导电插塞（plug）（例如，钨塞）彼此相连，并且MIM电容器也可以经由导电插塞与这些金属互连层或晶体管的漏区相连。此外，由于铜较难蚀刻，因而一般采用大马士革工艺来形成铜互连结构。

参照图1，其中，示出了根据现有技术制作的包括MIM电容结构和铜互连结构的半导体器件结构100的示意性剖面图。

如图1中所示，半导体器件结构100包括MIM电容结构120和铜互连结构141~143。其中，MIM电容结构120被形成在层间介电层（ILD）130中，并且包括下电极板121、上电极板123、以及位于上电极板123和下电极板121之间的电容介电层122。铜互连结构141~143形成在层间介电层130的位于MIM电容结构120周围的部分中。在铜互连结构141~143之中，铜互连结构141用于连接位于层间介电层110中的下层铜布线111，铜互连结构142用于连接MIM电容结构120的上电极板123，并且铜互连结构143用于连接MIM电容结构120的下电极板121。

从图1中可以看出，在采用双大马士革工艺形成铜互连结构141~143和MIM电容结构120时，铜互连结构141~143中的通孔（via）141a~143a分别形成在三个不同深度处，并且通孔142a与143a的深度差较大，在传统CMOS工艺中，这个深度差大约为1000埃，而通孔142a与通孔141a的深度差则更大，在传统CMOS工艺中，大约为3000埃。因而，需要具有极高蚀刻选择比的通孔蚀刻工艺，否则容易致使通孔142a穿通上电极板而与电容介电层122相连，从而使MIM电容结构失效。此外，由于铜互连结构141~143中的沟槽（trench）141b~143b的深度仅由主蚀刻（ME）控制，而主蚀刻又不能同时兼顾对蚀刻深度的控制以及对蚀刻均匀性的控制，因而容易导致薄层电阻（square resistance）的均匀性不佳。

鉴于上述原因，迫切需要一种MIM电容结构及其制作方法，期望该结构及其制作方法能够克服传统工艺的上述缺陷，并且能够与传统CMOS工艺相兼容。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

根据本发明的第一个方面，提供一种用于制作金属-绝缘体-金属电容结构的方法，包括：提供前端器件结构，在所述前端器件结构上形成有第一层间介电层；蚀刻所述第一层间介电层，直至露出所述前端器件结构的表面，以在所述第一层间介电层中形成凹槽；在所述第一层间介电层上以及在所述凹槽中，依次形成下层金属阻挡层、电容介电层和上层金属阻挡层；以及平坦化所述上层金属阻挡层，以使所述上层金属阻挡层的表面与所述第一层间介电层的表面齐平。

优选地，所述依次形成下层金属阻挡层、电容介电层和上层金属阻挡层包括：在所述第一层间介电层的表面上以及在所述凹槽中，依次形成所述下层金属阻挡层和所述电容介电层，所述下层金属阻挡层和所述电容介电层的位于所述凹槽中的部分的总厚度小于所述凹槽的深度；以及在所述电容介电层上形成所述上层金属阻挡层，以填充所述凹槽。

优选地，在所述平坦化所述上层金属阻挡层之后，进一步包括：在所述第一层间介电层、所述下层金属阻挡层、所述电容介电层和所述上层金属阻挡层上形成第二层间介电层；以及依次蚀刻所述第二层间介电层和所述第一层间介电层，直至露出所述前端器件结构的表面，以在所述第一层间介电层中形成通孔。

优选地，所述通孔和所述凹槽被形成为具有基本上相同的深度。

优选地，在形成所述层间介电层之前形成一层蚀刻停止层，并且蚀刻所述层间介电层包括蚀刻该层蚀刻停止层。

优选地，所述蚀刻停止层的构成材料选自SiC、SiN、SiCN、SiON和SiCO中的至少一种。

优选地，所述第一层间介电层和所述第二层间介电层的构成材料为低介电常数材料。

优选地，所述凹槽对应于掩模版布局中的网格状图案。

优选地，所述电容介电层的构成材料选自SiO₂、Si₃N₄、Ta₂O₅、TiO₂和Al₂O₃中的至少一种。

优选地，所述电容介电层通过原子层沉积或化学气相沉积形成。

优选地，所述上层金属阻挡层和所述下层金属阻挡层是由Ta、TaN或WN构成的单层金属层或者具有Ta/TaN层叠结构的多层金属层。

优选地，所述前端器件结构包括层间介电层和下层金属互连层，并且所述下层金属互连层的表面与所述层间介电层的表面齐平。

优选地，所述前端器件结构包括半导体衬底。

根据本发明的第二个方面，提供一种金属-绝缘体-金属电容结构，所述电容结构形成在层间介电层中的凹槽中，并且包括：下电极板，由下层金属阻挡层构成；上电极板，由上层金属阻挡层构成；和电容介电层，位于所述上电极板与所述下电极板之间。其中，所述下层金属阻挡层和所述电容介电层的位于所述凹槽中的部分的总厚度小于所述凹槽的深度，并且所述上层金属阻挡层形成在所述电容介电层上，并填充所述凹槽。

优选地，所述层间介电层的构成材料为低介电常数材料。

根据本发明的第三方面，提供一种用于制作金属-绝缘体-金属电容结构的方法，包括：提供前端器件结构，在所述前端器件结构的表面上形成有下层金属阻挡层；蚀刻所述下层金属阻挡层，直至露出所述前端器件结构的表面；在所述下层金属阻挡层的表面和所述前端器件结构的表面上形成第一层间介电层；蚀刻所述第一层间介电层，直至露出所述下层金属阻挡层的表面，以在所述第一层间介电层中形成位于所述下层金属阻挡层上方的凹槽；在所述第一层间介电层的表面上以及在所述凹槽中，依次形成电容介电层和上层金属阻挡层；平坦化所述上层金属阻挡层，以使所述上层金属阻挡层的表面与所述第一层间介电层的表面齐平。

优选地，所述依次形成电容介电层和上层金属阻挡层包括：在所述第一层间介电层的表面上以及在所述凹槽中，形成所述电容介电层，所述电容介电层的位于所述凹槽中的部分的厚度小于所述凹槽的深度；以及在所述电容介电层上形成所述上层金属阻挡层，以填充所述凹槽。

优选地，在所述平坦化所述上层金属阻挡层之后，进一步包括：在所述第一层间介电层、所述电容介电层和所述上层金属阻挡层上形成第二层间介电层；以及依次蚀刻所述第二层间介电层和所述第一层间介电层，直至露出所述下层金属阻挡层的表面，以在所述第二层间介电层中形成位于所述下层金属阻挡层上方的通孔。

优选地，所述凹槽对应于掩模版布局中的网格状图案。

优选地，所述前端器件结构包括半导体衬底。

根据本发明的第四方面，提供一种金属-绝缘体-金属电容结构，所述电容结构形成在其中具有凹槽的层间介电层中，并且包括：下电极板，由下层金属阻挡层构成；上电极板，由上层金属阻挡层构成；和电容介电层，位于所述上电极板与所述下电极板之间。其中，所述凹槽位于所述下层金属阻挡层上方，所述电容介电层的位于所述凹槽中的部分的厚度小于所述凹槽的深度，并且所述上层金属阻挡层形成在所述电容介电层上，并填充所述凹槽。

优选地，所述层间介电层的构成材料为低介电常数材料。

本发明进一步提供一种包含上述电容结构的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式DRAM和射频电路。

本发明进一步提供一种包含上述电容结构的半导体器件的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机和蜂窝电话。

根据本发明的用于制作金属-绝缘体-金属电容结构的方法，能够避免由于各种互连结构中需要同时形成的通孔存在较大深度差而引起的问题，例如，MIM电容器的上电极板的损坏。此外，根据本发明的方法通过由蚀刻停止层控制主蚀刻的深度，也能够避免由于主蚀刻无法同时兼顾对蚀刻深度和蚀刻均匀性的控制而引起的问题，例如，金属互连层的薄层电阻均匀性不佳等。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中：

图1是示出了根据现有技术制作的包括MIM电容结构和铜互连结构的半导体器件结构100的示意性剖面图；

图2A是示出了包括根据本发明第一实施例的MIM电容结构和互连结构的半导体器件结构200的示意性剖面图，图2B是示出了根据本发明第一实施例的MIM电容结构的掩模版（reticle）布局的示意图；

图3A至3G是示出了用于制作根据本发明第一实施例的MIM电容结构的方法的示意性剖面图；

图4是示出了用于制作根据本发明第一实施例的MIM电容结构的方法的流程图；

图5A是示出了包括根据本发明第二实施例的MIM电容结构和互连结构的半导体器件结构500的示意性剖面图，图5B是示出了根据本发明第二实施例的MIM电容结构的掩模版布局的示意图；

图6A至6I是示出了用于制作根据本发明第二实施例的MIM电容结构的方法的示意性剖面图；

图7是示出了在通过根据本发明第二实施例的方法制作MIM电容结构的同时形成的互连结构的示意性剖面图；

图8是示出了用于制作根据本发明第二实施例的MIM电容结构的方法的流程图；以及

图9是示出了用于制作根据本发明第三实施例的MIM电容结构的方法的流程图。

应当注意的是，这些图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，并对下面提供的书面描述进行补充。然而，这些图并非按比例绘制，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，并且这些图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。例如，为了清楚起见，可以缩小或放大分子、层、区域和/或结构元件的相对厚度和定位。在附图中，使用相似或相同的附图标记表示相似或相同的元件或特征。

具体实施方式

现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。

应当理解的是，当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接或结合到另一元件，或者可以存在中间元件。不同的是，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。在全部附图中，相同的附图标记始终表示相同的元件。如在这里所使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。应当以相同的方式解释用于描述元件或层之间的关系的其他词语（例如，“在……之间”和“直接在……之间”、“与……相邻”和“与……直接相邻”、“在……上”和“直接在……上”等）。

此外，还应当理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应当受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离根据本发明的示例性实施例的教导的情况下，以下所讨论的第一元件、组件、区域、层或部分也可以被称作第二元件、组件、区域、层或部分。

为了便于描述，在这里可以使用空间相对术语，如“在……之下”、“在……之上”、“下面的”、“在……上方”、“上面的”、“上层”和“下层”等，用来描述如在图中所示的一个元件或特征与其他元件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描绘的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他元件或特征下方”或“在其他元件或特征之下”的元件之后将被定位为“在其他元件或特征上方”或“在其他元件或特征之上”。因而，示例性术语“在……下方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位（旋转90度或处于其他方位），并且对这里所使用的空间相对描述符做出相应解释。

这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

在此，参照作为示例性实施例的优选实施例（和中间结构）的示意性剖面图来描述根据本发明的示例性实施例。这样，预计会出现例如由制造技术和/或容差引起的示出的形状的变化。因此，示例性实施例不应当被解释为仅限于在此示出的区域的具体形状，而是还可以包含例如由制造所导致的形状偏差。例如，示出为矩形的注入区域在其边缘可以具有倒圆或弯曲的特征和/或注入浓度的梯度变化，而不仅是从注入区域到非注入区域的二元变化。同样，通过注入形成的掩埋区会导致在该掩埋区与注入通过的表面之间的区域中也会存在一些注入。因此，图中所示出的区域实质上是示意性的，它们的形状并非意图示出器件中的各区域的实际形状，而且也并非意图限制根据本发明的示例性实施例的范围。

除非另有定义，否则这里所使用的全部术语（包括技术术语和科学术语）都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域的语境中的意思一致的意思，而不以理想的或过于正式的含义来解释它们。 [第一实施例]

下面，将参照图2A和2B、图3A至3G以及图4来详细说明根据本发明的第一实施例。

参照图2A，其中，示出了包括根据本发明第一实施例的MIM电容结构和互连结构的半导体器件结构200的示意性剖面图。

如图2A中所示，所述半导体器件结构200包括半导体衬底（图中未示出）、MIM电容结构220a、220b和220c以及互连结构241~242，并且还包括层间介电层201、212和232以及形成在层间介电层201中的下层金属互连层202和形成在层间介电层232中的上层金属互连层233。其中，下层金属互连层202的表面与层间介电层201的表面齐平，MIM电容结构220a、220b和220c以及互连结构241~242形成在下层金属互连层202上，层间介电层201、212和232依次形成在所述半导体衬底上，并且两相邻层间介电层之间，即，层间介电层201与212之间以及层间介电层212与232之间，分别形成有蚀刻停止层211和231。这里，需要说明的是，蚀刻停止层是可选而非必需的，其主要用于在过蚀刻层间介电层时保护该层间介电层下方的材料层不被损伤。

MIM电容结构220a包括下层金属阻挡层221a、电容介电层222a和上层金属阻挡层223a。其中，下层金属阻挡层221a可以用作MIM电容器的下电极板，且与下层金属互连层202相连，上层金属阻挡层223a可以用作MIM电容器的上电极板，且经由互连结构242（即，沟槽242）而与上层金属互连层232相连，并且电容介电层222a位于所述下电极板与所述上电极板之间。其他MIM电容结构220b和220c的结构与MIM电容结构220a的相似，但具有不同的面积。

从图2A中可以看出，互连结构241中的通孔241a和MIM电容结构220a被形成为具有基本上相同的深度，并且互连结构241中的沟槽241b和与MIM电容结构220a相连的沟槽242b也被形成为具有基本上相同的深度，且该深度可以由蚀刻停止层231控制。因此，在本实施例中，能够避免由于各种互连结构中需要同时形成的通孔存在深度差而引起的问题，例如，MIM电容器的上电极板的损坏。此外，在本实施例中，通过由蚀刻停止层231控制主蚀刻的深度，还能够避免由于主蚀刻无法同时兼顾对蚀刻深度和蚀刻均匀性的控制而引起的问题，例如，金属互连层的薄层电阻均匀性不佳等。

此外，形成MIM电容结构220a、220b和220c的工艺步骤可以与形成互连结构241~242的大马士革工艺相兼容。在本实施例中，采用单大马士革工艺，即，在同一层层间介电层中仅形成通孔和沟槽中的一种。

这里，需要理解的是，虽然通常使用铜作为互连材料，但同样也可以使用铝、金、银、钨以及它们的合金中的任何一种作为互连材料。

参照图2B，其中，示出了根据本发明第一实施例的MIM电容结构的掩模版布局图。

如图2B中所示，在掩模版中形成有相对较大的掩模图案250（用于形成用于MIM电容结构220a的凹槽）和相对较小的网格（mesh）状掩模图案260（用于形成用于MIM电容结构220b和220c的凹槽）。在本实施例中，如图2B中所示通过使用网格状掩模图案形成用于MIM电容结构的凹槽，可以使电容量最大化。

接下来，将参照图3A至3G以及图4来详细说明用于制作根据本发明第一实施例的MIM电容结构的方法。

参照图3A至3G，其中，示出了用于制作根据本发明第一实施例的MIM电容结构的方法的示意性剖面图。

首先，如图3A中所示，提供前端器件结构300。其中，在所述前端器件结构300上形成有第一层间介电层312。作为示例，在本实施例中，所述前端器件结构300例如可以包括层间介电层301和下层金属互连层302，并且所述下层金属互连层302的表面与所述层间介电层301的表面齐平。另外，所述前端器件结构300例如还可以包括半导体衬底（图中未示出）。在该半导体衬底中已经形成有源/漏区、隔离槽、场氧化层等，且在该半导体衬底上例如可以形成有一层未掺杂硅玻璃（USG）或掺磷硅玻璃（PSG），以平坦化半导体衬底的表面，用于进行后续工艺，例如，在其上形成层间介电层301。这里，需要说明的是，根据本实施例的方法可以将MIM电容结构制作于任何金属互连层之间，且优选制作于顶层金属（TM）与其下层金属互连层之间。

作为示例，下层金属互连层302可以由铜构成，也可以由铝、金、银、钨以及它们的合金中的任何一种构成，蚀刻停止层311可以由SiC、SiN、SiCN、SiON或SiCO构成，层间介电层301和第一层间介电层312可以由低k材料构成，例如，Black Diamond^TMII（BDII）电介质。这种电介质材料为碳掺杂的氧化硅（也称为碳氧化硅），其中碳原子含量高于10%，其由美国加州圣大克劳拉市Applied Materials公司市售，并且其改进材料包括通过UV硬化且具有30%的孔隙率的BDIIx电介质和通过电子束硬化的BDIIebeam电介质。此外，其他含碳的低k材料包括Silk

与Cyclotene

（苯环丁烯）介电材料，其由Dow Chemical公司市售。

接着，如图3B中所示，蚀刻第一层间介电层312和蚀刻停止层311，直至露出下层金属互连层302的表面，以在第一层间介电层312中形成凹槽313。其中，在第一层间介电层312中形成凹槽313通过下列步骤进行：首先，在第一层间介电层312上形成具有开口图案的掩蔽层（图中未示出）；接着，以所述具有开口图案的掩蔽层作为掩膜，蚀刻第一层间介电层312，直至露出蚀刻停止层311的表面，以形成凹槽313，并且之后，去除蚀刻停止层311的位于凹槽313中的部分，以露出下层金属互连层302，此时，掩蔽层也被部分或全部消耗；然后，去除剩余的掩蔽层。作为一个示例，所述掩蔽层的构成材料可以为SiC、SiN、SiON或者它们的任意组合。作为另一示例，所述掩蔽层可以由光致抗蚀剂和底部抗反射层（BARC）构成。形成具有开口图案的掩蔽层以及去除蚀刻停止层的方法是本领域技术人员所公知的，在此不再赘述。

作为示例，可以通过等离子体干法蚀刻来蚀刻第一层间介电层312，并且蚀刻所采用的气体可以包含CF₄、CHF₃、CH₂F₂和C₂F₆中的一种或多种。在本实施例中，采用包含Ar、CF₄、O₂和CHF₃的混合气体，其中，Ar的流速为200~500sccm，CF₄的流速为100~500sccm，O₂的流速为10~100sccm，且CHF₃的流速为0~200sccm。优选地，Ar的流速为300sccm，CF₄的流速为200sccm，O₂的流速为20sccm，且CHF₃的流速为50sccm。此外，可以在蚀刻第一层间介电层312的气体中加入适量的CH₂F₂或CH₃F来调整剖面轮廓的角度。

作为示例，去除蚀刻停止层311也可以通过等离子体干法蚀刻对其进行回蚀（etch-back），所采用的蚀刻气体可以是包含CF₄、CO₂和Ar的混合气体，其中，CF₄的流速为50~200sccm，CO₂的流速为0~50sccm，并且Ar的流速为0~200sccm。

接着，如图3C中所示，在第一层间介电层312的表面上以及在凹槽313中，依次形成下层金属阻挡层321、电容介电层322和上层金属阻挡层323。其中，下层金属阻挡层321可以用作MIM电容器的下电极板，上层金属阻挡层323可以用作MIM电容器的上电极板。作为示例，可以沿第一层间介电层312的上表面形状以及凹槽313的内表面形状，通过溅射法形成下层金属阻挡层321，并且通过化学气相沉积（CVD）或原子层沉积（ALD）法形成电容介电层322，其中，下层金属阻挡层321和电容介电层322的位于凹槽313中的部分的总厚度小于凹槽313的深度。然后，通过溅射法在电容介电层322上形成上层金属阻挡层323，以填充凹槽313。需要说明的是，用金属阻挡层代替金属互连层填充凹槽，这是因为与构成金属互连层的材料（例如，Cu或Al）相比，构成金属阻挡层的材料（例如，Ta）通常填充性较好，从而能够得到导电率均匀性较好的上电极板。作为示例，金属阻挡层可以是由Ta、TaN或WN构成的单层金属层，也可以是具有Ta/TaN层叠结构的多层金属层。电容介电层可以由SiO₂、Si₃N₄或高介电常数材料（例如，Ta₂O₅、TiO₂和Al₂O₃）构成。

然后，如图3D中所示，平坦化上层金属阻挡层323，以使其表面与第一层间介电层312的表面齐平。作为示例，可以通过化学机械抛光（CMP）来进行平坦化。

至此，完成了根据本实施例的MIM电容结构的制作。

接下来，如图3E中所示，在第一层间介电层312、下层金属阻挡层321、电容介电层322和上层金属阻挡层323上依次形成蚀刻停止层331和第二层间介电层332。这里，需要说明的是，蚀刻停止层311也是可选而非必需的。此外，如果第二层间介电层332是顶层层间介电层，则其上还可以形成例如由掺氟硅玻璃（FSG）构成的缓冲绝缘层（图中未示出）。

作为示例，蚀刻停止层331的构成材料可以与蚀刻停止层311的相同，第二层间介电层332的构成材料可以与层间介电层301、312的相同。

接着，如图3F中所示，依次蚀刻第二层间介电层332、蚀刻停止层331、第一层间介电层312和蚀刻停止层311，直至露出下层金属互连层302的表面，以在第一层间介电层312中形成通孔341a。其中，通孔341a与凹槽313形成为具有基本上相同的深度，并且形成通孔341a可以通过下列步骤进行：首先，在第二层间介电层332上形成具有开口图案的掩蔽层（图中未示出）；接着，以所述具有开口图案的掩蔽层作为掩膜，蚀刻第二层间介电层332、蚀刻停止层331和第一层间介电层312，从而在第一层间介电层312中形成通孔341a，并且之后，去除蚀刻停止层331的位于通孔341a中的部分，以露出下层金属互连层302，此时，掩蔽层也被部分或全部消耗；然后，去除剩余的掩蔽层。这里所采用的蚀刻气体可以与如前所述蚀刻第一层间介电层312以在其中形成凹槽313的相同，在此不再赘述。

这里，需要说明的是，对第一层间介电层312和第二层间介电层332所进行的蚀刻即是前面提及的主蚀刻，而去除蚀刻停止层311和331的工艺步骤通常被称为衬垫去除（LRM）。

此外，还需要说明的是，在形成通孔341a的同时，在第二层间介电层3322中会形成与其相连通的通孔。但是，这些位于第二层间介电层中的通孔会通过诸如单大马士革工艺等后续工艺形成其他互连结构，例如，沟槽。这将在后面参照图3G进一步描述。

然后，如图3G中所示，蚀刻第二层间介电层332和蚀刻停止层331，直至露出第一层间介电层312和上层金属阻挡层323的表面，以形成第一沟槽341b和第二沟槽342b。其中，第一沟槽341b形成在第二层间介电层332的位于通孔341a正上方的部分中且与通孔341a相连通，第二沟槽342b形成在第二层间介电层332的位于上层金属阻挡层323正上方的部分中。蚀刻第二层间介电层332以在其中形成第一沟槽341b和第二沟槽342b的方法以及所采用的蚀刻气体都可以与蚀刻第一层间介电层312以在其中形成凹槽313的相同，在此不再赘述。

之后，可以在第一沟槽341b、第二沟槽342b和通孔341a中，形成上层金属互连层（图中未示出），所述上层金属互连层包括第一金属互连布线和第二金属互连布线。其中，第一金属互连布线与下层金属互连层302相连，而下层金属互连层302又与下层金属阻挡层321相连，因而第一金属互连布线可以用于将作为MIM电容器的下电极板的下层金属阻挡层321连接到其他互连结构或半导体器件的源/漏区。第二金属互连布线与上层金属阻挡层323相连，因而可以用于将作为MIM电容器的上电极板的上层金属阻挡层323连接到其他互连结构或半导体器件的源/漏区。作为示例，第一和第二金属互连布线例如可以由铜构成，也可以由Al、Au、Ag和W以及它们的合金中的任何一种构成。当金属互连布线由铜构成时，可以通过溅射法沉积一层薄的铜籽晶（seed）层，然后通过电镀法形成铜层，并且可选地，在形成金属互连布线之前，可以预先形成一层金属阻挡层，以阻止铜扩散。

至此，完成了整个MIM电容器的制作。

接下来，参照图4，其中，示出了用于制作根据本发明第一实施例的MIM电容结构的方法的流程图。

首先，在步骤S401中，提供前端器件结构，在所述前端器件结构上形成有第一层间介电层312。其中，所述前端器件结构包括层间介电层301和下层金属互连层302，所述下层金属互连层302的表面与所述层间介电层301的表面齐平。

接着，在步骤S402中，蚀刻所述第一层间介电层312，直至露出所述下层金属互连层302的表面，以在所述第一层间介电层302中形成凹槽313。

然后，在步骤S403中，在所述第一层间介电层312上以及在所述凹槽313中，依次形成下层金属阻挡层321、电容介电层322和上层金属阻挡层323。

接着，在步骤S404中，平坦化所述上层金属阻挡层323，以使所述上层金属阻挡层323的表面与所述第一层间介电层312的表面齐平。

然后，在步骤S405中，在所述第一层间介电层312、所述下层金属阻挡层321、所述电容介电层322和所述上层金属阻挡层323上形成第二层间介电层332。

接着，在步骤S406中，依次蚀刻所述第二层间介电层332和所述第一层间介电层312，直至露出所述下层金属互连层302的表面，以在所述第一层间介电层312中形成通孔。

然后，在步骤S407中，蚀刻所述第二层间介电层332，直至露出所述第一层间介电层312和所述上层金属阻挡层323的表面，以在所述第二层间介电层332的位于所述通孔341a正上方的部分中形成第一沟槽341b，并且在所述第二层间介电层332的位于所述上层金属阻挡层323正上方的部分中形成第二沟槽342b。

最后，在步骤S408中，在所述第一沟槽341b、所述第二沟槽342b和所述通孔341a中，形成上层金属互连层。 [第二实施例]

下面，将参照图5A和5B、图6A至6I、图7以及图8来详细说明根据本发明的第二实施例。

参照图5A，其中，示出了包括根据本发明第二实施例的MIM电容结构和互连结构的半导体器件结构500的示意性剖面图。

如图5A中所示，所述半导体器件结构500包括半导体衬底（图中未示出）、MIM电容结构520a、520b和520c以及互连结构551~553，并且还包括层间介电层501、530和542以及形成在层间介电层501中的下层金属互连层502和形成在层间介电层542中的上层金属互连层533。其中，下层金属互连层502的表面与层间介电层501的表面齐平，MIM电容结构520a、520b和520c形成在层间介电层501上，并且这些电容结构的下电极板521与下层金属层502电性隔离。这里，需要说明的是，虽然图5A中将这些电容结构示出为共用同一个下电极板，即，下层金属阻挡层521，但是本领域技术人员应当认识到，这些电容结构也可以具有不同的下电极板。

层间介电层502、530和542依次形成在所述半导体衬底上，并且两相邻层间介电层之间，即，层间介电层502与530之间以及层间介电层530与542之间，分别形成有蚀刻停止层510和541。这里，需要说明的是，蚀刻停止层是可选而非必需的，其主要用于在过蚀刻层间介电层时保护该层间介电层下方的材料层不被损伤。

此外，互连结构551由通孔551a和沟槽551b构成，互连结构552由沟槽552b构成，且互连结构553由通孔553a和沟槽553b构成。在互连结构551~553之中，互连结构551和552分别与MIM电容结构的上、下电极板相连，而互连结构553则用于连接其他器件结构，例如，下层金属互连层502（如图中所示）、MOS器件结构的源/漏区等。

MIM电容结构520a包括下层金属阻挡层521、电容介电层522a和上层金属阻挡层523a。其中，下层金属阻挡层521可以用作MIM电容器的下电极板，且经由互连结构551（即，通孔551a和沟槽551b）而与上层金属互连层533中的一条金属互连布线相连，上层金属阻挡层523a可以用作MIM电容器的上电极板，且经由互连结构552（即，沟槽552b）而与上层金属互连层533中的另一条金属互连布线相连，并且电容介电层522a位于所述下电极板与所述上电极板之间。其他MIM电容结构520b和520c的结构与MIM电容结构520a的相似，但具有不同的面积。

从图5A中可以看出，互连结构551中的通孔551a和MIM电容结构520a被形成为具有基本上相同的深度，并且互连结构551中的沟槽551b和与MIM电容结构520a相连的沟槽552b也被形成为具有基本上相同的深度，且该深度可以由蚀刻停止层541控制。因此，与第一实施例中一样，在本实施例中，也能够避免由于各种互连结构中需要同时形成的通孔存在深度差而引起的问题，例如，MIM电容器的上电极板的损坏。同样，在本实施例中，通过由蚀刻停止层541控制主蚀刻的深度，也能够避免由于主蚀刻无法同时兼顾对蚀刻深度和蚀刻均匀性的控制而引起的问题，例如，金属互连层的薄层电阻均匀性不佳等。

此外，与第一实施例中一样，在本实施例中，形成MIM电容结构520a、520b和520c的工艺步骤也可以与形成互连结构551~552的大马士革工艺相兼容。在本实施例中，同样也采用单大马士革工艺。

这里，需要理解的是，虽然通常使用铜作为互连材料，但也可以使用铝、金、银、钨以及它们的合金中的任何一种作为互连材料。

参照图5B，其中，示出了根据本发明第二实施例的MIM电容结构的掩模版布局图。

如图5B中所示，与第一实施例相似，在掩模版中形成有相对较大的掩模图案550（用于形成用于MIM电容结构520a的凹槽）和相对较小的网格状掩模图案560（用于形成用于MIM电容结构520b和520c的凹槽）。在本实施例中，如图5B中所示通过使用网格状掩模图案形成用于MIM电容结构的凹槽，可以使电容量最大化。

接下来，将参照图6A至6I以及图7和图8来详细说明用于制作根据本发明第二实施例的MIM电容结构的方法。

参照图6A至6I，其中，示出了用于制作根据本发明第二实施例的MIM电容结构的方法的示意性剖面图。

首先，如图6A中所示，提供前端器件结构。其中，在所述前端器件结构上形成有下层金属阻挡层621。作为示例，所述前端器件结构例如可以包括层间介电层601和下层金属互连层（图中未示出），并且所述下层金属互连层的表面与层间介电层601的表面齐平。另外，所述前端器件结构600例如还可以包括半导体衬底（图中未示出）。在该半导体衬底中已经形成有源/漏区、隔离槽、场氧化层等，且在该半导体衬底上例如可以形成有一层USG或PSG，以平坦化半导体衬底的表面，用于进行后续工艺，例如，在其上形成层间介电层601。这里，需要说明的是，根据本实施例的方法可以将MIM电容结构制作于任何金属互连层之间，且优选制作于顶层金属（TM）与其下层金属互连层之间。

此外，在本实施例中，所述层间介电层601与下层金属阻挡层621之间例如可以形成有蚀刻停止层610。如本领域技术人员已知的，蚀刻停止层610也是可选而非必需的。

接着，如图6B中所示，蚀刻下层金属阻挡层621和蚀刻停止层610，直至露出层间介电层601的表面，以形成MIM电容器的下电极板。其中，例如可以通过形成具有开口图案的光致抗蚀剂层以作为掩膜来进行蚀刻。

作为示例，蚀刻下层金属阻挡层621的气体可以包含CF₄、CHF₃、CH₂F₂和C₂F₆中的一种或多种。在本实施例中，采用包含Ar、CF₄、O₂和CHF₃的混合气体，其中，Ar的流速为200~500sccm，CF₄的流速为100~500sccm，O₂的流速为10~100sccm，且CHF₃的流速为0~200sccm。优选地，Ar的流速为300sccm，CF₄的流速为200sccm，O₂的流速为20sccm，且CHF₃的流速为50sccm。

接着，如图6C中所示，在下层金属阻挡层621的表面和层间介电层601的表面上形成第一层间介电层630。其中，可以在形成第一层间介电层630之前，在下层金属阻挡层621的表面和蚀刻停止层610的表面上形成一层蚀刻停止层（图中未示出），用以在过蚀刻第一层间介电层630时保护下层金属阻挡层621不被损伤。该层蚀刻停止层也是可选而非必需的。

接着，如图6D中所示，蚀刻第一层间介电层630，以露出下层金属阻挡层621的表面，从而在第一层间介电层630中形成位于下层金属阻挡层621上方的凹槽613。其中，可以采用与第一实施例中形成凹槽313相同的方法，在第一层间介电层630中形成凹槽613。

接着，如图6E中所示，在第一层间介电层630的表面上以及在凹槽613中，依次形成电容介电层622和上层金属阻挡层623。其中，上层金属阻挡层623可以用作MIM电容器的上电极板。作为示例，可以沿第一层间介电层630的上表面形状以及凹槽613的内表面形状，通过CVD或ALD法形成电容介电层622，其中，电容介电层622的位于凹槽613中的部分的厚度小于凹槽613的深度。然后，通过溅射法在电容介电层622上形成上层金属阻挡层623，以填充凹槽613。

然后，如图6F中所示，平坦化上层金属阻挡层623，以使其表面与第一层间介电层630的表面齐平。作为示例，可以通过CMP来进行平坦化。

至此，完成了根据本实施例的MIM电容结构的制作。

接着，如图6G中所示，在第一层间介电层630、电容介电层622和上层金属阻挡层623上依次形成蚀刻停止层641和第二层间介电层642。这里，需要说明的是，蚀刻停止层641也是可选而非必需的。此外，在第二层间介电层642上还可以形成例如由掺氟硅玻璃（FSG）构成的缓冲绝缘层（图中未示出）。

接着，如图6H中所示，依次蚀刻第二层间介电层642、蚀刻停止层641、第一层间介电层630和蚀刻停止层610，以露出下层金属阻挡层621的表面，从而在第一层间介电层630中形成通孔651a。其中，通孔651a与凹槽613形成为具有基本上相同的深度。

这里，需要说明的是，在形成通孔651a的同时，在第二层间介电层642中会形成与其相连通的通孔。但是，这些位于第二层间介电层中的通孔会通过诸如单大马士革工艺等后续工艺形成其他互连结构，例如，沟槽。这将在后面参照图6I进一步描述。

然后，如图6I中所示，蚀刻第二层间介电层642和蚀刻停止层641，直至露出第一层间介电层630和上层金属阻挡层623的表面，以形成第一沟槽651b和第二沟槽652b。其中，第一沟槽651b形成在第二层间介电层642的位于通孔651a正上方的部分中且与通孔651a相连通，第二沟槽652b形成在第二层间介电层642的位于上层金属阻挡层623正上方的部分中。

之后，可以在第一沟槽651b、第二沟槽652b和通孔651a中，形成上层金属互连层（图中未示出），所述上层金属互连层包括第一金属互连布线和第二金属互连布线。其中，第一金属互连布线与下层金属阻挡层621相连，因而可以用于将作为MIM电容器的下电极板的下层金属阻挡层621连接到其他互连结构或半导体器件的源/漏区。第二金属互连布线与上层金属阻挡层623相连，因而可以用于将作为MIM电容器的上电极板的上层金属阻挡层623连接到其他互连结构或半导体器件的源/漏区。

至此，完成了整个MIM电容器的制作。

这里，需要说明的是，在本实施例中，层间介电层、金属阻挡层、电容介电层、金属互连层以及蚀刻停止层的构成材料及其形成工艺均与第一实施例中的相同。此外，在本实施例中，蚀刻层间介电层以及去除蚀刻停止层的蚀刻气体也与第一实施例中的相同。

此外，还需要说明的是，用于连接半导体器件中的其他器件结构的互连结构（例如，图5中的互连结构553）可以与用于MIM电容结构的互连结构同时形成，图7中示出了这样同时形成的MIM电容结构和互连结构的示意性剖面图。如图7中所示，用于将下层金属互连层702连接到半导体器件中的其他器件结构（例如，上层金属互连层）的通孔753a和沟槽753b可以分别与通孔651a和沟槽651b、652b在同时形成。从图7中可以看出，通孔651a和通孔753a的深度差基本上等于蚀刻停止层610和下层金属阻挡层的厚度之和。在传统CMOS工艺中，该深度差大约为300~600埃，从而能够有效缓解如前所述现有技术中由于需要同时形成深度差较大的多种通孔而导致电极板穿通从而令MIM电容结构失效的情况。

接下来，参照图8，其中，示出了用于制作根据本发明第二实施例的MIM电容结构的方法的流程图。

首先，在步骤S801中，提供前端器件结构。其中，所述前端器件结构包括半导体衬底和形成在所述半导体衬底上的层间介电层601，并且在所述层间介电层601的表面上形成有下层金属阻挡层621。

接着，在步骤S802中，蚀刻下层金属阻挡层621，直至露出层间介电层601的表面。

接着，在步骤S803中，在下层金属阻挡层621的表面和层间介电层601的表面上形成第一层间介电层630。

接着，在步骤S804中，蚀刻第一层间介电层630，直至露出下层金属阻挡层621的表面，从而在第一层间介电层630中形成位于下层金属阻挡层621上方的凹槽613。

接着，在步骤S805中，在第一层间介电层630的表面上以及在凹槽613中，依次形成电容介电层622和上层金属阻挡层623。

接着，在步骤S806中，平坦化上层金属阻挡层623，以使上层金属阻挡层623的表面与第一层间介电层630的表面齐平

接着，在步骤S807中，依次蚀刻第二层间介电层642和第一层间介电层630，直至露出下层金属阻挡层621的表面，以在第一层间介电层630中形成位于下层金属阻挡层621上方的通孔651a。

接着，在步骤S808中，蚀刻第二层间介电层642，直至露出第一层间介电层630和上层金属阻挡层623的表面，以在第二层间介电层642的位于通孔651a正上方的部分中形成第一沟槽651b，并且在第二层间介电层642的位于上层金属阻挡层623正上方的部分中形成第二沟槽652b。

最后，在步骤S809中，在第一沟槽651b、第二沟槽652b和通孔651a中，形成上层金属互连层。

此外，对于本领域技术人员而言应当认识到，由于本实施例中MIM电容结构的上、下电极板均通过上层金属互连层而与半导体器件中的其他器件结构相连，因而，根据本实施例的MIM电容结构也可以直接制作于半导体衬底上而无需提供层间介电层601。 [第三实施例]

下面，将参照图9来说明根据本发明的第三实施例。在本实施例中，MIM电容结构直接制作于半导体衬底上，而不是制作于层间介电层上。除此之外，本实施例的其他方面均与第二实施例的相同。

参照图9，其中，示出了用于制作根据本发明第三实施例的MIM电容结构的方法的流程图。

首先，在步骤S901中，提供前端器件结构。其中，所述前端器件结构包括半导体衬底，并且在所述前端器件结构的表面上形成有下层金属阻挡层。

接着，在步骤S902中，蚀刻所述下层金属阻挡层，直至露出所述前端器件结构的表面。

接着，在步骤S903中，在所述下层金属阻挡层的表面和所述前端器件结构的表面上形成第一层间介电层。

接着，在步骤S904中，蚀刻所述第一层间介电层，直至露出所述下层金属阻挡层的表面，以在所述第一层间介电层中形成凹槽。

接着，在步骤S905中，在所述第一层间介电层的表面上以及在所述凹槽中，依次形成电容介电层和上层金属阻挡层。

接着，在步骤S906中，平坦化所述上层金属阻挡层，以使所述上层金属阻挡层的表面与所述第一层间介电层的表面齐平。

接着，在步骤S907中，在所述第一层间介电层、所述电容介电层和所述上层金属阻挡层上形成第二层间介电层。

接着，在步骤S908中，依次蚀刻所述第二层间介电层和所述第一层间介电层，直至露出所述下层金属阻挡层的表面，以在所述第二层间介电层中形成位于所述下层金属阻挡层上方的通孔。

接着，在步骤S909中，蚀刻所述第二层间介电层，直至露出所述第二层间介电层和所述上层金属阻挡层的表面，以在所述第二层间介电层的位于所述通孔正上方的部分中形成第一沟槽，并且在所述第二层间介电层的位于所述上层金属阻挡层正上方的部分中形成第二沟槽。

最后，在步骤S910中，在所述第一沟槽、所述第二沟槽和所述通孔中，形成上层金属互连层。 [本发明的工业实用性]

根据如上所述的实施例制造的MIM电容结构可应用于多种集成电路（IC）中。根据本发明的IC可以是存储器电路，例如，随机存取存储器（RAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、静态RAM（SRAM）、或只读存储器（ROM）等。根据本发明的IC还可以是逻辑器件，例如，可编程逻辑阵列（PLA）、专用集成电路（ASIC）、合并式DRAM逻辑集成电路（掩埋式DRAM）、射频电路或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，例如，个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外，本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种用于制作金属-绝缘体-金属电容结构的方法，包括：

提供前端器件结构，在所述前端器件结构上形成有第一层间介电层；

蚀刻所述第一层间介电层，直至露出所述前端器件结构的表面，以在所述第一层间介电层中形成凹槽；

在所述第一层间介电层上以及在所述凹槽中，依次形成下层金属阻挡层、电容介电层和上层金属阻挡层；以及

平坦化所述上层金属阻挡层，以使所述上层金属阻挡层的表面与所述第一层间介电层的表面齐平。

2.根据权利要求1所述的方法，其中，所述依次形成下层金属阻挡层、电容介电层和上层金属阻挡层包括：

在所述第一层间介电层的表面上以及在所述凹槽中，依次形成所述下层金属阻挡层和所述电容介电层，所述下层金属阻挡层和所述电容介电层的位于所述凹槽中的部分的总厚度小于所述凹槽的深度；以及

在所述电容介电层上形成所述上层金属阻挡层，以填充所述凹槽。

3.根据权利要求1或2所述的方法，其中，在所述平坦化所述上层金属阻挡层之后，进一步包括：

在所述第一层间介电层、所述下层金属阻挡层、所述电容介电层和所述上层金属阻挡层上形成第二层间介电层；以及

依次蚀刻所述第二层间介电层和所述第一层间介电层，直至露出所述前端器件结构的表面，以在所述第一层间介电层中形成通孔。

4.根据权利要求3所述的方法，其中，所述通孔和所述凹槽被形成为具有基本上相同的深度。

5.根据权利要求3所述的方法，其中，在形成所述层间介电层之前形成一层蚀刻停止层，并且蚀刻所述层间介电层包括蚀刻该层蚀刻停止层。

6.根据权利要求5所述的方法，其中，所述蚀刻停止层的构成材料选自SiC、SiN、SiCN、SiON和SiCO中的至少一种。

7.根据权利要求3所述的方法，其中，所述第一层间介电层和所述第二层间介电层的构成材料为低介电常数材料。

8.根据权利要求3所述的方法，其中，所述凹槽对应于掩模版布局中的网格状图案。

9.根据权利要求3所述的方法，其中，所述电容介电层的构成材料选自SiO₂、Si₃N₄、Ta₂O₅、TiO₂和Al₂O₃中的至少一种。

10.根据权利要求9所述的方法，其中，所述电容介电层通过原子层沉积或化学气相沉积形成。

11.根据权利要求3所述的方法，其中，所述上层金属阻挡层和所述下层金属阻挡层是由Ta、TaN或WN构成的单层金属层或者具有Ta/TaN层叠结构的多层金属层。

12.根据权利要求3所述的方法，其中，所述前端器件结构包括层间介电层和下层金属互连层，并且所述下层金属互连层的表面与所述层间介电层的表面齐平。

13.根据权利要求3所述的方法，其中，所述前端器件结构包括半导体衬底。

14.一种金属-绝缘体-金属电容结构，所述电容结构形成在层间介电层中的凹槽中，并且包括：

下电极板，由下层金属阻挡层构成；

上电极板，由上层金属阻挡层构成；和

电容介电层，位于所述上电极板与所述下电极板之间，

其中，所述下层金属阻挡层和所述电容介电层的位于所述凹槽中的部分的总厚度小于所述凹槽的深度，并且所述上层金属阻挡层形成在所述电容介电层上，并填充所述凹槽。

15.根据权利要求14所述的方法，其中，所述层间介电层的构成材料为低介电常数材料。

16.根据权利要求14所述的方法，其中，所述电容介电层的构成材料选自SiO₂、Si₃N₄、Ta₂O₅、TiO₂和Al₂O₃中的至少一种。

17.根据权利要求16所述的方法，其中，所述电容介电层通过原子层沉积或化学气相沉积形成。

18.根据权利要求14所述的方法，其中，所述上层金属阻挡层和所述下层金属阻挡层是由Ta、TaN或WN构成的单层金属层或者具有Ta/TaN层叠结构的多层金属层。

19.一种用于制作金属-绝缘体-金属电容结构的方法，包括：

提供前端器件结构，在所述前端器件结构的表面上形成有下层金属阻挡层；

蚀刻所述下层金属阻挡层，直至露出所述前端器件结构的表面；

在所述下层金属阻挡层的表面和所述前端器件结构的表面上形成第一层间介电层；

蚀刻所述第一层间介电层，直至露出所述下层金属阻挡层的表面，以在所述第一层间介电层中形成位于所述下层金属阻挡层上方的凹槽；

在所述第一层间介电层的表面上以及在所述凹槽中，依次形成电容介电层和上层金属阻挡层；

20.根据权利要求19所述的方法，其中，所述依次形成电容介电层和上层金属阻挡层包括：

在所述第一层间介电层的表面上以及在所述凹槽中，形成所述电容介电层，所述电容介电层的位于所述凹槽中的部分的厚度小于所述凹槽的深度；以及

21.根据权利要求19或20所述的方法，其中，在所述平坦化所述上层金属阻挡层之后，进一步包括：

在所述第一层间介电层、所述电容介电层和所述上层金属阻挡层上形成第二层间介电层；以及依次蚀刻所述第二层间介电层和所述第一层间介电层，直至露出所述下层金属阻挡层的表面，以在所述第二层间介电层中形成位于所述下层金属阻挡层上方的通孔。

22.根据权利要求21所述的方法，其中，所述通孔和所述凹槽被形成为具有基本上相同的深度。

23.根据权利要求21所述的方法，其中，在形成所述层间介电层之前形成一层蚀刻停止层，并且蚀刻所述层间介电层包括蚀刻该层蚀刻停止层。

24.根据权利要求23所述的方法，其中，所述蚀刻停止层的构成材料选自SiC、SiN、SiCN、SiON和SiCO中的至少一种。

25.根据权利要求21所述的方法，其中，所述第一层间介电层和所述第二层间介电层的构成材料为低介电常数材料。

26.根据权利要求21所述的方法，其中，所述凹槽对应于掩模版布局中的网格状图案。

27.根据权利要求21所述的方法，其中，所述电容介电层的构成材料选自SiO₂、Si₃N₄、Ta₂O₅、TiO₂和Al₂O₃中的至少一种。

28.根据权利要求27所述的方法，其中，所述电容介电层通过原子层沉积或化学气相沉积形成。

29.根据权利要求21所述的方法，其中，所述上层金属阻挡层和所述下层金属阻挡层是由Ta、TaN或WN构成的单层金属层或者具有Ta/TaN层叠结构的多层金属层。

30.根据权利要求21所述的方法，其中，所述前端器件结构包括层间介电层和下层金属互连层，并且所述下层金属互连层的表面与所述层间介电层的表面齐平。

31.根据权利要求21所述的方法，其中，所述前端器件结构包括半导体衬底。

32.一种金属-绝缘体-金属电容结构，所述电容结构形成在其中具有凹槽的层间介电层中，并且包括：

下电极板，由下层金属阻挡层构成；

上电极板，由上层金属阻挡层构成；和

电容介电层，位于所述上电极板与所述下电极板之间，

其中，所述凹槽位于所述下层金属阻挡层上方，所述电容介电层的位于所述凹槽中的部分的厚度小于所述凹槽的深度，并且所述上层金属阻挡层形成在所述电容介电层上，并填充所述凹槽。

33.根据权利要求32所述的方法，其中，所述层间介电层的构成材料为低介电常数材料。

34.根据权利要求32所述的方法，其中，所述电容介电层的构成材料选自SiO₂、Si₃N₄、Ta₂O₅、TiO₂和Al₂O₃中的至少一种。

35.根据权利要求34所述的方法，其中，所述电容介电层通过原子层沉积或化学气相沉积形成。

36.根据权利要求32所述的方法，其中，所述上层金属阻挡层和所述下层金属阻挡层是由Ta、TaN或WN构成的单层金属层或者具有Ta/TaN层叠结构的多层金属层。

37.一种包含根据权利要求1至36中任一项所述的电容结构的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式DRAM和射频电路。

38.一种包含根据权利要求1至36中任一项所述的电容结构的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机和蜂窝电话。