JP2004128498A - コンデンサ構造及びこれをジュアルダマスカス過程にて製造する方法 - Google Patents
コンデンサ構造及びこれをジュアルダマスカス過程にて製造する方法 Download PDFInfo
- Publication number
- JP2004128498A JP2004128498A JP2003334485A JP2003334485A JP2004128498A JP 2004128498 A JP2004128498 A JP 2004128498A JP 2003334485 A JP2003334485 A JP 2003334485A JP 2003334485 A JP2003334485 A JP 2003334485A JP 2004128498 A JP2004128498 A JP 2004128498A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- conductive
- forming
- bottom plate
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims abstract description 33
- 230000009977 dual effect Effects 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 239000000758 substrate Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims description 4
- 229910002113 barium titanate Inorganic materials 0.000 claims description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 claims description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000000873 masking effect Effects 0.000 description 7
- 239000010409 thin film Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- -1 e.g. Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 本発明は、コンデンサ構造及びこれをジュアルダマスカス過程を用いて製造する方法を提供する。
【解決手段】 本発明は、ジュアルダマスカス過程を用いてコンデンサを形成するための装置及び製造過程に係る。コンデンサのボタムプレートはジュアルダマスカス過程に従って形成される上側の第一の導電バイアに電気的に接続される。コンデンサのトッププレートは上側の第二の導電バイアに接続される。これらトップとボタムプレートの間には誘電材が配置される。
【選択図】図１
【解決手段】 本発明は、ジュアルダマスカス過程を用いてコンデンサを形成するための装置及び製造過程に係る。コンデンサのボタムプレートはジュアルダマスカス過程に従って形成される上側の第一の導電バイアに電気的に接続される。コンデンサのトッププレートは上側の第二の導電バイアに接続される。これらトップとボタムプレートの間には誘電材が配置される。
【選択図】図１
Description
本発明は、電流を導通するように設計された様々な導電タイプの接合部を含む集積回路半導体デバイス、及びこのようなデバイスを製造する方法に係る。より詳細には、本発明は、ジュアルダマスカス相互接続系（dual damascene interconnect system）を採用する集積回路半導体デバイスに用のコンデンサ構造及びこのようなコンデンサを製造するための方法（process）に係る。
集積回路半導体デバイスにおいては、コンデンサは、接合コンデンサ或いは薄膜コンデンサとして形成される。周知のように、半導体接合間に逆バイアス電圧を加えると、可動キャリアがこの接合部から離れる方向に移動し、このため空乏領域が形成される。この空乏領域は、平行板コンデンサ（parallel-plate capacitor）の誘電体として機能し、この空乏幅（depletion width）はこれらプレート間の距離を表す。こうして接合容量は空乏幅の関数となり、一方、空乏幅は加えられる逆バイアス電圧と接合近傍の不純物濃度の関数となる。
薄膜コンデンサも、これは従来の離散がた平行板コンデンサの直接の小型版（direct miniaturization）であるが、半導体回路内に製造される。離散型コンデンサと同様に、薄膜コンデンサは、誘電体によって分離された２つの導電層を備える。一つのタイプの薄膜コンデンサは、金属酸化物半導体（metal-oxide-semiconductor）コンデンサとして形成され、高濃度にドーピングされたボタムプレートと、二酸化ケイ素の誘電層と、金属のトッププレートを有する。誘電層は、他の材料、例えば、五酸化タンタル、チタン酸バリウム、チタン酸ストロンチウム、チタン酸バリウムストロンチウム、窒化ケイ素或いは二酸化ケイ素から形成することもできる。ボタムプレートは、典型的には、高濃度にドーピングされた多結晶シリコン（ポリシリコン）から形成される。トッププレートは、窒化チタン、チタン、タングステン或いは白金を含む、様々な金属から形成される。別のやり方として、薄膜コンデンサは、トッププレートとボタムプレートを形成する２つの金属層とこれを分離する誘電層から形成し、これら層を更に所望のサイズと容量値を達成するためにパターニング及びエッチングすることもできる。
従来の方法においては、半導体基板内に形成されるデバイスの能動エリア間の相互接続は、基板の複数のレベル内に形成され、導電垂直バイア或いはプラブにて相互接続された導電トレース或いはラインを含む導電金属層（conductive metal layers）によって達成される。第一のレベルのバイア（vias）は、デバイスの能動エリアへの電気接続を与える。より高いレベルの所のバイアは、隣接するレベルの導電トレースを相互接続する。これら電極配線層（metallization layers）を形成するためには、導体トレースを形成するための導体の堆積、パターン化、マスキング及びエッチングステップ、及び導体プラグを形成するためのパターン化及び堆積ステップが要求される。
デバイスの能動エリア（例えば、MOSFETのゲート、ソース或いはドレーンの電極）に接続される金属バイア（metal vias）は、典型的には、メタル‐1電極配線層（metal-1 metallization layer）或いは第一のレベルの電極配線（metallization ）と呼ばれる。上側レベル内の金属バイアは、垂直方向に隣接する導電トレース（conductive traces）を相互接続し、これら導電トレースは、メタル-2層（metal-2 layer）と呼ばれる。簡単のために、金属から半導体への（metal-to-semiconductor）電気接続と金属から金属への（metal-to-metal）電気接続は、ここでは両方とも、金属相互接続（metal interconnections或いはmetal interconnects）と呼ばれる。
最近、銅の合金を、半導体デバイス内の電極配線のために用いることに大きな関心が寄せられている。銅はアルミニウムと較べてより有利な電気移動抵抗（electromigration resistance）と、これも有利な約1.7micro-ohm-cmなる比較的低い抵抗率を有する。ただし、不幸なことに、銅材は、エッチングが困難であり、このために、この過程を簡素化するため、及び金属エッチングステップを排除するために、ジュアルダマスカス過程（dual damascene process）が開発されている。
ジュアルダマスカス構造は、下側相互接続レベル内の下側デバイスの能動エリア或いは下側導電ラナーと接触する下側導電バイアを有し、この導電バイアは、従来の相互接続系のプラグ構造（plug structure）と同一の機能を果たす。このジュアルダマスカス構造は、更に、導電バイアを相互接続するための上側インレイド導電ラナー（inlaid conductive runner）を含む。これら導電バイア及び相互接続導電ラナーを形成するためには、最初に、デバイスの誘電層内にバイア及び相互接続水平トレンチが形成され、次に、導電材、例えば、銅が、これらバイアとトレンチの両方に同時に堆積される。この過程は従来の相互接続系によるが、この過程を用いること、プラブ構造と上側導電層を、別個の処理ステップにて形成する必要性を排除することができる。
コンデンサは、共有譲渡された特許出願（commonly-assigned patent appliation）第6,320,244号に説明されるジュアルダマスカス構造においては井戸内に形成される。
コンデンサは井戸内に形成される３つの上側層を含み、これには、井戸の内側に張られる第一の電極、この上に形成されるコンデンサの誘電層、及びこの誘電層の上に形成される第二の電極が含まれる。
本発明によると、ジュアルダマスカス相互接続系用のコンデンサは、ボタムプレート、コンデンサの誘電層、及びこの誘電基板内に形成されるトッププレートを含む。誘電基板は、ジュアルダマスカス構造の上側面上のバリア層の上に形成され、ジュアルダマスカス構造は導電バイアと上側導電ラナーを含む。これら導電バイアは、各々、コンデンサのトッププレート或いはボタムプレートの一つと電気的に接続される。
以下の好ましい実施例の説明を、図面を参照しながら読むことで、本発明と、本発明の更なる長所及び用途がより一層理解できるものである。慣習に従って、説明される様々な要素は、実寸では描かれておらず、本発明と関連する特定の要素が強調して描かれている。
図面及びテキストを通じて同一の参照符号は類似の要素を示す。
図面及びテキストを通じて同一の参照符号は類似の要素を示す。
長所として、本発明の教示に従って形成されるコンデンサは、上述のように、誘電層32がトッププレート34と自己整合するようにパターン化されるために、必要とされるマスク及びマスキングステップの回数が少なくて済む。このためデバイスの製造コストと製造時間を低減することができる。薄膜コンデンサを形成するための従来の技術による過程で要求されるエッチング停止層は不要となる。更に、バリア層28の上にボタムプレート30を形成することで、ボタムプレート30内のキーホール効果（keyholing effects）が低減される。当分野においては周知のように、タングステンプラグの場合は、不規則な或いは平坦でない上側表面を有し、この内部に間隙或いは「キーホール（keyholes）が形成されることがある。コンデンサプレートがこのようなキーホールを有する表面上に形成されると、これらキーホール内に材料が充填され、不規則な形状が形成される。このため、容量の値が所望の容量からずれることがある。本発明の教示によると、これらキーホール効果が、コンデンサプレートは、タングステンやキーホール効果を示す他の材料上には形成されないため排除される。
以下に、本発明を、本発明の好ましい実施例が示される図面を参照しながら説明する。
本発明は、ただし、多くの異なる形式にて実現することができ、従ってここに示される実施例に限定されるものではないことに注意する。
本発明は、ただし、多くの異なる形式にて実現することができ、従ってここに示される実施例に限定されるものではないことに注意する。
本発明は、コンデンサ構造と、金属酸化膜金属型コンデンサ（metal-oxide-metal capacitor）を、ジュアルダマスカス電極配線過程（dual damascene metallization process）を用いて製造するための関連する製造技術に係る。もう一つの実施例においては、コンデンサプレートを形成するために、金属を用いる代りにドーピングされたポリシリコンが用いられる。
図1に示すように、集積回路デバイス4は半導体基板6を含み、ここに様々なデバイス、例えば、トランジスタ（図示せず）が、周知の半導体処理過程を用いて形成される。第一のレベルのジュアルダマスカス相互接続構造（dual damascene interconnect structure）8は、これらデバイスを相互接続し、更に、第二のレベルのジュアルダマスカス相互接続構造10とコンデンサ14への電気接続を提供するが、これらは両方とも、本発明の技術に従って、第一のレベルのジュアルダマスカス相互接続構造8の上側にこれを覆うように形成される。
第一のレベルのジュアルダマスカス相互接続構造8は、誘電スタック16内に周知の技法に従って形成され、導電ラナー18、19を含み、これら導電ラナー18、19は、ページは（page）内へと延び、それぞれ、下側の導電バイア20、22と垂直に形成される。周知のダマスカス技法に従ってこれら導電ラナー18，19及び導電バイア20、22と隣接して形成される幾つかのバリア層及びシード層は示されていない。従来から、これら導電ラナー18、19及び導電バイア20、22は銅にて形成される。誘電スタック16には、好ましくは、導電バイア20、22と導電ラナー18、19との間の寄生容量を制限するために、（約４より低い）比較的低い誘電定数（dielectric constant）を有する材料から形成される。トップ面23上には銅拡散バリア層28が形成される。
コンデンサ14は、銅拡散バリア層28に粘着する導電材から形成されるボタムプレート30を含む。ボタムプレート30を（マスキング及びエッチングステップを用いて）パターン化した後に、この上に誘電層32とコンデンサの導電性トッププレート34が形成される。この誘電層32及びトッププレート34は、以下に説明するようにエッチング及びパターン化される。
誘電スタック24内に形成されるジュアルダマスカス相互接続構造10は導電バイア40を含み、導電バイア40は、導電ラナー18と導電ラナー42とを相互接続し、更に、コンデンサ14のボタムプレート30に電気的に接続される。ジュアルダマスカス相互接続構造10は、更に、導電バイア44を含むが、これは導電ラナー19と導電ラナー46を相互接続し、更にトッププレート34に電気的に接続される。
図1に示される誘電スタック16は、ジュアルダマスカス相互接続構造8を含むが、一例としてコンデンサ14に対する下側層を構成する。当業者には理解できるように、集積回路デバイス4全体に渡って複数のレベルの所に複数の相互接続層が存在し、こうして、コンデンサ14は、これら相互接続レベルのどこに形成することもできる。更に、もう一つの実施例においては、コンデンサ14は、単一ダマスカス過程を用いて形成される。
次に、図2から6との関連で、本発明の教示に従って集積回路デバイス4を形成するためのジュアルダマスカス過程と、コンデンサ14を形成するための過程について説明する。図2に示すように、誘電スタック16が設けられ、この中に、導電ラナー18、19、これと関連する導電バイア20、22、及びバリア層28を含む、ジュアルダマスカス相互接続構造8が形成される。ジュアルダマスカス相互接続構造8を形成するためには、誘電スタック16内に、従来のエッチング過程を用いて、垂直開口と水平トレンチが形成される。これら開口は、半導体基板6の上側表面へと延びるデバイス領域（図示せず）と接触するように下側へと延びる。図2には示されないが、銅を電気的に堆積する前に、これらトレンチと垂直開口の側壁とボタム面には、バリア層とシード層が形成される。バリア層は、トレンチ内にスパッタリングされるが、このための候補材料としては、タンタル、窒化タンタル、チタン、及び窒化チタンが含まれる。シード層は、通常は、薄い銅の層から成り、好ましくは、スパッタリングによって堆積される。シード層は、その後、従来のジュアルダマスカス処理に従って、これらトレンチ及びバイア内に銅を電気メッキするための開始層として機能する。代替として、これらバリア層とシード層は、従来の化学蒸着或いは当分野において周知の他の方法を用いて堆積することもできる。
銅の代りに、周知のリフロー技術を用いて、導体バイアを形成するために、垂直開口内にアルミニウムを形成することもできる。この実施例においては、バリア層28が、上側の垂直バイアを形成する際に、下側のアルミニウム導電プラグがエッチングされるのを防止するためのエッチング停止層（etch stop layer）として機能する。この実施例においては、この中にアルミニウムを形成する前に、さらに、例えば、チタン/窒化チタン/チタンスタックから成るウエッチング層/バリア層をこれら垂直開口の側壁に形成することが要求される。トレンチ及びバイア内へのアルミニウムの形成については、例えば、共同所有される（commonly-owned）合衆国特許5,523,259及び5,641,994を参照されたい。
導電ラナー18、19を形成した後に、誘電スタック16に化学的/機械的ポリッシングステップを施すことで、トップ面23が平坦化され、銅の過充填が除去される。次に、トップ面23上に、導体ラナー18、19からの銅が任意の隣接する誘電材内に拡散するのを防止するために、通常は、窒化ケイ素、炭化ケイ素、シリコンオキシカーバイド（silicon-oxy-carbide）或いはシリコンオキシナイトライド（silicon-oxy-nitride）から成る銅拡散バリア層28が形成される。
本発明によると、次に、このバリア層28上にコンデンサのボタムプレート30が形成され、必要に応じて、所望の形状とサイズを得るために、第一のマスキングステップを用いてパターン化及びエッチングされる。このボタムプレート30は、例えば、チタン、窒化チタン、或いは窒化タンタルから、物理的或いは化学的蒸着過程、或いは当分野において周知の他の過程を用いて形成される。
次に、図3に示すように、ボタムプレート30とバリア層28の露出された領域上にコンデンサ誘電層32が堆積される。コンデンサの誘電層32は、当業者に周知の、とりわけ、以下の材料、つまり：酸化シラン、五酸化タンタル、チタン酸バリウム、チタン酸ストロンチウム、チタン酸バリウムストロンチウム（barium strontium titanate）、酸化ハフニウム、二酸化ケイ素、の任意の一つから形成される。この誘電層32は、化学蒸着、或いは当業者に周知の類似の方法を用いて堆積される。次に、この誘電層32上にコンデンサのトッププレート34が形成される。このコンデンサのトッププレート34は、コンデンサのボタムプレート30と同一の材料から形成される。
次に、図4に示すように、トッププレート34が、第二のマスキングステップを用いてパターニング及びエッチングされ、所定の形状と寸法にされる。次に、図5に示すように、コンデンサの誘電層32がトッププレート34と整合するようにエッチバックされる。このステップには、ブランケットマスキング（blanket masking）と呼ばれるが、追加のマスクを形成することは必要とされない。これは、トッププレート34が誘電層32の最終形状を定義（区画）するマスクとして機能するためである。こうして、本発明においては２つのマスキングステップのみが必要とされ、従来のコンデンサ製造過程よりステップ数を低減することができる。
この集積回路デバイス4を製造する過程によると、次に、図6に示すように、誘電スタック16とコンデンサ14の上に、ジュアルダマスカス相互接続構造10を含む誘電スタック24が従来のやり方にて形成される。導電バイア40、44とこの上に形成される導電ラナー42、46を含む、ジュアルダマスカス相互接続構造10が、上述のジュアルダマスカス相互接続構造8を形成する方法と類似のやり方にて形成される。導電バイア40に対する垂直バイアは、コンデンサのボタムプレート30とバリア層28を下方に貫通して導電ラナー18へと延びる。こうして、このバイアが銅にて充填されると、導電バイア40が、導電ラナー42、ボタムプレート30及び導電ラナー18に電気的に接続される。同様に、導電バイア44に対する垂直バイアも、トッププレート34、コンデンサの誘電層32及びバリア層28を下方に貫通して導電ラナー19へと延びる。こうして、このバイアが銅にて充填されると、導電バイア44が導電ラナー46、トッププレート34及び導電ラナー19に電気的に接続される。こうして、コンデンサ14は、説明のように、様々なジュアルダマスカス相互接続構造を通じて集積回路4内へと電気的に接続される。
当業者においては理解できるように、本発明の教示に従って形成されるコンデンサは、集積回路デバイス４の回路の必要性に応じて様々なサイトに製造することができる。更に、このコンデンサは、必要に応じて、任意の相互接続層内に形成することができる。コンデンサは、容量は誘電層の厚さと材料及びトップ及びボタムプレートの面積の関数であるため、必要に応じて、任意のサイズにすることができる。
ジュアルダマスカス接続構造８は平坦な表面を提供し、本発明のコンデンサ14は、上述の従来の技術による共同所有される特許ではコンデンサが井戸内に形成されるが、これとは対照的にこの平坦な表面上に形成される。
以上、コンデンサを集積回路デバイス内に形成するために有効なアーキテクチャと過程について説明した。上では本発明の特定の用途が説明されたが、ここに開示される原理は、単に、本発明を、様々なやり方で、様々な回路構造内で、実施するための基本を示すものであり、本発明の範囲内で、様々なバリエーションが可能であり、本発明はクレームによってのみ制限されるものである。
4 集積回路デバイス8 ジュアルダマスカス相互接続構造10 第二のレベルのジュアルダマスカス相互接続構造14 コンデンサ16 誘電スタック18、19 導電ラナー
20、22 下側導電バイア
24 誘電スタック
28 銅拡散バリア層
30 ボタムプレート
32 コンデンサの誘電層
34 トッププレート
20、22 下側導電バイア
24 誘電スタック
28 銅拡散バリア層
30 ボタムプレート
32 コンデンサの誘電層
34 トッププレート
Claims (14)
- 集積回路デバイスであって、
誘電基板と、
該誘電基板内の第一と第二の導電バイアと、
それぞれ、該第一と第二の導電バイアの上に配置され、これと電気的に接触する第一と第二の導電ラナーと、
積層関係に配置されるコンデンサと、
該第一の導電バイアに電気的に接続されたボタムプレートと、
誘電層と、
該第ニの導電バイアに電気的に接続されたトッププレートと、を備えることを特徴とする集積回路デバイス。 - 集積回路デバイスであって、
誘電基板と、
該誘電基板内の第一と第二の導電バイアと、
それぞれ、該第一と第二の導電バイアの上に配置され、これと電気的に接触する第一と第二の導電ラナーと、
それぞれ、該第一と第二の導電ラナーの上に配置され、これと電気的に接続する該誘電基板内の第三と第四の導電バイアと、
積層関係に配置されるコンデンサと、
該第三の導電バイアに電気的に接続されたボタムプレートと、
誘電層と、
該第四の導電バイアと電気的に接続されたトッププレートと、を備えることを特徴とする集積回路デバイス。 - 該ボタムプレートとトッププレートの材料が、チタン、窒化チタン及び窒化タンタルの間から選択される請求項2記載の集積回路デバイス。
- 該誘電層の材料が、酸化シラン、五酸化タンタル、チタン酸ストロンチウム、チタン酸バリウム、チタン酸バリウムストロンチウム、酸化ハフニウム及び二酸化ケイ素の間から選択される請求項2記載の集積回路デバイス。
- 該第一と第二の導電バイアの導電材及び該第一と第二の導電ラナーの導電材が、銅とアルミニウムの間から選択される請求項2記載の集積回路デバイス。
- 該第一と第二の導電バイア及び該第一と第二の導電ラナーが、ジュアルダマスカス過程に従って形成される請求項2記載の集積回路デバイス。
- 該第一と第二の導電バイア及び該第一と第二の導電ラナーが、単一ダマスカス過程に従って形成される請求項2記載の集積回路デバイス。
- 集積回路デバイスであって、
半導体基板と、
積層重関係に配置されるコンデンサと、
ボタムプレートと、
誘電層と、
トッププレートであって、このプレートのエッジが該誘電層の対応するエッジと整合され、該ボタムプレートのエッジがこのプレートと該誘電層の整合されたエッジを超えて延びるトッププレートと、
該ボタムプレートの上に配置され、これと電気的に接続する第一の導電バイアと、
該トッププレートの上に配置され、これと電気的に接続する第二の導電バイアと、を備えることを特徴とする集積回路デバイス。 - 該ボタムプレートとトッププレートの材料が、チタン、窒化チタン及び窒化タンタルの間から選択される請求項8記載の集積回路デバイス。
- 該誘電層の材料が、酸化シラン、五酸化タンタル、チタン酸ストロンチウム、チタン酸バリウム、チタン酸バリウムストロンチウム、酸化ハフニウム及び二酸化ケイ素の間から選択される請求項8記載の集積回路デバイス。
- 集積回路デバイスを形成する方法であって、
半導体基板層を設けるステップと、
該半導体基板層のトップ面上にコンデンサのボタムプレートを形成するステップと、
該コンデンサのボタムプレート上にコンデンサの誘電層を形成するステップと、
該コンデンサの誘電層上にコンデンサのトッププレートを形成するステップと、
該半導体基板層上に第一の誘電基板層を形成するステップと、
該第一の誘電基板層内に第一と第二の導電バイアを形成するステップと、
それぞれ、該第一と第二の導電バイアの上に配置され、これと電気的に接触するように、該第一と第二の誘電基板層の上側領域内に第一と第二の導電ラナーを形成するステップと、
該第一の誘電基板層上に第二の誘電基板層を形成するステップと、
該第二の誘電基板層内に第三と第四の導電バイアを形成するステップと、を含み、
該第三の導電バイアが該第一の導電ラナー及び該コンデンサのボタムプレート上に配置され、これと電気的に接続し、該第四の導電バイアが該第二の導電ラナー及び該コンデンサのトッププレート上に配置され、これと電気的に接続する、ことを特徴とする方法。 - 集積回路デバイスを形成する方法であって、
半導体基板層を設けるステップと、
該半導体基板層内に第一と第二の導電バイアを形成するステップと、
該半導体基板層の上側領域内に、それぞれ、該第一と第二の導電バイアの上に配置され、これと電気的に接触する第一と第二の導電ラナーを形成するステップと、
該半導体基板層のトップ面上にコンデンサのボタムプレートを形成するステップと、
該コンデンサのボタムプレート上にコンデンサの誘電層を形成するステップと、
該コンデンサの誘電層上にコンデンサのトッププレートを形成するステップと、
基板誘電層を形成するステップと、
該基板誘電層内に第三と第四の導電バイアを形成するステップと、を含み、この第三と第四の導電バイアが、それぞれ、該第一と第二の導電ラナー及び該コンデンサのボタムプレートとトッププレート上に配置され、これと電気的に接続する、ことを特徴とする方法。 - 該コンデンサのボタムプレートを形成するステップが、更に、該半導体基板層のトップ面上の導電材層を形成するステップと、該導電材層の所定の領域を除去するステップを含む請求項12記載の方法。
- 該誘電層と該コンデンサのトッププレートを形成するステップが、更に、
該コンデンサのボタムプレートの上にコンデンサの誘電層を形成するステップと、
該コンデンサの誘電層の上にコンデンサのトッププレートを形成するステップと、
該コンデンサのトッププレートの所定の領域を除去するステップと、
該コンデンサの誘電層の所定の領域を該コンデンサのトッププレートを該除去されるべき領域を定義するマスクとして用いることで除去するステップと、を含む請求項12記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/260,693 US6784478B2 (en) | 2002-09-30 | 2002-09-30 | Junction capacitor structure and fabrication method therefor in a dual damascene process |
| US10/260693 | 2002-09-30 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004128498A true JP2004128498A (ja) | 2004-04-22 |
| JP2004128498A5 JP2004128498A5 (ja) | 2006-09-21 |
| JP5039267B2 JP5039267B2 (ja) | 2012-10-03 |
Family
ID=28454428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003334485A Expired - Lifetime JP5039267B2 (ja) | 2002-09-30 | 2003-09-26 | コンデンサ構造及びこれをジュアルダマスカス過程にて製造する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6784478B2 (ja) |
| JP (1) | JP5039267B2 (ja) |
| KR (1) | KR100988446B1 (ja) |
| GB (1) | GB2394358B (ja) |
| TW (1) | TWI273702B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108490A (ja) * | 2004-10-07 | 2006-04-20 | Sony Corp | Ｍｉｍ型キャパシタを有する半導体デバイスおよびその製造方法 |
| JP2009049078A (ja) * | 2007-08-15 | 2009-03-05 | Elpida Memory Inc | 半導体装置の製造方法 |
| US8357991B2 (en) | 2008-11-12 | 2013-01-22 | Renesas Electronics Corporation | Semiconductor device having interconnect structure for MIM capacitor and fuse elements |
| JP2019195100A (ja) * | 2014-05-30 | 2019-11-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7229875B2 (en) * | 2002-10-17 | 2007-06-12 | Samsung Electronics Co., Ltd. | Integrated circuit capacitor structure |
| KR100480641B1 (ko) * | 2002-10-17 | 2005-03-31 | 삼성전자주식회사 | 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법 |
| US7153776B2 (en) * | 2002-11-27 | 2006-12-26 | International Business Machines Corporation | Method for reducing amine based contaminants |
| US7374993B2 (en) * | 2003-10-27 | 2008-05-20 | Micron Technology, Inc. | Methods of forming capacitors |
| US7223684B2 (en) * | 2004-07-14 | 2007-05-29 | International Business Machines Corporation | Dual damascene wiring and method |
| US7645675B2 (en) * | 2006-01-13 | 2010-01-12 | International Business Machines Corporation | Integrated parallel plate capacitors |
| US20070259519A1 (en) * | 2006-05-02 | 2007-11-08 | International Business Machines Corporation | Interconnect metallization process with 100% or greater step coverage |
| WO2008010028A1 (en) * | 2006-06-15 | 2008-01-24 | Freescale Semiconductor, Inc. | Mim capacitor integration |
| US7511939B2 (en) * | 2006-08-24 | 2009-03-31 | Analog Devices, Inc. | Layered capacitor architecture and fabrication method |
| JP2008085175A (ja) * | 2006-09-28 | 2008-04-10 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置、基板処理システム、プログラム及び記憶媒体。 |
| US7608538B2 (en) * | 2007-01-05 | 2009-10-27 | International Business Machines Corporation | Formation of vertical devices by electroplating |
| US20100224960A1 (en) * | 2009-03-04 | 2010-09-09 | Kevin John Fischer | Embedded capacitor device and methods of fabrication |
| US9331137B1 (en) * | 2012-03-27 | 2016-05-03 | Altera Corporation | Metal-insulator-metal capacitors between metal interconnect layers |
| KR101934426B1 (ko) * | 2012-11-26 | 2019-01-03 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| CN104103495A (zh) * | 2013-04-02 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 具有mim电容的半导体器件及其形成方法 |
| US9219110B2 (en) | 2014-04-10 | 2015-12-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor structure |
| US9391016B2 (en) * | 2014-04-10 | 2016-07-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor structure |
| US9368392B2 (en) | 2014-04-10 | 2016-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor structure |
| US9425061B2 (en) | 2014-05-29 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Buffer cap layer to improve MIM structure performance |
| US9478602B2 (en) * | 2014-10-07 | 2016-10-25 | Globalfoundries Inc. | Method of forming an embedded metal-insulator-metal (MIM) capacitor |
| US20170047276A1 (en) * | 2015-08-13 | 2017-02-16 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
| US11121073B2 (en) * | 2018-04-02 | 2021-09-14 | Intel Corporation | Through plate interconnect for a vertical MIM capacitor |
| US11901283B2 (en) * | 2021-03-18 | 2024-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor and method for forming the same |
| CN115483197A (zh) * | 2021-05-31 | 2022-12-16 | 联华电子股份有限公司 | 电容器结构以及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01120858A (ja) * | 1987-11-04 | 1989-05-12 | Mitsubishi Electric Corp | 集積回路装置 |
| JP2001102529A (ja) * | 1999-09-28 | 2001-04-13 | Hitachi Ltd | Ｍｉｍ構造の容量素子及びそれを有する半導体集積回路装置 |
| JP2001274340A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002033453A (ja) * | 2000-07-14 | 2002-01-31 | Nec Corp | 半導体装置およびその製造方法ならびに薄膜コンデンサ |
| JP2002373945A (ja) * | 2001-06-13 | 2002-12-26 | Nec Corp | 半導体装置およびその製造方法 |
| JP2003282728A (ja) * | 2002-03-21 | 2003-10-03 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3979711B2 (ja) * | 1997-10-17 | 2007-09-19 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US6255688B1 (en) | 1997-11-21 | 2001-07-03 | Agere Systems Guardian Corp. | Capacitor having aluminum alloy bottom plate |
| US6320244B1 (en) | 1999-01-12 | 2001-11-20 | Agere Systems Guardian Corp. | Integrated circuit device having dual damascene capacitor |
| US6271596B1 (en) | 1999-01-12 | 2001-08-07 | Agere Systems Guardian Corp. | Damascene capacitors for integrated circuits |
| US6358790B1 (en) | 1999-01-13 | 2002-03-19 | Agere Systems Guardian Corp. | Method of making a capacitor |
| TW425701B (en) | 1999-04-27 | 2001-03-11 | Taiwan Semiconductor Mfg | Manufacturing method of stack-type capacitor |
| EP1130654A1 (de) * | 2000-03-01 | 2001-09-05 | Infineon Technologies AG | Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator |
| US6426249B1 (en) * | 2000-03-16 | 2002-07-30 | International Business Machines Corporation | Buried metal dual damascene plate capacitor |
| TW479310B (en) | 2000-03-31 | 2002-03-11 | Ibm | Capacitor structure and method of making same |
| US6452251B1 (en) | 2000-03-31 | 2002-09-17 | International Business Machines Corporation | Damascene metal capacitor |
| US6838717B1 (en) | 2000-08-31 | 2005-01-04 | Agere Systems Inc. | Stacked structure for parallel capacitors and method of fabrication |
| JP3746979B2 (ja) * | 2001-10-03 | 2006-02-22 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US20030113974A1 (en) | 2001-12-14 | 2003-06-19 | Ning Xian J. | Stacked metal-insulator-metal capacitor structures in between interconnection layers |
-
2002
- 2002-09-30 US US10/260,693 patent/US6784478B2/en not_active Expired - Lifetime
-
2003
- 2003-08-14 GB GB0319129A patent/GB2394358B/en not_active Expired - Fee Related
- 2003-09-17 TW TW092125649A patent/TWI273702B/zh not_active IP Right Cessation
- 2003-09-26 JP JP2003334485A patent/JP5039267B2/ja not_active Expired - Lifetime
- 2003-09-30 KR KR1020030067833A patent/KR100988446B1/ko active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01120858A (ja) * | 1987-11-04 | 1989-05-12 | Mitsubishi Electric Corp | 集積回路装置 |
| JP2001102529A (ja) * | 1999-09-28 | 2001-04-13 | Hitachi Ltd | Ｍｉｍ構造の容量素子及びそれを有する半導体集積回路装置 |
| JP2001274340A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002033453A (ja) * | 2000-07-14 | 2002-01-31 | Nec Corp | 半導体装置およびその製造方法ならびに薄膜コンデンサ |
| JP2002373945A (ja) * | 2001-06-13 | 2002-12-26 | Nec Corp | 半導体装置およびその製造方法 |
| JP2003282728A (ja) * | 2002-03-21 | 2003-10-03 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108490A (ja) * | 2004-10-07 | 2006-04-20 | Sony Corp | Ｍｉｍ型キャパシタを有する半導体デバイスおよびその製造方法 |
| JP2009049078A (ja) * | 2007-08-15 | 2009-03-05 | Elpida Memory Inc | 半導体装置の製造方法 |
| US8357991B2 (en) | 2008-11-12 | 2013-01-22 | Renesas Electronics Corporation | Semiconductor device having interconnect structure for MIM capacitor and fuse elements |
| JP2019195100A (ja) * | 2014-05-30 | 2019-11-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2394358A (en) | 2004-04-21 |
| TWI273702B (en) | 2007-02-11 |
| KR100988446B1 (ko) | 2010-10-18 |
| TW200405566A (en) | 2004-04-01 |
| KR20040029269A (ko) | 2004-04-06 |
| US20040061177A1 (en) | 2004-04-01 |
| GB2394358B (en) | 2006-07-19 |
| GB0319129D0 (en) | 2003-09-17 |
| JP5039267B2 (ja) | 2012-10-03 |
| US6784478B2 (en) | 2004-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5039267B2 (ja) | コンデンサ構造及びこれをジュアルダマスカス過程にて製造する方法 | |
| US6897505B2 (en) | On-chip capacitor | |
| US6259128B1 (en) | Metal-insulator-metal capacitor for copper damascene process and method of forming the same | |
| US6633074B2 (en) | Integrated circuit wiring with low RC time delay | |
| US6737728B1 (en) | On-chip decoupling capacitor and method of making same | |
| JP3895126B2 (ja) | 半導体装置の製造方法 | |
| US20040232552A1 (en) | Air gap dual damascene process and structure | |
| US7250334B2 (en) | Metal insulator metal (MIM) capacitor fabrication with sidewall spacers and aluminum cap (ALCAP) top electrode | |
| US8390038B2 (en) | MIM capacitor and method of making same | |
| KR20040019268A (ko) | Ｍｉｍ 캐패시터 및 이의 제조 방법 | |
| US9818689B1 (en) | Metal-insulator-metal capacitor and methods of fabrication | |
| US7560795B2 (en) | Semiconductor device with a capacitor | |
| JP2007221161A (ja) | 半導体デバイスで用いられるキャパシタとその製造方法 | |
| CN104576518A (zh) | 用于后段制程金属化的混合型锰和氮化锰阻障物及其制法 | |
| EP1743366B1 (en) | Wiring structure for integrated circuit with reduced intralevel capacitance | |
| KR100806034B1 (ko) | Ｍｉｍ 캐패시터를 가지는 반도체 소자 및 그 제조방법 | |
| KR100564626B1 (ko) | 대용량 mim 캐패시터 및 그 제조방법 | |
| US6559499B1 (en) | Process for fabricating an integrated circuit device having capacitors with a multilevel metallization | |
| JP7471305B2 (ja) | 積層された導体ライン及び空隙を有する半導体チップ | |
| CN111211092A (zh) | 半导体结构及其形成方法 | |
| US6974770B2 (en) | Self-aligned mask to reduce cell layout area | |
| KR100641983B1 (ko) | 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법 | |
| US20040018754A1 (en) | Conductive contact structure and process | |
| JP2005129816A (ja) | Ｍｉｍ容量素子を備えた半導体装置とその製造方法 | |
| KR20040104149A (ko) | 반도체 장치의 커패시터 구조체 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100819 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110622 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120319 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120611 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5039267 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |