JP2001274340A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001274340A JP2001274340A JP2000089290A JP2000089290A JP2001274340A JP 2001274340 A JP2001274340 A JP 2001274340A JP 2000089290 A JP2000089290 A JP 2000089290A JP 2000089290 A JP2000089290 A JP 2000089290A JP 2001274340 A JP2001274340 A JP 2001274340A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- wiring
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 60
- 239000010408 film Substances 0.000 claims description 429
- 239000011229 interlayer Substances 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 230000002265 prevention Effects 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 17
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
タや二種類以上の容量を有する複数のキャパシタを形成
することを可能とし、かつ、電界集中を緩和することを
可能とする。 【解決手段】 絶縁膜内に第1の配線13が形成されて
おり。この第1の配線13とは別に下部電極膜15と上
部電極膜17と誘電体膜16からなるキャパシタ28が
形成されている。また、キャパシタ28を構成する誘電
体膜16の膜厚は、Cu拡散防止膜14の膜厚とシリコ
ン窒化膜19及び21の膜厚を足した膜厚とほぼ等し
い。
Description
る半導体装置及びその製造方法に関する。
造のCu配線を用いた半導体装置が提供されている。
5に示すように、SiO2膜61内に例えばCuからな
る第1の配線62が形成されている。この第1の配線6
2上に誘電体膜63が形成され、この誘電体膜63上に
上部電極64が形成されている。さらに、層間絶縁膜6
5内に上部電極64に接続するViaホール66が形成
され、このViaホール66に接続する例えばCuから
なる第2の配線67が形成されている。
2、誘電体膜63、上部電極64からなるキャパシタ6
8が形成されている。つまり、SiO2膜61内に埋め
込まれた第1の配線62は、キャパシタ68の下部電極
としての役割を有している。以下、第1の配線62は下
部電極と称す。
いて、キャパシタ68の容量は、下部電極62と上部電
極64のうち小さな表面積を有する電極の表面積により
決定される。このため、大容量のキャパシタを要求され
た場合、上部電極64の表面積を大きくするだけでな
く、下部電極62の表面積も大きくしなければならなか
った。従って、大容量のキャパシタを形成するととも
に、素子の微細化を図ることが非常に困難であった。
示す。図17に示すように、誘電体膜63側の上部電極
64の端部64aは鋭角となっているため、この端部6
4aに電界集中が発生する。従って、素子の信頼性が低
下するという問題が生じていた。
ているキャパシタの多くは、一種類の容量に固定された
キャパシタであるが、一つの層間内に種々の容量を有す
る複数のキャパシタが必要とされる場合が生じている。
例えば、キャパシタ間の容量にばらつきが生じるキャパ
シタのペア性問題に対応するには、各キャパシタの面積
を大きくし、容量のばらつきによる影響を小さくするこ
とが考えられる。しかし、キャパシタの面積を大きくす
ると、チャージに伴う遅延時間が長くなるという問題が
生じる。従って、キャパシタの単位面積あたりの容量を
小さくする必要もある。このように容量の小さなキャパ
シタはチャージ時間を短縮でき、チャージに伴う遅延時
間の短縮が図れるからである。このような要求に応える
ために、チップ面積を増大させることなく、一つの層間
内に二種類以上の容量を有する複数のキャパシタを形成
する必要が生じていた。
半導体装置において、素子の微細化を図りつつ、大容量
のキャパシタや二種類以上の容量を有する複数のキャパ
シタを形成することが非常に困難であった。また、電極
の端部に電界集中し、素子の信頼性が低下するという問
題があった。
たものであり、その目的とするところは、素子の微細化
を図りつつ、大容量のキャパシタや二種類以上の容量を
有する複数のキャパシタを形成することを可能とし、か
つ、電界集中を緩和することが可能な半導体装置及びそ
の製造方法を提供することにある。
成するために以下に示す手段を用いている。
膜内に選択的に形成された配線と、全面に形成された第
2の絶縁膜と、前記配線以外の前記第2の絶縁膜上に形
成された第1の電極膜と、前記第1の電極膜上に形成さ
れ、膜厚が薄い領域を有する第3の絶縁膜と、前記膜厚
が薄い領域以外の第3の絶縁膜上に形成された第2の電
極膜と、前記第2の電極膜を覆い、かつ前記第3の絶縁
膜の膜厚が薄い領域上に形成された第4の絶縁膜と、全
面に形成された第5の絶縁膜と、前記第5の絶縁膜上に
形成された第1の層間絶縁膜と、前記第1の層間絶縁膜
上に形成された第2の層間絶縁膜と、前記第1の層間絶
縁膜内に形成された前記第2の電極膜と接続する第1の
Viaホールと、少なくとも前記膜厚が薄い領域の第3
の絶縁膜と側面が接し、前記第1の層間絶縁膜内に形成
された前記第1の電極膜と接続する第2のViaホール
と、前記第1の層間絶縁膜内に形成された前記配線と接
続する第3のViaホールと、前記第2の層間絶縁膜内
に形成された前記第1、第2、第3のViaホール上に
それぞれ位置する配線溝とを具備することを特徴とする
半導体装置。
膜とによりキャパシタが形成されている。
縁膜の膜厚と、前記第4及び第5の絶縁膜の膜厚を足し
た膜厚とがほぼ等しい形成されている。
一部分に形成され、前記第2のViaホールの側面が前
記第4、第5の絶縁膜と接していることが望ましい。
膜内に形成された第1の配線と、全面に形成された第2
の絶縁膜と、前記第2の絶縁膜内に形成された前記第1
の配線と接続する第1、第2の接続孔と、前記第1の接
続孔上に形成された第1の電極膜と、前記第1の電極膜
を覆うように形成された第3の絶縁膜と、前記第3の絶
縁膜上に形成された第2の電極膜と、前記第2の電極膜
上に形成された第2の配線と、前記第2の配線と離間
し、前記第2の接続孔と接続する第3の配線とを具備し
ている。
膜とによりキャパシタが形成されている。
膜内に選択的に形成された配線と、全面に形成された第
2の絶縁膜と、前記第2の絶縁膜上に前記配線の一部分
と重なるように形成された第1の電極膜と、前記第1の
電極膜上の一部分に形成された第3の絶縁膜と、前記第
3の絶縁膜上に形成された第2の電極膜と、全面に形成
された第1の層間絶縁膜と、前記第1の層間絶縁膜上に
形成された第2の層間絶縁膜と、前記第1の層間絶縁膜
内に形成された前記配線と接続する第1のViaホール
と、前記第1の層間絶縁膜内に形成された前記第2の電
極膜と接続する第2のViaホールと、前記第1の層間
絶縁膜内に形成された前記第1の電極膜と接続する第3
のViaホールと、前記第2の層間絶縁膜内に形成され
た前記第1、第2、第3のViaホール上にそれぞれ位
置する配線溝とを具備している。
絶縁膜とにより第1のキャパシタが形成され、前記第
1、第2の電極膜と前記第3の絶縁膜とにより第2のキ
ャパシタが形成されており、前記第1、第2のキャパシ
タは容量が異なっていることが望ましい。
第1の絶縁膜内に配線を形成する工程と、全面に第2の
絶縁膜を形成する工程と、前記第2の絶縁膜上に第1の
電極膜を形成する工程と、前記第1の電極膜上に第3の
絶縁膜を形成する工程と、前記第3の絶縁膜上に第2の
電極膜を形成する工程と、前記第1の電極膜の表面を露
出しない程度に前記第2の電極膜及び前記第3の絶縁膜
をパターニングする工程と、全面に第4の絶縁膜を形成
する工程と、前記第3、第4の絶縁膜及び前記第1の電
極膜を除去し、前記配線上の前記第2の絶縁膜の表面を
露出する工程と、全面に第5の絶縁膜を形成する工程
と、前記第5の絶縁膜上に第1の層間絶縁膜を形成する
工程と、前記第1の層間絶縁膜上に第2の層間絶縁膜を
形成する工程と、前記第1の層間絶縁膜を除去し、前記
第1の層間絶縁膜内に前記第2の電極膜と接続する第1
のViaホールと、前記第1の電極膜と接続する第2の
Viaホールと、前記配線と接続する第3のViaホー
ルとを形成する工程と、前記第2の層間絶縁膜を除去
し、前記第2の層間絶縁膜内の前記第1、第2、第3の
Viaホール上に配線溝をそれぞれ形成する工程とを含
んでいる。
縁膜の膜厚と、前記第4及び第5の絶縁膜の膜厚を足し
た膜厚とがほぼ等しくなるように形成することが望まし
い。
第1の絶縁膜内に第1の配線を形成する工程と、全面に
第2の絶縁膜を形成する工程と、前記第2の絶縁膜内に
前記第1の配線と接続する第1、第2の接続孔を形成す
る工程と、前記第1の接続孔上に第1の電極膜を形成す
る工程と、前記第1の電極膜を覆うように第3の絶縁膜
を形成する工程と、前記第3の絶縁膜上に第2の電極膜
を形成する工程と、前記第2の電極膜及び前記第3の絶
縁膜をパターニングし、前記第2の接続孔の表面及び前
記第2の接続孔周辺の前記第2の絶縁膜の表面を露出す
る工程と、前記パターニングされた前記第2の電極膜上
に第2の配線を形成するとともに、前記第2の接続孔と
接続する第3の配線を形成する工程とを含んでいる。
第1の絶縁膜内に配線を形成する工程と、全面に第2の
絶縁膜を形成する工程と、前記第2の絶縁膜上に第1の
電極膜を形成する工程と、前記配線上の一部分に前記第
1の電極膜が残るように、前記第1の電極膜を除去する
工程と、全面に第3の絶縁膜を形成する工程と、前記第
3の絶縁膜上に第2の電極膜を形成する工程と、前記第
1の電極膜上のみに残るように、前記第3の絶縁膜及び
前記第2の電極膜を除去する工程と、全面に第1の層間
絶縁膜を形成する工程と、前記第1の層間絶縁膜上に第
2の層間絶縁膜を形成する工程と、前記第1の層間絶縁
膜を除去し、前記第1の層間絶縁膜内に、前記配線と接
続する第1のViaホールと、前記第2の電極膜と接続
する第2のViaホールと、前記第1の電極膜と接続す
る第3のViaホールとを形成する工程と、前記第2の
層間絶縁膜を除去し、前記第2の層間絶縁膜内の前記第
1、第2、第3のViaホール上に配線溝をそれぞれ形
成する工程とを含んでいる。
を参照して説明する。
マシン構造のCu配線を有する半導体装置について説明
する。以下、第1の実施形態における半導体装置の製造
方法について説明する。
内に配線溝11aが形成された後、全面にバリアメタル
層12が形成される。このバリアメタル層12上に例え
ばCuのような配線材料が形成され、配線溝11aが埋
め込まれる。次に、CMP(Chemical Mechanical Poli
sh)等により、SiO2膜11の表面が露出するまで、
配線材料、バリアメタル層12が平坦化され、SiO2
膜11内に埋め込まれた第1の配線13が形成される。
ばSiN膜からなるCu拡散防止膜14が形成され、こ
のCu拡散防止膜14上に例えばTiN膜からなる下部
電極膜15が形成される。この下部電極膜15上に例え
ばTa2O5膜からなる誘電体膜16が形成され、この誘
電体膜16上に例えばTiN膜からなる上部電極膜17
が形成される。ここで、Cu拡散防止膜14の膜厚は例
えば50nm、下部電極膜15の膜厚は例えば60n
m、誘電体膜16の膜厚は例えば50nm、上部電極膜
17の膜厚は例えば50nmとする。
上にレジスト膜18が形成され、このレジスト膜18が
光リソグラフィによりパターニングされる。このパター
ニングされたレジスト膜18をマスクとして、RIE
(Reactive Ion Etching)により上部電極膜17が除去
される。ここで、上部電極膜17が除去されるととも
に、誘電体膜16が30nmだけ除去される。その結
果、上部電極膜17の幅よりも大きな幅を一部分に有す
る誘電体膜16が形成される。このようにして、上部電
極膜17、誘電体膜16、下部電極膜15からなるキャ
パシタ28が形成される。その後、レジスト膜18が除
去される。
19が形成される。このSiN膜19上にレジスト膜2
0が形成され、このレジスト膜20が光リソグラフィに
よりパターニングされる。このパターニングされたレジ
スト膜20をマスクとして、RIEにより、SiN膜1
9、誘電体膜16、下部電極膜15が除去され、Cu拡
散防止膜14の表面が露出される。その後、レジスト膜
20が除去される。
21が形成される。ここで、SiN膜19と20の膜厚
を足した厚さは例えば50nm程度となっている。
asma Enhanced Chemical Vapor Deposition)法によ
り、全面に例えばSiO2膜からなる第1の層間絶縁膜
22が形成され、CMP法により、第1の層間絶縁膜2
2が平坦化される。この平坦化された第1の層間絶縁膜
22上に第2の層間絶縁膜23が形成される。この第2
の層間絶縁膜23は、例えばSiN膜のような低誘電率
層間絶縁膜からなる。これにより、配線間の容量の低減
を図ることができる。
1の層間絶縁膜22が除去され、第1の層間絶縁膜22
内にViaホール24a、24b、24cが形成され
る。ここで、Viaホール24aは上部電極膜17と接
続し、Viaホール24bは下部電極膜15と接続し、
Viaホール24cは第1の配線13と接続する。
され、第2の層間絶縁膜23内のViaホール24a、
24b、24c上に配線溝25がそれぞれ形成される。
aNからなるバリアメタル層26が形成される。このバ
リアメタル層26上に例えばCuのような配線材料が形
成され、この配線材料によってViaホール24a、2
4b、24c及び配線溝25が埋め込まれる。次に、C
MP等により、第2の層間絶縁膜23の表面が露出する
までバリアメタル層26及び配線材料が平坦化され、第
2の配線27が形成される。
13をキャパシタの下部電極として用いずに、キャパシ
タ28は第1の配線13とは別に形成されている。従っ
て、第1の配線13を大きくすることなく、下部電極1
5及び上部電極17の面積を調整するだけで大容量のキ
ャパシタを形成することができる。従って、素子の微細
化も容易となる。
部電極15上の誘電体膜16を完全にエッチングしない
ことにより、上部電極膜17の幅よりも大きな幅を一部
分に有する誘電体膜16が形成されている。これによ
り、リーク電流のパス形成を妨げつつ、上部電極17の
端部における電界集中を緩和できる。
4、19、21は、従来のようにViaホールの高さに
左右されるような層間絶縁膜ではないため、絶縁膜1
4、19、21の膜厚の調整は容易である。このため、
誘電体膜16の膜厚(50nm)を、SiN膜19と2
0の膜厚(50nm)やCu拡散防止膜14の膜厚(5
0nm)とほぼ同じにすることができる。従って、誘電
体膜16とSiN膜19、20及びCu拡散防止膜14
との膜厚の差が小さくできるため、コンタクト抵抗の増
大を回避することができる。
cは、キャパシタ28が形成された後に形成されてい
る。つまり、キャパシタ28形成時には第1の配線13
の表面にCu拡散防止膜14が形成されているため、第
1の配線13におけるCu汚染を防止することができ
る。
第1の配線13とは別に形成するため、第1の配線13
はViaホール24aの下のみに形成すればよい。従来
技術のように第1の配線62の表面積が大きな場合、第
1の配線62の膜減りにより、誘電体膜63の面積が制
限されるという問題が顕著になっていた。しかし、第1
の配線13の表面積を従来よりも小さくすることができ
るため、膜減りの問題を抑制することができる。さら
に、Cu拡散防止膜14における誘電率が高くても、第
1の配線13は一部分にしか形成されていないため、寄
生容量を小さくすることが可能となる。
ル24bの側面は、シリコン窒化膜19、21や誘電体
膜16と接しているが、これに限定されない。例えば、
誘電体膜16が下部電極15上の一部分に形成され、V
iaホール24bの側面がシリコン窒化膜19、21に
接する構造としてもよい。この場合、Viaホール24
a、24b、24cの加工条件(エッチング条件)を等
しくできるという利点がある。
l配線を有する半導体装置について説明する。以下、第
2の実施形態における半導体装置の製造方法について説
明する。
内にAlからなる第1の配線32が形成される。次に、
全面に例えばSiO2膜からなる層間絶縁膜33が形成
され、この層間絶縁膜33内にViaホール34a、3
4bが形成される。次に、全面に例えばTiN膜からな
る下部電極膜35が形成され、この下部電極膜35がV
iaホール34a上のみに残るようにパターニングされ
る。ここで、下部電極膜35の膜厚は例えば60nmと
する。
a2O5膜からなる誘電体膜36が形成され、この誘電体
膜36上に例えばTiN膜からなる上部電極膜37が形
成される。ここで、誘電体膜36の膜厚は例えば50n
mとし、上部電極膜37の膜厚は例えば50nmとす
る。
れ、このレジスト膜がViaホール34b上以外に残る
ようにパターニングされる。このパターニングされたレ
ジスト膜をマスクとして、上部電極膜37及び誘電体膜
36が除去され、Viaホール34bの表面及びVia
ホール34b周辺の層間絶縁膜33の表面が露出され
る。これにより、下部電極膜35、誘電体膜36、上部
電極膜37からなるキャパシタ39が形成される。その
後、レジスト膜が除去される。
なる配線材料が形成されてパターニングされる。その結
果、上部電極膜37上に第2の配線38aが形成される
とともに、Viaホール34bと接続する第3の配線3
8bが形成される。
る。図11は、従来と本発明と比較した電極端部におけ
る電場強度を示している。
部電極35の端部35aは鈍角となっている。従って、
図11に示すように、本発明は従来に比べて、電極端部
の電場が弱くなっている。
5の幅を誘電体膜36及び上部電極37よりも小さく形
成し、下部電極35が誘電体膜36及び上部電極37で
覆われる構造となっている。これにより、誘電体膜36
側の下部電極35の端部35aが鈍角となるため、この
端部64aに電界が集中することを緩和できる。従っ
て、素子の信頼性を向上させることが可能となる。
マシン構造のCu配線と積層構造のキャパシタとを有す
る半導体装置について説明する。以下、第3の実施形態
における半導体装置の製造方法について説明する。
1内に配線溝41aが形成された後、バリアメタル層4
2が形成される。このバリアメタル層42上に例えばC
uのような配線材料が形成され、配線溝41aが埋め込
まれる。次に、CMP等により、SiO2膜41の表面
が露出するまで、配線材料、バリアメタル層42が平坦
化され、SiO2膜41内に埋め込まれた第1の配線4
3が形成される。
体膜44が形成され、この誘電体膜44上に例えばTi
N膜、Ta等からなる中間電極膜45が形成される。
5上にレジスト膜(図示せず)が形成されてパターニン
グされる。このパターニングされたレジスト膜をマスク
として、第1の配線43上に一部分が残るように中間電
極膜45が除去され、誘電体膜44の表面が露出され
る。その後、レジスト膜が除去される。これにより、第
1の配線43、誘電体膜44、中間電極膜45からなる
第1のキャパシタ54が形成される。ここで、第1の配
線43は第1のキャパシタ54の下部電極となる。以
下、第1の配線43は下部電極膜と称す。
Ta2O5膜からなる誘電体膜46が形成され、この誘電
体膜46上に例えばTaNからなる上部電極膜47が形
成される。次に、上部電極膜47上にレジスト膜(図示
せず)が形成されてパターニングされる。このパターニ
ングされたレジスト膜をマスクとして、中間電極膜45
上にのみ残るように、上部電極膜47及び誘電体膜46
が除去され、誘電体膜44及び中間電極膜45の表面が
露出される。その後、レジスト膜が除去される。これに
より、中間電極膜45、誘電体膜46、上部電極膜47
からなる第2のキャパシタ55が形成される。ここで、
第2のキャパシタ55は第1のキャパシタ54と異なる
容量を有する。
により、全面に例えばSiO2膜からなる第1の層間絶
縁膜48が形成され、CMP法により、第1の層間絶縁
膜48が平坦化される。この平坦化された第1の層間絶
縁膜48上に第2の層間絶縁膜49が形成される。この
第2の層間絶縁膜49は、例えばSiN膜のような低誘
電率層間絶縁膜からなる。これにより、配線間の容量の
低減を図ることができる。
1の層間絶縁膜48が除去され、第1の層間絶縁膜48
内にViaホール50a、50b、50cが形成され
る。ここで、Viaホール50aは下部電極膜43と接
続し、Viaホール50bは上部電極膜47と接続し、
Viaホール50cは中間電極膜45と接続する。
され、第2の層間絶縁膜49内のViaホール50a、
50b、50c上に配線溝51がそれぞれ形成される。
メタル層52が形成される。このバリアメタル層52上
に例えばCuのような配線材料が形成され、この配線材
料によってViaホール50a、50b、50c及び配
線溝51が埋め込まれる。次に、CMP等により、第2
の層間絶縁膜49の表面が露出するまでバリアメタル層
52及び配線材料が平坦化され、第2の配線53が形成
される。
内に複数のキャパシタ54、55を積層構造で形成して
いる。これらのキャパシタ54、55は容量が異なるた
め、一つの層間内に種々の容量を有する複数のキャパシ
タを形成することができる。従って、従来のペア性問題
に対しては、キャパシタ面積を大きくすることなく、複
数のキャパシタを組み合わせることにより大容量化を図
ることができる。また、容量の小さなキャパシタを選択
すれば、読み出し等の高速化を図ることができる。
能な二種類以上の容量を有する複数のキャパシタを形成
することができる。また、キャパシタは積層構造である
ため、チップ面積を縮小でき素子の微細化が可能とな
る。
範囲で、種々変形して実施することが可能である。
子の微細化を図りつつ、大容量のキャパシタや二種類以
上の容量を有する複数のキャパシタを形成することを可
能とし、かつ、電界集中を緩和することが可能な半導体
装置及びその製造方法を提供できる。
製造工程を示す断面図。
半導体装置の製造工程を示す断面図。
半導体装置の製造工程を示す断面図。
半導体装置の製造工程を示す断面図。
半導体装置の製造工程を示す断面図。
半導体装置の製造工程を示す断面図。
製造工程を示す断面図。
半導体装置の製造工程を示す断面図。
半導体装置の製造工程を示す断面図。
実施形態における電極端部を示す断面図。
の電場強度を比較した図。
の製造工程を示す断面図。
わる半導体装置の製造工程を示す断面図。
わる半導体装置の製造工程を示す断面図。
わる半導体装置の製造工程を示す断面図。
ける電極端部を示す断面図。
0b、50c…Viaホール、 27、38a、53…第2の配線、 28、39、54、55…キャパシタ、 33…層間絶縁膜、 38b…第3の配線、 43…第1の配線(下部電極)、 45…中間電極膜。
Claims (12)
- 【請求項1】 第1の絶縁膜内に選択的に形成された配
線と、 全面に形成された第2の絶縁膜と、 前記配線以外の前記第2の絶縁膜上に形成された第1の
電極膜と、 前記第1の電極膜上に形成され、膜厚が薄い領域を有す
る第3の絶縁膜と、 前記膜厚が薄い領域以外の第3の絶縁膜上に形成された
第2の電極膜と、 前記第2の電極膜を覆い、かつ前記第3の絶縁膜の膜厚
が薄い領域上に形成された第4の絶縁膜と、 全面に形成された第5の絶縁膜と、 前記第5の絶縁膜上に形成された第1の層間絶縁膜と、 前記第1の層間絶縁膜上に形成された第2の層間絶縁膜
と、 前記第1の層間絶縁膜内に形成された前記第2の電極膜
と接続する第1のViaホールと、 少なくとも前記膜厚が薄い領域の第3の絶縁膜と側面が
接し、前記第1の層間絶縁膜内に形成された前記第1の
電極膜と接続する第2のViaホールと、 前記第1の層間絶縁膜内に形成された前記配線と接続す
る第3のViaホールと、 前記第2の層間絶縁膜内に形成された前記第1、第2、
第3のViaホール上にそれぞれ位置する配線溝とを具
備することを特徴とする半導体装置。 - 【請求項2】 前記第1、第2の電極膜と前記第3の絶
縁膜とによりキャパシタが形成されていることを特徴と
する請求項1記載の半導体装置。 - 【請求項3】 前記第2の絶縁膜の膜厚と、前記第3の
絶縁膜の膜厚と、前記第4及び第5の絶縁膜の膜厚を足
した膜厚とがほぼ等しいことを特徴とする請求項1記載
の半導体装置。 - 【請求項4】 前記第3の絶縁膜が前記第1の電極膜上
の一部分に形成され、前記第2のViaホールの側面が
前記第4、第5の絶縁膜と接していることを特徴とする
請求項1記載の半導体装置。 - 【請求項5】 第1の絶縁膜内に形成された第1の配線
と、 全面に形成された第2の絶縁膜と、 前記第2の絶縁膜内に形成された前記第1の配線と接続
する第1、第2の接続孔と、 前記第1の接続孔上に形成された第1の電極膜と、 前記第1の電極膜を覆うように形成された第3の絶縁膜
と、 前記第3の絶縁膜上に形成された第2の電極膜と、 前記第2の電極膜上に形成された第2の配線と、 前記第2の配線と離間し、前記第2の接続孔と接続する
第3の配線とを具備することを特徴とする半導体装置。 - 【請求項6】 前記第1、第2の電極膜と前記第3の絶
縁膜とによりキャパシタが形成されていることを特徴と
する請求項5記載の半導体装置。 - 【請求項7】 第1の絶縁膜内に選択的に形成された配
線と、 全面に形成された第2の絶縁膜と、 前記第2の絶縁膜上に前記配線の一部分と重なるように
形成された第1の電極膜と、 前記第1の電極膜上の一部分に形成された第3の絶縁膜
と、 前記第3の絶縁膜上に形成された第2の電極膜と、 全面に形成された第1の層間絶縁膜と、 前記第1の層間絶縁膜上に形成された第2の層間絶縁膜
と、 前記第1の層間絶縁膜内に形成された前記配線と接続す
る第1のViaホールと、 前記第1の層間絶縁膜内に形成された前記第2の電極膜
と接続する第2のViaホールと、 前記第1の層間絶縁膜内に形成された前記第1の電極膜
と接続する第3のViaホールと、 前記第2の層間絶縁膜内に形成された前記第1、第2、
第3のViaホール上にそれぞれ位置する配線溝とを具
備することを特徴とする半導体装置。 - 【請求項8】 前記配線と前記第1の電極膜と前記第2
の絶縁膜とにより第1のキャパシタが形成され、前記第
1、第2の電極膜と前記第3の絶縁膜とにより第2のキ
ャパシタが形成されており、前記第1、第2のキャパシ
タは容量が異なることを特徴とする請求項7記載の半導
体装置。 - 【請求項9】 第1の絶縁膜内に配線を形成する工程
と、 全面に第2の絶縁膜を形成する工程と、 前記第2の絶縁膜上に第1の電極膜を形成する工程と、 前記第1の電極膜上に第3の絶縁膜を形成する工程と、 前記第3の絶縁膜上に第2の電極膜を形成する工程と、 前記第1の電極膜の表面を露出しない程度に前記第2の
電極膜及び前記第3の絶縁膜をパターニングする工程
と、 全面に第4の絶縁膜を形成する工程と、 前記第3、第4の絶縁膜及び前記第1の電極膜を除去
し、前記配線上の前記第2の絶縁膜の表面を露出する工
程と、 全面に第5の絶縁膜を形成する工程と、 前記第5の絶縁膜上に第1の層間絶縁膜を形成する工程
と、 前記第1の層間絶縁膜上に第2の層間絶縁膜を形成する
工程と、 前記第1の層間絶縁膜を除去し、前記第1の層間絶縁膜
内に前記第2の電極膜と接続する第1のViaホール
と、前記第1の電極膜と接続する第2のViaホール
と、前記配線と接続する第3のViaホールとを形成す
る工程と、 前記第2の層間絶縁膜を除去し、前記第2の層間絶縁膜
内の前記第1、第2、第3のViaホール上に配線溝を
それぞれ形成する工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項10】 前記第2の絶縁膜の膜厚と、前記第3
の絶縁膜の膜厚と、前記第4及び第5の絶縁膜の膜厚を
足した膜厚とがほぼ等しくなるように形成することを特
徴とする請求項9記載の半導体装置の製造方法。 - 【請求項11】 第1の絶縁膜内に第1の配線を形成す
る工程と、 全面に第2の絶縁膜を形成する工程と、 前記第2の絶縁膜内に前記第1の配線と接続する第1、
第2の接続孔を形成する工程と、 前記第1の接続孔上に第1の電極膜を形成する工程と、 前記第1の電極膜を覆うように第3の絶縁膜を形成する
工程と、 前記第3の絶縁膜上に第2の電極膜を形成する工程と、 前記第2の電極膜及び前記第3の絶縁膜をパターニング
し、前記第2の接続孔の表面及び前記第2の接続孔周辺
の前記第2の絶縁膜の表面を露出する工程と、 前記パターニングされた前記第2の電極膜上に第2の配
線を形成するとともに、前記第2の接続孔と接続する第
3の配線を形成する工程とを含むことを特徴とする半導
体装置の製造方法。 - 【請求項12】 第1の絶縁膜内に配線を形成する工程
と、 全面に第2の絶縁膜を形成する工程と、 前記第2の絶縁膜上に第1の電極膜を形成する工程と、 前記配線上の一部分に前記第1の電極膜が残るように、
前記第1の電極膜を除去する工程と、 全面に第3の絶縁膜を形成する工程と、 前記第3の絶縁膜上に第2の電極膜を形成する工程と、 前記第1の電極膜上のみに残るように、前記第3の絶縁
膜及び前記第2の電極膜を除去する工程と、 全面に第1の層間絶縁膜を形成する工程と、 前記第1の層間絶縁膜上に第2の層間絶縁膜を形成する
工程と、 前記第1の層間絶縁膜を除去し、前記第1の層間絶縁膜
内に、前記配線と接続する第1のViaホールと、前記
第2の電極膜と接続する第2のViaホールと、前記第
1の電極膜と接続する第3のViaホールとを形成する
工程と、 前記第2の層間絶縁膜を除去し、前記第2の層間絶縁膜
内の前記第1、第2、第3のViaホール上に配線溝を
それぞれ形成する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000089290A JP3505465B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置及びその製造方法 |
TW090105775A TW490804B (en) | 2000-03-28 | 2001-03-13 | Semiconductor device and its manufacture method |
KR10-2001-0014582A KR100398015B1 (ko) | 2000-03-28 | 2001-03-21 | 반도체 장치 및 그 제조 방법 |
CNB2004100282752A CN100541779C (zh) | 2000-03-28 | 2001-03-22 | 半导体装置及其制造方法 |
CNB011118644A CN1177365C (zh) | 2000-03-28 | 2001-03-22 | 半导体装置及其制造方法 |
US09/813,986 US20010026003A1 (en) | 2000-03-28 | 2001-03-22 | Semiconductor device having capacitor and method of manufacturing the same |
US10/263,186 US6746929B2 (en) | 2000-03-28 | 2002-10-03 | Semiconductor device having capacitor and method of manufacturing the same |
US10/770,489 US6998663B2 (en) | 2000-03-28 | 2004-02-04 | Semiconductor device having capacitor and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000089290A JP3505465B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003346950A Division JP4018615B2 (ja) | 2003-10-06 | 2003-10-06 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001274340A true JP2001274340A (ja) | 2001-10-05 |
JP3505465B2 JP3505465B2 (ja) | 2004-03-08 |
Family
ID=18605066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000089290A Expired - Fee Related JP3505465B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US20010026003A1 (ja) |
JP (1) | JP3505465B2 (ja) |
KR (1) | KR100398015B1 (ja) |
CN (2) | CN1177365C (ja) |
TW (1) | TW490804B (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004128498A (ja) * | 2002-09-30 | 2004-04-22 | Agere Systems Inc | コンデンサ構造及びこれをジュアルダマスカス過程にて製造する方法 |
US6777776B2 (en) | 2002-10-28 | 2004-08-17 | Kabushiki Kaisha Toshiba | Semiconductor device that includes a plurality of capacitors having different capacities |
US6784067B2 (en) | 2002-06-12 | 2004-08-31 | Oki Electric Industry Co, Ltd. | Method of manufacturing semiconductor device |
US6815747B2 (en) | 2002-06-06 | 2004-11-09 | Renesas Technology Corp. | Semiconductor device comprising capacitor |
US6891218B2 (en) | 2003-02-28 | 2005-05-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
JP2005175491A (ja) * | 2003-12-10 | 2005-06-30 | Samsung Electronics Co Ltd | 金属−絶縁体−金属キャパシタを含む半導体素子及びその製造方法 |
JP2005191182A (ja) * | 2003-12-25 | 2005-07-14 | Nec Electronics Corp | 半導体装置及びその製造方法 |
US6989313B2 (en) | 2003-03-10 | 2006-01-24 | Samsung Electronics, Co., Ltd. | Metal-insulator-metal capacitor and method for manufacturing the same |
US7042041B2 (en) | 2003-03-11 | 2006-05-09 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2006191036A (ja) * | 2004-12-30 | 2006-07-20 | Magnachip Semiconductor Ltd | 半導体素子及びその形成方法 |
JP2006310891A (ja) * | 2006-08-07 | 2006-11-09 | Toshiba Corp | 半導体装置及びその製造方法 |
US7242094B2 (en) | 2002-07-26 | 2007-07-10 | Kabushiki Kaisha Toshiba | Semiconductor device having capacitor formed in multilayer wiring structure |
JP2007528604A (ja) * | 2004-03-10 | 2007-10-11 | フリースケール セミコンダクター インコーポレイテッド | 半導体装置の製造方法、及び本方法により製造される半導体装置 |
JP2012164714A (ja) * | 2011-02-03 | 2012-08-30 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2013191764A (ja) * | 2012-03-14 | 2013-09-26 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法及び半導体装置 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010109610A (ko) * | 2000-05-31 | 2001-12-12 | 박종섭 | 반도체 소자의 강유전체 캐패시터 형성방법 |
US6750113B2 (en) * | 2001-01-17 | 2004-06-15 | International Business Machines Corporation | Metal-insulator-metal capacitor in copper |
JP3895126B2 (ja) * | 2001-04-23 | 2007-03-22 | 株式会社東芝 | 半導体装置の製造方法 |
US6881999B2 (en) * | 2002-03-21 | 2005-04-19 | Samsung Electronics Co., Ltd. | Semiconductor device with analog capacitor and method of fabricating the same |
US6593185B1 (en) * | 2002-05-17 | 2003-07-15 | United Microelectronics Corp. | Method of forming embedded capacitor structure applied to logic integrated circuit |
KR100456829B1 (ko) * | 2002-06-17 | 2004-11-10 | 삼성전자주식회사 | 듀얼다마신공정에 적합한 엠아이엠 캐패시터 및 그의제조방법 |
JP4094904B2 (ja) * | 2002-07-22 | 2008-06-04 | 三菱電機株式会社 | 半導体装置 |
DE10324066A1 (de) * | 2003-05-27 | 2004-12-30 | Texas Instruments Deutschland Gmbh | Stapelkondensator und Verfahren zur Herstellung eines solchen |
JP2005079513A (ja) * | 2003-09-03 | 2005-03-24 | Seiko Epson Corp | 半導体装置及びその製造方法 |
KR100591148B1 (ko) | 2003-12-31 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 반도체 장치의 캐패시터 및 그의 제조 방법 |
JP2005252067A (ja) * | 2004-03-05 | 2005-09-15 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
US20050255664A1 (en) * | 2004-05-12 | 2005-11-17 | Ching-Hung Kao | Method of forming a metal-insulator-metal capacitor |
US20050257957A1 (en) * | 2004-05-15 | 2005-11-24 | Kaluk Vasoya | Printed wiring board with conductive constraining core including resin filled channels |
JP4338614B2 (ja) * | 2004-09-29 | 2009-10-07 | シャープ株式会社 | 半導体装置およびその製造方法 |
KR100791676B1 (ko) * | 2005-12-16 | 2008-01-03 | 동부일렉트로닉스 주식회사 | 커패시터의 형성 방법 |
US7964470B2 (en) | 2006-03-01 | 2011-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flexible processing method for metal-insulator-metal capacitor formation |
US7468525B2 (en) * | 2006-12-05 | 2008-12-23 | Spansion Llc | Test structures for development of metal-insulator-metal (MIM) devices |
US7460423B2 (en) * | 2007-01-05 | 2008-12-02 | International Business Machines Corporation | Hierarchical 2T-DRAM with self-timed sensing |
JP2008227344A (ja) * | 2007-03-15 | 2008-09-25 | Nec Electronics Corp | 半導体装置及びその製造方法 |
US8445913B2 (en) | 2007-10-30 | 2013-05-21 | Spansion Llc | Metal-insulator-metal (MIM) device and method of formation thereof |
JP5446120B2 (ja) * | 2008-04-23 | 2014-03-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
CN105304615B (zh) | 2014-06-05 | 2018-03-23 | 联华电子股份有限公司 | 半导体结构 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02162731A (ja) | 1988-12-16 | 1990-06-22 | Hitachi Ltd | 薄膜素子基板 |
JPH03174729A (ja) | 1989-09-07 | 1991-07-29 | Toshiba Corp | 半導体装置とその製造方法 |
JP2570139B2 (ja) | 1993-10-29 | 1997-01-08 | 日本電気株式会社 | 半導体装置の埋め込み配線の形成方法 |
JP2875733B2 (ja) * | 1994-02-15 | 1999-03-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
US5874770A (en) * | 1996-10-10 | 1999-02-23 | General Electric Company | Flexible interconnect film including resistor and capacitor layers |
US6180976B1 (en) * | 1999-02-02 | 2001-01-30 | Conexant Systems, Inc. | Thin-film capacitors and methods for forming the same |
US6066868A (en) * | 1999-03-31 | 2000-05-23 | Radiant Technologies, Inc. | Ferroelectric based memory devices utilizing hydrogen barriers and getters |
US6459562B1 (en) * | 2001-05-22 | 2002-10-01 | Conexant Systems, Inc. | High density metal insulator metal capacitors |
JP4947849B2 (ja) * | 2001-05-30 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2000
- 2000-03-28 JP JP2000089290A patent/JP3505465B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-13 TW TW090105775A patent/TW490804B/zh not_active IP Right Cessation
- 2001-03-21 KR KR10-2001-0014582A patent/KR100398015B1/ko not_active IP Right Cessation
- 2001-03-22 CN CNB011118644A patent/CN1177365C/zh not_active Expired - Fee Related
- 2001-03-22 CN CNB2004100282752A patent/CN100541779C/zh not_active Expired - Lifetime
- 2001-03-22 US US09/813,986 patent/US20010026003A1/en not_active Abandoned
-
2002
- 2002-10-03 US US10/263,186 patent/US6746929B2/en not_active Expired - Fee Related
-
2004
- 2004-02-04 US US10/770,489 patent/US6998663B2/en not_active Expired - Fee Related
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6815747B2 (en) | 2002-06-06 | 2004-11-09 | Renesas Technology Corp. | Semiconductor device comprising capacitor |
US6784067B2 (en) | 2002-06-12 | 2004-08-31 | Oki Electric Industry Co, Ltd. | Method of manufacturing semiconductor device |
US6927124B2 (en) | 2002-06-12 | 2005-08-09 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device |
US7242094B2 (en) | 2002-07-26 | 2007-07-10 | Kabushiki Kaisha Toshiba | Semiconductor device having capacitor formed in multilayer wiring structure |
JP2004128498A (ja) * | 2002-09-30 | 2004-04-22 | Agere Systems Inc | コンデンサ構造及びこれをジュアルダマスカス過程にて製造する方法 |
US6777776B2 (en) | 2002-10-28 | 2004-08-17 | Kabushiki Kaisha Toshiba | Semiconductor device that includes a plurality of capacitors having different capacities |
US7253075B2 (en) | 2002-10-28 | 2007-08-07 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
US6891218B2 (en) | 2003-02-28 | 2005-05-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
US7202126B2 (en) | 2003-02-28 | 2007-04-10 | Kabushiki Käisha Toshiba | Semiconductor device and method of manufacturing same |
US6989313B2 (en) | 2003-03-10 | 2006-01-24 | Samsung Electronics, Co., Ltd. | Metal-insulator-metal capacitor and method for manufacturing the same |
US7042041B2 (en) | 2003-03-11 | 2006-05-09 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2005175491A (ja) * | 2003-12-10 | 2005-06-30 | Samsung Electronics Co Ltd | 金属−絶縁体−金属キャパシタを含む半導体素子及びその製造方法 |
US7432170B2 (en) | 2003-12-25 | 2008-10-07 | Nec Electronics Corporation | Semiconductor device and fabrication method thereof |
JP2005191182A (ja) * | 2003-12-25 | 2005-07-14 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2007528604A (ja) * | 2004-03-10 | 2007-10-11 | フリースケール セミコンダクター インコーポレイテッド | 半導体装置の製造方法、及び本方法により製造される半導体装置 |
JP4891224B2 (ja) * | 2004-03-10 | 2012-03-07 | フリースケール セミコンダクター インコーポレイテッド | 半導体装置の製造方法、及び本方法により製造される半導体装置 |
JP2006191036A (ja) * | 2004-12-30 | 2006-07-20 | Magnachip Semiconductor Ltd | 半導体素子及びその形成方法 |
US8310026B2 (en) | 2004-12-30 | 2012-11-13 | Magnachip Semiconductor, Ltd. | Semiconductor device and method for fabricating the same |
JP2006310891A (ja) * | 2006-08-07 | 2006-11-09 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2012164714A (ja) * | 2011-02-03 | 2012-08-30 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2013191764A (ja) * | 2012-03-14 | 2013-09-26 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
TW490804B (en) | 2002-06-11 |
JP3505465B2 (ja) | 2004-03-08 |
US6998663B2 (en) | 2006-02-14 |
CN1177365C (zh) | 2004-11-24 |
CN1315745A (zh) | 2001-10-03 |
CN1531080A (zh) | 2004-09-22 |
KR100398015B1 (ko) | 2003-09-19 |
US20030042521A1 (en) | 2003-03-06 |
CN100541779C (zh) | 2009-09-16 |
US20040155273A1 (en) | 2004-08-12 |
US20010026003A1 (en) | 2001-10-04 |
KR20010093673A (ko) | 2001-10-29 |
US6746929B2 (en) | 2004-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001274340A (ja) | 半導体装置及びその製造方法 | |
US7462535B2 (en) | Semiconductor device with analog capacitor and method of fabricating the same | |
US6734489B2 (en) | Semiconductor element and MIM-type capacitor formed in different layers of a semiconductor device | |
US6259128B1 (en) | Metal-insulator-metal capacitor for copper damascene process and method of forming the same | |
US7538005B2 (en) | Semiconductor device and method for fabricating the same | |
JP3895126B2 (ja) | 半導体装置の製造方法 | |
US20050263848A1 (en) | Metal-insulator-metal capacitor having a large capacitance and method of manufacturing the same | |
EP1119027B1 (en) | A capacitor for integration with copper damascene structure and manufacturing method | |
JP2004063667A (ja) | 多層配線層内に形成されたキャパシタを有する半導体装置 | |
US20060273427A1 (en) | Vertical metal-insulator-metal (MIM) capacitors | |
US20040262770A1 (en) | Semiconductor capacitive element, method for manufacturing same and semiconductor device provided with same | |
US6387754B2 (en) | Method of forming an on-chip decoupling capacitor with bottom hardmask | |
US6417556B1 (en) | High K dielectric de-coupling capacitor embedded in backend interconnect | |
US8674404B2 (en) | Additional metal routing in semiconductor devices | |
JP3525788B2 (ja) | 半導体装置の製造方法 | |
US20040259273A1 (en) | Composite intermetal dielectric structure including low-k dielectric material | |
US6323099B1 (en) | High k interconnect de-coupling capacitor with damascene process | |
US6281134B1 (en) | Method for combining logic circuit and capacitor | |
JP2004079924A (ja) | 半導体装置 | |
JP4018615B2 (ja) | 半導体装置及びその製造方法 | |
KR20010017503A (ko) | 반도체 집적회로의 커패시터 제조방법 | |
US20060009065A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2006253268A (ja) | 半導体装置およびその製造方法 | |
KR100340900B1 (ko) | 반도체장치의 제조방법 | |
JP2003258108A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |