JP2570139B2 - 半導体装置の埋め込み配線の形成方法 - Google Patents
半導体装置の埋め込み配線の形成方法Info
- Publication number
- JP2570139B2 JP2570139B2 JP5271720A JP27172093A JP2570139B2 JP 2570139 B2 JP2570139 B2 JP 2570139B2 JP 5271720 A JP5271720 A JP 5271720A JP 27172093 A JP27172093 A JP 27172093A JP 2570139 B2 JP2570139 B2 JP 2570139B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- forming
- interlayer insulating
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、金属配線を有する半導
体装置の埋め込み配線の形成方法に関する。
体装置の埋め込み配線の形成方法に関する。
【０００２】
【従来の技術】従来、半導体集積装置に金などの金属埋
め込み配線を形成する場合の工程を、金配線を例として
図面の順に説明する。 （従来例１）図２４に示す通り、半導体基板１上に、シ
リコン酸化膜、ＢＰＳＧ膜、シリコン窒化膜、平坦化塗
布膜より構成される厚さ１．５〜３．０μｍの層間絶縁
膜２を形成する。
め込み配線を形成する場合の工程を、金配線を例として
図面の順に説明する。 （従来例１）図２４に示す通り、半導体基板１上に、シ
リコン酸化膜、ＢＰＳＧ膜、シリコン窒化膜、平坦化塗
布膜より構成される厚さ１．５〜３．０μｍの層間絶縁
膜２を形成する。
【０００３】図２５に示すように、フォトリソグラフィ
技術、ドライエッチング技術などを用いて、層間絶縁膜
２に深さ１．０〜２．０μｍの配線溝３を形成する。
技術、ドライエッチング技術などを用いて、層間絶縁膜
２に深さ１．０〜２．０μｍの配線溝３を形成する。
【０００４】図２６に示すように、埋め込み配線と層間
絶縁膜２との密着性とメッキ電流の供給とメッキマスク
とを目的として、タンタルよりなる第１導電膜４を、
Ｄ．Ｃ．マグネトロンスパッタ法を用いて成膜パワー
０．５〜１．０ｋＷ、成膜圧力２〜１０ｍＴｏｒｒの条
件の下、０．０１〜０．２μｍの厚みで層間絶縁膜２上
に形成する。続いて、電解金メッキの析出核のために金
を第２導電膜５として、Ｄ．Ｃ．マグネトロンスパッタ
法を用いて成膜パワー０．５〜１．０ｋＷ、成膜圧力２
〜１０ｍＴｏｒｒの条件の下、０．０１〜０．１μｍの
厚みで第１導電膜４上に形成する。
絶縁膜２との密着性とメッキ電流の供給とメッキマスク
とを目的として、タンタルよりなる第１導電膜４を、
Ｄ．Ｃ．マグネトロンスパッタ法を用いて成膜パワー
０．５〜１．０ｋＷ、成膜圧力２〜１０ｍＴｏｒｒの条
件の下、０．０１〜０．２μｍの厚みで層間絶縁膜２上
に形成する。続いて、電解金メッキの析出核のために金
を第２導電膜５として、Ｄ．Ｃ．マグネトロンスパッタ
法を用いて成膜パワー０．５〜１．０ｋＷ、成膜圧力２
〜１０ｍＴｏｒｒの条件の下、０．０１〜０．１μｍの
厚みで第１導電膜４上に形成する。
【０００５】図２７に示すように第２導電膜５上にフォ
トレジスト６を１．０〜２．０μｍの厚みで塗布する。
トレジスト６を１．０〜２．０μｍの厚みで塗布する。
【０００６】図２８に示すように、上面の平坦部および
配線溝側壁の第２導電膜５が露出して、但し、配線溝３
の一部にフォトレジスト６が残るように、フォトレジス
ト６を露光・現像あるいは酸素プラズマによるエッチバ
ックにより除去する。また、露光・現像と酸素プラズマ
によるエッチバックを併用してもよい。
配線溝側壁の第２導電膜５が露出して、但し、配線溝３
の一部にフォトレジスト６が残るように、フォトレジス
ト６を露光・現像あるいは酸素プラズマによるエッチバ
ックにより除去する。また、露光・現像と酸素プラズマ
によるエッチバックを併用してもよい。
【０００７】図２９に示すように、配線溝内部のフォト
レジスト６をマスクとして平坦部および配線溝側壁の第
２導電膜５をＡｒイオンミリングあるいは希釈王水によ
り除去し、第１導電膜４を露出させる。また、Ａｒイオ
ンミリングと希釈王水の両者を併用してもよい。
レジスト６をマスクとして平坦部および配線溝側壁の第
２導電膜５をＡｒイオンミリングあるいは希釈王水によ
り除去し、第１導電膜４を露出させる。また、Ａｒイオ
ンミリングと希釈王水の両者を併用してもよい。
【０００８】続いてフォトレジスト６を剥離して第２導
電膜５を吐出させた後、図３０に示すように、第１導電
膜４をメッキマスクおよびメッキ電流経路とし、第２導
電膜５を析出核として、硫酸金ナトリウム、硫酸、燐酸
などより構成される電解金メッキ液を用い、第２導電膜
５を陰極とし、白金あるいはチタンに白金を被覆したメ
ッシュ状電極を陽極として通電し、メッキ温度３０〜６
０℃、電流密度１〜４ｍＡ／ｃｍ2 の条件の下で電解金
メッキを行い、金より構成される低い電気抵抗を有する
第３導電膜７を０．５〜２．０μｍの厚みで選択的に形
成する。
電膜５を吐出させた後、図３０に示すように、第１導電
膜４をメッキマスクおよびメッキ電流経路とし、第２導
電膜５を析出核として、硫酸金ナトリウム、硫酸、燐酸
などより構成される電解金メッキ液を用い、第２導電膜
５を陰極とし、白金あるいはチタンに白金を被覆したメ
ッシュ状電極を陽極として通電し、メッキ温度３０〜６
０℃、電流密度１〜４ｍＡ／ｃｍ2 の条件の下で電解金
メッキを行い、金より構成される低い電気抵抗を有する
第３導電膜７を０．５〜２．０μｍの厚みで選択的に形
成する。
【０００９】図３１に示すように、ＣＦ4 ，ＳＦ6 ，Ｏ
2 ，Ｃｌ2 をエッチングガスとする反応性イオンエッチ
ング法により、第３導電膜７をエッチングマスクとして
不要部分である平坦部の第１導電膜４を除去して、第１
導電膜４、第２導電膜５、第３導電膜７より構成される
金属配線を形成する。
2 ，Ｃｌ2 をエッチングガスとする反応性イオンエッチ
ング法により、第３導電膜７をエッチングマスクとして
不要部分である平坦部の第１導電膜４を除去して、第１
導電膜４、第２導電膜５、第３導電膜７より構成される
金属配線を形成する。
【００１０】図３２に示すように、シリコン窒化膜、シ
リコン酸化膜により構成される層間絶縁膜９を層間絶縁
膜２、第３導電膜７上に形成して埋め込み配線の形成を
完了する。 （従来例２）半導体集積装置において金配線とその上層
層間膜の密着性を向上させるために、特開昭６２−６５
３８０号公報に開示されているような配線構造が知られ
ている。次に、その形成方法の要点を図面の順に説明す
る。
リコン酸化膜により構成される層間絶縁膜９を層間絶縁
膜２、第３導電膜７上に形成して埋め込み配線の形成を
完了する。 （従来例２）半導体集積装置において金配線とその上層
層間膜の密着性を向上させるために、特開昭６２−６５
３８０号公報に開示されているような配線構造が知られ
ている。次に、その形成方法の要点を図面の順に説明す
る。
【００１１】図３３に示す通り、半導体基板１上に、シ
リコン酸化膜、ＢＰＳＧ膜、シリコン窒化膜、平坦化塗
布膜より構成される厚さ１．５〜３．０μｍの層間絶縁
膜２が形成されている。
リコン酸化膜、ＢＰＳＧ膜、シリコン窒化膜、平坦化塗
布膜より構成される厚さ１．５〜３．０μｍの層間絶縁
膜２が形成されている。
【００１２】図３４に示すように、層間絶縁膜２上にチ
タンタングステン合金膜１３1 、金膜１４、チタンタン
グステン膜１３2 を、Ｄ．Ｃ．マグネトロンスパッタ法
を用いて成膜し、金膜１４がチタンタングステン膜１３
で挟まれた三層構造の積層金属膜を形成する。
タンタングステン合金膜１３1 、金膜１４、チタンタン
グステン膜１３2 を、Ｄ．Ｃ．マグネトロンスパッタ法
を用いて成膜し、金膜１４がチタンタングステン膜１３
で挟まれた三層構造の積層金属膜を形成する。
【００１３】図３５に示すように、リソグラフィ技術、
ドライエッチング技術を用いて積層金属膜により構成さ
れる金属配線を形成する。
ドライエッチング技術を用いて積層金属膜により構成さ
れる金属配線を形成する。
【００１４】図３６に示すように、層間絶縁膜２および
チタンタングステン合金膜１３2 上に層間絶縁膜９を形
成する。この金属配線構造においては、層間絶縁膜２お
よび９と金属配線の主導電層である金膜１４との密着性
が、チタンタングステン膜１３1 および１３2 によって
確保されている。
チタンタングステン合金膜１３2 上に層間絶縁膜９を形
成する。この金属配線構造においては、層間絶縁膜２お
よび９と金属配線の主導電層である金膜１４との密着性
が、チタンタングステン膜１３1 および１３2 によって
確保されている。
【００１５】
【発明が解決しようとする課題】上述した従来の半導体
装置の金属配線の形成方法は、以下に示す欠点がある。
装置の金属配線の形成方法は、以下に示す欠点がある。
【００１６】（従来例１）の配線形成方法においては、
図３２に示すように配線溝内部に金膜が埋め込まれてい
るため層間絶縁膜９に段差が生じないけれども、金膜の
上面に層間絶縁膜が直接に形成されているためその間に
密着不良が発生し易い。
図３２に示すように配線溝内部に金膜が埋め込まれてい
るため層間絶縁膜９に段差が生じないけれども、金膜の
上面に層間絶縁膜が直接に形成されているためその間に
密着不良が発生し易い。
【００１７】（従来例２）の配線形成方法においては、
図３６に示すように層間絶縁膜９上に配線膜厚み分の段
差が生じる。したがって、後工程の上層配線のフォトリ
ソグラフィ工程でのフォーカスマージン不足やレジスト
膜厚の下地段差依存の問題が生じる。
図３６に示すように層間絶縁膜９上に配線膜厚み分の段
差が生じる。したがって、後工程の上層配線のフォトリ
ソグラフィ工程でのフォーカスマージン不足やレジスト
膜厚の下地段差依存の問題が生じる。
【００１８】したがって、いずれの従来技術においても
高い長期信頼性と安定した特性を有する半導体装置を得
にくくなり、さらにその製造過程での高い歩留まりを実
現することができない。
高い長期信頼性と安定した特性を有する半導体装置を得
にくくなり、さらにその製造過程での高い歩留まりを実
現することができない。
【００１９】本発明は、絶縁膜との密着性に乏しい金属
配線において、配線層の平坦化と密着性の向上の両立を
目的とするものである。
配線において、配線層の平坦化と密着性の向上の両立を
目的とするものである。
【００２０】
【課題を解決するための手段】本発明の半導体装置の埋
め込み配線の形成方法は、半導体基板上の層間絶縁膜に
配線溝を形成し、配線溝内に層間絶縁膜と主導電層との
密着を確保するための導電膜を形成し、該導電膜上の配
線溝内に、配線溝の深さより薄い膜厚を有する主導電層
を形成し、主導電層上の配線溝凹部内の面上に、後工程
で形成される層間絶縁膜と主導電層との密着を確保する
ための導電膜を形成し、該導電膜上の配線溝凹部を層間
絶縁膜で充填し、配線溝凹部以外の領域に露出する導電
膜を自己整合的に除去する工程を有している。
め込み配線の形成方法は、半導体基板上の層間絶縁膜に
配線溝を形成し、配線溝内に層間絶縁膜と主導電層との
密着を確保するための導電膜を形成し、該導電膜上の配
線溝内に、配線溝の深さより薄い膜厚を有する主導電層
を形成し、主導電層上の配線溝凹部内の面上に、後工程
で形成される層間絶縁膜と主導電層との密着を確保する
ための導電膜を形成し、該導電膜上の配線溝凹部を層間
絶縁膜で充填し、配線溝凹部以外の領域に露出する導電
膜を自己整合的に除去する工程を有している。
【００２１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００２２】まず、本発明の半導体装置の形成方法の第
１の実施例について、図１ないし図１２の順に工程を説
明する。
１の実施例について、図１ないし図１２の順に工程を説
明する。
【００２３】図１より図７までの本実施例の工程は、金
配線の場合を例として上述した従来例１の図２４より図
３０までの工程と全く同様であるので繰り返し記載を省
略する。但し、本実施例の第３導電膜７は０．５〜１．
５μｍの厚みで選択的に形成し、ここで、第３導電膜上
部が層間絶縁膜９の配線溝３以外の平坦部に比べて０．
５〜１．０μｍ凹むように、第３導電膜７の膜厚を調節
する。
配線の場合を例として上述した従来例１の図２４より図
３０までの工程と全く同様であるので繰り返し記載を省
略する。但し、本実施例の第３導電膜７は０．５〜１．
５μｍの厚みで選択的に形成し、ここで、第３導電膜上
部が層間絶縁膜９の配線溝３以外の平坦部に比べて０．
５〜１．０μｍ凹むように、第３導電膜７の膜厚を調節
する。
【００２４】次に、図８に示すように、第３導電膜７と
その上層に形成する層間絶縁膜との密着性を確保するた
めにタンタルを第４導電膜８として、Ｄ．Ｃ．マグネト
ロンスパッタ法を用いて成膜パワー０．５〜１．０ｋ
Ｗ、成膜圧力２〜１０ｍＴｏｒｒの条件の下、０．０１
〜０．２μｍの厚みで第１導電膜４および第３導電膜７
上に形成する。第４導電膜の材料はタンタルに限らず、
チタンタングステン合金や窒化チタンなどの材料であっ
てもよい。
その上層に形成する層間絶縁膜との密着性を確保するた
めにタンタルを第４導電膜８として、Ｄ．Ｃ．マグネト
ロンスパッタ法を用いて成膜パワー０．５〜１．０ｋ
Ｗ、成膜圧力２〜１０ｍＴｏｒｒの条件の下、０．０１
〜０．２μｍの厚みで第１導電膜４および第３導電膜７
上に形成する。第４導電膜の材料はタンタルに限らず、
チタンタングステン合金や窒化チタンなどの材料であっ
てもよい。
【００２５】図９に示すように、全面に層間絶縁膜９を
約１．０μｍの厚さで形成する。配線溝凹部の平坦化を
行うには、段差被覆性のよいプラズマＣＶＤ技術を用い
てもよいし、平坦化塗布膜（ＳＯＧ）を用いてもよい。
約１．０μｍの厚さで形成する。配線溝凹部の平坦化を
行うには、段差被覆性のよいプラズマＣＶＤ技術を用い
てもよいし、平坦化塗布膜（ＳＯＧ）を用いてもよい。
【００２６】図１０に示すように、ＣＨＦ3 ，ＣＨ4 ，
Ｏ2 などをエッチングガスとした反応性イオンエッチン
グにより、配線溝凹部の層間絶縁膜９が残るように平坦
部の層間絶縁膜９の除去を行う。
Ｏ2 などをエッチングガスとした反応性イオンエッチン
グにより、配線溝凹部の層間絶縁膜９が残るように平坦
部の層間絶縁膜９の除去を行う。
【００２７】図１１に示すように、ＣＦ4 ，ＳＦ6 ，Ｏ
2 ，Ｃｌ2 をエッチングガスとする反応性イオンエッチ
ング法により、層間絶縁膜９をエッチングマスクとして
第１導電膜４、第４導電膜８を除去して、第１導電膜
４、第２導電膜５、第３導電膜７、第４導電膜８より構
成された金属配線を形成する。
2 ，Ｃｌ2 をエッチングガスとする反応性イオンエッチ
ング法により、層間絶縁膜９をエッチングマスクとして
第１導電膜４、第４導電膜８を除去して、第１導電膜
４、第２導電膜５、第３導電膜７、第４導電膜８より構
成された金属配線を形成する。
【００２８】図１２に示すように、シリコン酸化膜によ
り構成される層間絶縁膜１０を層間絶縁膜２および９と
第１導電膜４および第４導電膜８のエッジ上に形成す
る。
り構成される層間絶縁膜１０を層間絶縁膜２および９と
第１導電膜４および第４導電膜８のエッジ上に形成す
る。
【００２９】このようにして形成された金配線は、主導
電膜である配線メッキ金膜が第１導電膜と第４導電膜に
より被覆されているため、層間絶縁膜と配線メッキ金膜
の密着不良を防ぐことができる。また、メッキ金配線は
配線溝内部に存在し、層間絶縁膜に段差は生じない。し
たがって上層配線の形成工程において、微細化に伴うフ
ォーカスマージン不足に対応することが可能であり、レ
ジスト膜厚は下地パターンに依存しない。
電膜である配線メッキ金膜が第１導電膜と第４導電膜に
より被覆されているため、層間絶縁膜と配線メッキ金膜
の密着不良を防ぐことができる。また、メッキ金配線は
配線溝内部に存在し、層間絶縁膜に段差は生じない。し
たがって上層配線の形成工程において、微細化に伴うフ
ォーカスマージン不足に対応することが可能であり、レ
ジスト膜厚は下地パターンに依存しない。
【００３０】本発明の半導体装置の埋め込み配線の形成
方法は、モス、バイポーラなどの半導体集積装置の種類
にかかわらず適用可能であることは言うまでもない。
方法は、モス、バイポーラなどの半導体集積装置の種類
にかかわらず適用可能であることは言うまでもない。
【００３１】次に、本発明の第２の実施例について図１
３ないし図１６の順に説明する。
３ないし図１６の順に説明する。
【００３２】図１３に示す通り、拡散層１１の形成され
た半導体基板１上に、厚さ２．５μｍの層間絶縁層２が
形成されている。
た半導体基板１上に、厚さ２．５μｍの層間絶縁層２が
形成されている。
【００３３】図１４に示すように、フォトリソグラフィ
技術、ドライエッチング技術を用いて、下層の拡散層１
１上に接続孔１２を形成する。
技術、ドライエッチング技術を用いて、下層の拡散層１
１上に接続孔１２を形成する。
【００３４】図１５に示すように、フォトリソグラフィ
技術、ドライエッチング技術を用いて、層間絶縁膜２に
深さ１．５μｍの配線溝３を形成する。
技術、ドライエッチング技術を用いて、層間絶縁膜２に
深さ１．５μｍの配線溝３を形成する。
【００３５】図１６に示すように、第１の実施例で説明
した工程にしたがって、埋め込み金配線を形成する。
した工程にしたがって、埋め込み金配線を形成する。
【００３６】本実施例では下層を拡散層として説明した
が、下層が金属配線であっても同様に適用できる。
が、下層が金属配線であっても同様に適用できる。
【００３７】このようにして形成された金配線は、主導
電膜である配線メッキ金膜が第１導電膜と第４導電膜に
より被覆されているため、層間絶縁膜と配線メッキ金膜
の密着不良を防ぐことができる。また、メッキ金配線は
配線溝内部に存在し、層間絶縁膜に段差は生じない。し
たがって上層配線の形成工程において、微細化に伴うフ
ォーカスマ−ジン不足に対応することが可能であり、レ
ジスト膜厚は下地パターンに依存しない。さらに、下層
の拡散層の上層配線との接続部を上層配線と同時に形成
することが可能である。
電膜である配線メッキ金膜が第１導電膜と第４導電膜に
より被覆されているため、層間絶縁膜と配線メッキ金膜
の密着不良を防ぐことができる。また、メッキ金配線は
配線溝内部に存在し、層間絶縁膜に段差は生じない。し
たがって上層配線の形成工程において、微細化に伴うフ
ォーカスマ−ジン不足に対応することが可能であり、レ
ジスト膜厚は下地パターンに依存しない。さらに、下層
の拡散層の上層配線との接続部を上層配線と同時に形成
することが可能である。
【００３８】本発明の半導体装置の埋め込み配線の形成
方法は、モス、バイポーラなどの半導体集積回路装置の
種類にかかわらず適用可能であることは言うまでもな
い。
方法は、モス、バイポーラなどの半導体集積回路装置の
種類にかかわらず適用可能であることは言うまでもな
い。
【００３９】次に、本発明の第３の実施例を銅配線の場
合について図１７ないし図２３の順に説明する。
合について図１７ないし図２３の順に説明する。
【００４０】図１７に示す通り、半導体基板１上に、既
知の手法であるＣＶＤ技術、フォトリソグラフィ技術、
ドライエッチング技術などを用いて、シリコン酸化膜、
ＢＰＳＧ膜、シリコン窒化膜、平坦化塗布膜より構成さ
れる厚さ１．５〜３．０μｍの層間絶縁膜２を形成す
る。
知の手法であるＣＶＤ技術、フォトリソグラフィ技術、
ドライエッチング技術などを用いて、シリコン酸化膜、
ＢＰＳＧ膜、シリコン窒化膜、平坦化塗布膜より構成さ
れる厚さ１．５〜３．０μｍの層間絶縁膜２を形成す
る。
【００４１】図１８に示すように、フォトリソグラフィ
技術、ドライエッチング技術などを用いて、層間絶縁膜
２に深さ１．０〜２．０μｍの配線溝３を形成する。
技術、ドライエッチング技術などを用いて、層間絶縁膜
２に深さ１．０〜２．０μｍの配線溝３を形成する。
【００４２】以上の図１７および図１８に示す工程は、
第１の実施例の図１および図２、または、従来例１の図
２４および図２５の工程と同一である。
第１の実施例の図１および図２、または、従来例１の図
２４および図２５の工程と同一である。
【００４３】次に、図１９に示すように、後工程での銅
膜の成膜における層間絶縁膜との密着層および核生成層
として、反応性スパッタ法により約０．１μｍ厚の窒化
チタン膜を第５導電膜１５として形成する。
膜の成膜における層間絶縁膜との密着層および核生成層
として、反応性スパッタ法により約０．１μｍ厚の窒化
チタン膜を第５導電膜１５として形成する。
【００４４】図２０に示すように、銅の有機化合物など
をソースガスとしたＣＶＤ法を用いて、第１導電膜４上
に低い電気抵抗を有する銅により構成される第６導電膜
１６を１．５〜３．０μｍの厚さで形成し、配線溝３を
埋設する。
をソースガスとしたＣＶＤ法を用いて、第１導電膜４上
に低い電気抵抗を有する銅により構成される第６導電膜
１６を１．５〜３．０μｍの厚さで形成し、配線溝３を
埋設する。
【００４５】図２１に示すように、塩素ガスなどを用い
た反応性イオンエッチング法により配線溝３以外の第６
導電膜１６を除去する。この場合、配線溝３内の第６導
電膜１６の上部が平坦部の第１導電膜に比べて０．５μ
ｍ程度凹むようにエッチングを行う。また、第６導電膜
１６の除去については、化学的機械的研磨法と反応性イ
オンエッチング法を併用してもよい。
た反応性イオンエッチング法により配線溝３以外の第６
導電膜１６を除去する。この場合、配線溝３内の第６導
電膜１６の上部が平坦部の第１導電膜に比べて０．５μ
ｍ程度凹むようにエッチングを行う。また、第６導電膜
１６の除去については、化学的機械的研磨法と反応性イ
オンエッチング法を併用してもよい。
【００４６】図２２に示すように、第６導電膜１６と上
層に形成される層間絶縁膜との密着性を確保するため
に、窒化チタン膜を第７導電膜１７として反応性スパッ
タ法を用いて０．１〜０．２μｍの厚みで第６導電膜１
６上および第５導電膜１５上に形成する。
層に形成される層間絶縁膜との密着性を確保するため
に、窒化チタン膜を第７導電膜１７として反応性スパッ
タ法を用いて０．１〜０．２μｍの厚みで第６導電膜１
６上および第５導電膜１５上に形成する。
【００４７】次に、第７導電膜１７上に層間絶縁膜９を
形成した後、実施例１の図９〜図１１において説明した
方法にしたがって、層間絶縁膜９および第７導電膜１７
を加工し、銅膜の上層層間絶縁膜に対する密着層を自己
整合的に形成する。
形成した後、実施例１の図９〜図１１において説明した
方法にしたがって、層間絶縁膜９および第７導電膜１７
を加工し、銅膜の上層層間絶縁膜に対する密着層を自己
整合的に形成する。
【００４８】最後に図２３に示すように、層間絶縁膜２
および９と第１導電膜４および第３導電膜７のエッジ上
に層間絶縁膜１０を形成する。
および９と第１導電膜４および第３導電膜７のエッジ上
に層間絶縁膜１０を形成する。
【００４９】このようにして形成された銅配線は、主導
電膜である銅膜が第１導電膜と第３導電膜により被覆さ
れているため、層間絶縁膜と銅膜の密着不良を防ぐこと
ができる。また、銅配線は配線溝内部に存在し、層間絶
縁膜に段差は生じない。したがって上層配線の形成工程
において、微細化に伴うフォーカスマージン不足に対応
することが可能であり、レジスト膜厚は下地パターンに
依存しない。本実施例で示した埋め込み配線の形成方法
は、第１の実施例および第２の実施例で説明したよう
に、主導電膜を選択成長させる方法に比べて工程数が少
なく、かつ、自己整合的に主導電膜上に密着層を形成す
ることができる。
電膜である銅膜が第１導電膜と第３導電膜により被覆さ
れているため、層間絶縁膜と銅膜の密着不良を防ぐこと
ができる。また、銅配線は配線溝内部に存在し、層間絶
縁膜に段差は生じない。したがって上層配線の形成工程
において、微細化に伴うフォーカスマージン不足に対応
することが可能であり、レジスト膜厚は下地パターンに
依存しない。本実施例で示した埋め込み配線の形成方法
は、第１の実施例および第２の実施例で説明したよう
に、主導電膜を選択成長させる方法に比べて工程数が少
なく、かつ、自己整合的に主導電膜上に密着層を形成す
ることができる。
【００５０】本発明の半導体装置の埋め込み配線の形成
方法は、モス、バイポーラなどの半導体集積回路装置の
種類にかかわらず適用可能であることは言うまでもな
い。
方法は、モス、バイポーラなどの半導体集積回路装置の
種類にかかわらず適用可能であることは言うまでもな
い。
【００５１】
【発明の効果】以上説明したように本発明は、主導電層
たる埋め込み配線の周辺を、層間絶縁物との間の密着を
確保する密着金属膜によって被覆することにより、周辺
すべての層間絶縁膜との密着性が良好となり、さらに、
上層配線の形成工程において、微細化に伴うフォーカス
マージン不足に対応することが可能であり、レジスト膜
厚は下地パターンに依存しないので、安定した特性と高
い長期信頼性を有する金属配線を形成できる効果を有す
る。
たる埋め込み配線の周辺を、層間絶縁物との間の密着を
確保する密着金属膜によって被覆することにより、周辺
すべての層間絶縁膜との密着性が良好となり、さらに、
上層配線の形成工程において、微細化に伴うフォーカス
マージン不足に対応することが可能であり、レジスト膜
厚は下地パターンに依存しないので、安定した特性と高
い長期信頼性を有する金属配線を形成できる効果を有す
る。
【図１】本発明の第１の実施例の工程の手順を示す図で
ある。
ある。
【図２】本発明の第１の実施例の工程の手順を示す図で
ある。
ある。
【図３】本発明の第１の実施例の工程の手順を示す図で
ある。
ある。
【図４】本発明の第１の実施例の工程の手順を示す図で
ある。
ある。
【図５】本発明の第１の実施例の工程の手順を示す図で
ある。
ある。
【図６】本発明の第１の実施例の工程の手順を示す図で
ある。
ある。
【図７】本発明の第１の実施例の工程の手順を示す図で
ある。
ある。
【図８】本発明の第１の実施例の工程の手順を示す図で
ある。
ある。
【図９】本発明の第１の実施例の工程の手順を示す図で
ある。
ある。
【図１０】本発明の第１の実施例の工程の手順を示す図
である。
である。
【図１１】本発明の第１の実施例の工程の手順を示す図
である。
である。
【図１２】本発明の第１の実施例の工程の手順を示す図
である。
である。
【図１３】本発明の第２の実施例の工程の手順を示す図
である。
である。
【図１４】本発明の第２の実施例の工程の手順を示す図
である。
である。
【図１５】本発明の第２の実施例の工程の手順を示す図
である。
である。
【図１６】本発明の第２の実施例の工程の手順を示す図
である。
である。
【図１７】本発明の第３の実施例の工程の手順を示す図
である。
である。
【図１８】本発明の第３の実施例の工程の手順を示す図
である。
である。
【図１９】本発明の第３の実施例の工程の手順を示す図
である。
である。
【図２０】本発明の第３の実施例の工程の手順を示す図
である。
である。
【図２１】本発明の第３の実施例の工程の手順を示す図
である。
である。
【図２２】本発明の第３の実施例の工程の手順を示す図
である。
である。
【図２３】本発明の第３の実施例の工程の手順を示す図
である。
である。
【図２４】従来の半導体装置の埋め込み配線の形成方法
例の工程手順を示す図である。
例の工程手順を示す図である。
【図２５】従来の半導体装置の埋め込み配線の形成方法
例の工程手順を示す図である。
例の工程手順を示す図である。
【図２６】従来の半導体装置の埋め込み配線の形成方法
例の工程手順を示す図である。
例の工程手順を示す図である。
【図２７】従来の半導体装置の埋め込み配線の形成方法
例の工程手順を示す図である。
例の工程手順を示す図である。
【図２８】従来の半導体装置の埋め込み配線の形成方法
例の工程手順を示す図である。
例の工程手順を示す図である。
【図２９】従来の半導体装置の埋め込み配線の形成方法
例の工程手順を示す図である。
例の工程手順を示す図である。
【図３０】従来の半導体装置の埋め込み配線の形成方法
例の工程手順を示す図である。
例の工程手順を示す図である。
【図３１】従来の半導体装置の埋め込み配線の形成方法
例の工程手順を示す図である。
例の工程手順を示す図である。
【図３２】従来の半導体装置の埋め込み配線の形成方法
例の工程手順を示す図である。
例の工程手順を示す図である。
【図３３】従来の半導体装置の埋め込み配線の形成方法
例の工程手順を示す図である。
例の工程手順を示す図である。
【図３４】従来の半導体装置の埋め込み配線の形成方法
例の工程手順を示す図である。
例の工程手順を示す図である。
【図３５】従来の半導体装置の埋め込み配線の形成方法
例の工程手順を示す図である。
例の工程手順を示す図である。
【図３６】従来の半導体装置の埋め込み配線の形成方法
例の工程手順を示す図である。
例の工程手順を示す図である。
１ 半導体基板 ２ 層間絶縁膜 ３ 配線溝 ４ 第１導電膜 ５ 第２導電膜 ６ フォトレジスト ７ 第３導電膜 ８ 第４導電膜 ９ 層間絶縁膜 １０ 層間絶縁膜 １１ 拡散層 １２ 接続孔 １３ チタンタングステン膜 １４ 金膜 １５ 第５導電膜 １６ 第６導電膜 １７ 第７導電膜
Claims (3)
- 【請求項１】 半導体装置の層間絶縁膜内に埋め込み配
線を形成する方法であって、 半導体基板上の層間絶縁膜に配線溝を形成し、 配線溝内に層間絶縁膜と主導電層との密着を確保するた
めの導電膜を形成し、 該導電膜上の配線溝内に、配線溝の深さより薄い膜厚を
有する主導電層を形成し、 主導電層上の配線溝凹部内の面上に、後工程で形成され
る層間絶縁膜と主導電層との密着を確保するための導電
膜を形成し、 該導電膜上の配線溝凹部を層間絶縁膜で充填し、 配線溝凹部以外の領域に露出する導電膜を自己整合的に
除去する、 半導体装置の埋め込み配線の形成方法。 - 【請求項２】 前記主導電層を他の主導電層との間の接
続部として形成する請求項１記載の埋め込み配線の形成
方法。 - 【請求項３】 前記主導電層を半導体基板の拡散層との
間の接続部として形成する請求項１記載の埋め込み配線
の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5271720A JP2570139B2 (ja) | 1993-10-29 | 1993-10-29 | 半導体装置の埋め込み配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5271720A JP2570139B2 (ja) | 1993-10-29 | 1993-10-29 | 半導体装置の埋め込み配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07130733A JPH07130733A (ja) | 1995-05-19 |
| JP2570139B2 true JP2570139B2 (ja) | 1997-01-08 |
Family
ID=17503905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5271720A Expired - Lifetime JP2570139B2 (ja) | 1993-10-29 | 1993-10-29 | 半導体装置の埋め込み配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570139B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3304754B2 (ja) * | 1996-04-11 | 2002-07-22 | 三菱電機株式会社 | 集積回路の多段埋め込み配線構造 |
| JP3607424B2 (ja) * | 1996-07-12 | 2005-01-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR100325383B1 (ko) * | 1996-07-12 | 2002-04-17 | 니시무로 타이죠 | 반도체 장치 및 그 제조 방법 |
| JP3505465B2 (ja) | 2000-03-28 | 2004-03-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
1993
- 1993-10-29 JP JP5271720A patent/JP2570139B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07130733A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6566250B1 (en) | Method for forming a self aligned capping layer | |
| US6384481B1 (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
| JPH05206064A (ja) | 半導体装置の製造方法 | |
| JP3116897B2 (ja) | 微細配線形成方法 | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JPH1064996A (ja) | 半導体装置の自己整合的金属配線形成方法 | |
| JP3012187B2 (ja) | 半導体装置の製造方法 | |
| JP4242136B2 (ja) | 配線構造の形成方法 | |
| JP3064734B2 (ja) | 半導体装置の製造方法 | |
| JP2570139B2 (ja) | 半導体装置の埋め込み配線の形成方法 | |
| JPH10289949A (ja) | 金属スペーサを用いた相互接続およびその形成方法 | |
| JPH01130529A (ja) | チタン／窒化チタン層上のタングステンのもどしエツチング方法 | |
| JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000243836A (ja) | 半導体素子の配線形成方法 | |
| JP2737762B2 (ja) | 半導体装置の製造方法 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| US20040137719A1 (en) | Method for forming metal line of semiconductor device | |
| JPH0897214A (ja) | 半導体装置の製造方法 | |
| JPH0555167A (ja) | 半導体装置の製造方法 | |
| JP2929850B2 (ja) | 半導体装置の製造方法 | |
| JPH0799199A (ja) | 半導体装置の製造方法 | |
| JPH05114578A (ja) | 半導体装置及びその製造方法 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0590262A (ja) | 半導体装置およびその製造方法 |