JPH0799199A

JPH0799199A - 半導体装置の製造方法

Info

Publication number: JPH0799199A
Application number: JP35128593A
Authority: JP
Inventors: Koji Urabe; 耕児占部
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-06-03
Filing date: 1993-12-29
Publication date: 1995-04-11

Abstract

(57)【要約】【目的】半導体装置の多層金属配線に於て、層間絶縁
膜を平坦化すること。【構成】層間絶縁膜103に形成された配線溝105上に第
１導電膜106及び第２導電膜107を形成し、配線溝105内
部にレジスト108が残るようにレジストエッチバックを
行い、第２導電膜107を露出させる(図２工程Ｅ)。この
レジスト108をマスクとして第２導電膜107を除去し、第
１導電膜106を露出させる(同工程Ｆ)。レジスト108を剥
離後、第１導電膜106をマスク、第２導電膜107を析出核
として電解金メッキを行い、第３導電膜109を形成する
(同工程Ｇ)。第３導電膜109をマスクとして第１導電膜1
06を除去し、配線溝105に埋め込まれた金属配線を形成
する(同工程Ｈ)。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に金属(金)配線を有する半導体装置の製造方
法に関する。

【０００２】

【従来の技術】金属配線を有する従来の半導体装置の製
造方法について、図９を参照して説明する。図９は、工
程Ａ〜Ｄからなる従来の半導体装置の製造方法における
工程順断面図である。

【０００３】従来法では、まず図９工程Ａに示すよう
に、拡散層402の形成された半導体基板401上に、既知の
手法であるCVD技術、フォトリソグラフィ−技術、ドラ
イエッチング技術等を用いてシリコン酸化膜、BPSG膜、
シリコン窒化膜、平坦化塗布膜より構成される厚さ1.5
〜3.0μｍの層間絶縁膜403、0.4〜1.0μｍ径の層間接続
孔404を形成する。次に、タングステンにチタンを5〜10
％添加したチタン−タングステン合金より構成される第
１導電膜406を、既知の技術であるD.C.マグネトロンス
パッタ法を用い、成膜パワ−：1.0〜5.0ｋＷ、成膜圧
力：2〜10mTorrとして0.05〜0.2μｍの厚みで形成す
る。

【０００４】続いて、第１導電膜406の表面の“メッキ
液からの保護”“密着性の改善”“メッキ電流の供給”
を目的として、金、白金、パラジウム等より構成される
第２導電膜407を、D.C.マグネトロンスパッタ法を用
い、成膜パワ−：0.5〜1.0ｋＷ、成膜圧力：2〜10mTorr
の条件の下で0.01〜0.1μｍの厚みで第１導電膜406上に
形成する(図９工程Ａ)。

【０００５】次に、図９工程Ｂに示すように、フォトリ
ソグラフィ−技術を用いてフォトレジスト408を1.0〜2.
0μｍの厚みで第２導電膜407上に選択的に形成し、硫酸
金ナトリウム、硫酸、燐酸等より構成される電解金メッ
キ液を用い、第２導電膜407を陰極とし、白金あるいは
チタンに白金を被覆したメッシュ状電極(図示せず)を陽
極として通電し、メッキ温度30〜60℃、電流密度1〜4ｍ
Ａ／ｃｍ²の条件の下で電解金メッキを行い、金より構
成される低い電気抵抗を有する第３導電膜409を0.5〜2.
0μｍの厚みで選択的に形成する。

【０００６】続いて、有機溶剤を用いてフォトレジスト
408(図９工程Ｂ参照)を除去した後、図９工程Ｃに示す
ように、アルゴンガスを用いたミリング法、CF₄、SF₆、
Cl₂、O₂等をエッチングガスとした反応性イオンエッチ
ング法により、第３導電膜409をエッチングマスクとし
て第２導電膜407及び第１導電膜406を除去する。

【０００７】次に、図９工程Ｄに示すように、既知の手
法であるCVD技術、フォトリソグラフィ−技術、ドライ
エッチング技術等を用い、シリコン酸化膜、BPSG膜、シ
リコン窒化膜、平坦化塗布膜より構成される厚さ1.5〜
3.0μｍの層間絶縁膜410を第３導電膜409上に形成す
る。従来法では、上記工程Ａ〜Ｄにより、第１導電膜40
6、第２導電膜407、第３導電膜409より構成される半導
体集積回路装置の金属配線を形成していた。

【０００８】また、従来の上記方法とは別に、金属配線
と接続孔の自己整合的な形成方法(以下「自己整合的形
成法」と略記する)が知られている(特開平3−108359号
公報参照)。この自己整合的形成法を図１０及び図１１
に基づいて説明する。なお、図１０は、工程Ａ〜工程Ｂ
からなる従来の自己整合的形成法を示す図、図１１は、
図１０に続く工程Ｃ〜工程Ｄからなる図であり、また、
図１０及び図１１において、(ａ)は各工程の断面図
「(ｂ)のA-A線断面図」であり、(ｂ)はその断面図に対
応する平面図である。

【０００９】従来の自己整合的形成法では、まず図１０
工程Ａに示すように、シリコン基板501上の層間絶縁膜5
03に配線溝形成用のマスク506を形成した後、配線溝505
を形成する。次に、図１０工程Ｂに示すように、層間接
続孔形成用のマスク507を形成し、層間接続孔504を形成
する。ここで、層間接続孔504が上層配線と自己整合的
に形成されている。

【００１０】続いて、上記配線溝形成用のマスク506及
び層間接続孔形成用のマスク507を除去した後、図１１
工程Ｃに示すように、金属膜508を全面成長させ、配線
溝505及び層間接続孔504を同時に埋設する。次に、図１
１工程Ｄに示すように、金属膜508のレジストエッチバ
ック技術あるいは金属膜の化学的機械的研磨による除去
技術などを用いて配線溝505の部分以外の金属膜508を除
去し、層間絶縁膜503を露出させる。

【００１１】従来の自己整合的形成法は、上記工程Ａ〜
Ｄによりなる金属配線(配線金属膜509)と層間接続孔504
との自己整合的な形成法が採用されていた。

【００１２】

【発明が解決しようとする課題】ところで、前記した図
９工程Ａ〜Ｄよりなる従来の半導体装置の製造方法(従
来の半導体装置の金属配線の形成方法)では、次のよう
な問題点、欠点を有している。

【００１３】即ち、前記図９工程Ａ〜Ｄよりなる従来の
配線形成方法では、図９工程Ｄに示すように、層間絶縁
膜410上に配線を形成しており、配線膜厚による“段
差”が生じる。配線間隔がある程度小さければ、塗布膜
を用いた部分平坦化技術によって平坦化することができ
るけれども、配線間隔が大きい部分については平坦化が
できない。

【００１４】従って、ＰＲ工程でのフォ−カスマ−ジン
不足やレジスト膜厚の下地段差依存の問題が生じるた
め、多層金属配線の安定した良好な電気特性や高い長期
信頼性が得にくい。そのため、従来の配線形成方法で
は、高い長期信頼性と安定した特性を有する半導体装置
を製造することが困難であり、さらには、その製造過程
での高い歩留まりが実現できないという問題点、欠点を
有している。

【００１５】一方、前記した図１０及び図１１の工程Ａ
〜Ｄよりなる従来の自己整合的形成法は、前記したとお
り、下層の拡散層あるいは金属配線との層間接続孔504
が上層の金属配線と自己整合に形成されているものであ
る。しかしながら、この方法では、下層金属配線との接
続においては、下層配線と層間接続孔504との間に目合
余裕が必要であるため、下層金属配線ピッチの縮小には
効果がないものである。

【００１６】本発明は、上記従来技術により生じる問題
点、欠点に鑑み成されたものであって、その目的は、第
１に、・配線膜厚による絶対段差が生じることがなく、・上層配線の形成工程において、微細化に伴うフォ−カ
スマ−ジン不足に対応することが可能であり、・レジスト膜厚は下地パタ−ンに依存せず均一に形成で
き、・安定した特性と高い長期信頼性を有する金属配線を形
成できる、半導体装置の製造方法を提供することにある。

【００１７】また、本発明の目的は、第２に、・配線と接続孔の目合余裕を不要とし、・接続抵抗を低減すると同時に目合余裕分だけ配線ピッ
チを縮小することも可能であり、・最小寸法の幅を持つ配線上にも接続部を設けることが
可能となる、半導体装置の製造方法を提供することにある。

【００１８】

【課題を解決するための手段】本発明は、メッキ配線形
成部以外はメッキ核とならない導電膜で覆い、配線溝内
部にのみメッキ核となる導電膜を形成することにより、
金属配線が層間膜に形成された配線溝内部に形成できる
ようにすることを特徴とし、これにより前記第１の目的
を達成したものであり、さらに、配線溝内部にピラ−を
形成することを特徴とし、これにより前記第２の目的を
達成したものである。

【００１９】即ち、本発明は、(1)下層に拡散層、電極
あるいは配線を形成する工程、(2)下層と配線間及び同
層配線間を絶縁するための層間絶縁膜を形成する工程、
(3)層間絶縁膜に層間接続孔及び配線溝を形成する工
程、(4)密着金属及び電解金メッキにおけるメッキ電流
経路とメッキマスクとしての第１導電膜を層間絶縁膜、
接続孔、配線溝上に形成する工程、(5)電解金メッキの
析出核としての第２導電膜を第１導電膜上に形成する工
程、(6)第２導電膜上にレジストを塗布した後、露光及
び現像あるいはエッチバックにより配線溝内部にのみレ
ジストを残しつつ平坦部及び配線溝側壁の第２導電膜を
露出させる工程、(7)レジストをマスクとして第２導電
膜を除去し第１導電膜を露出させる工程、(8)第１導電
膜をマスクとして電解金メッキにより配線溝及び接続孔
に第３金属膜を形成する工程、(9)第３金属膜をマスク
として第１金属膜を除去する工程、を含むことを特徴と
する半導体装置の製造方法。を要旨とし、更に、上記
(9)の工程に引続き、(10)平坦化塗布膜を用いた局所平
坦化技術あるいは段差被覆性のよい絶縁膜形成技術を用
いて層間絶縁膜と第３金属膜の段差を平滑化する工程、
を有する半導体装置の製造方法。を要旨とする。

【００２０】また、本発明は、(1)下層の拡散層、電極
あるいは配線と接続するためのコンタクト埋め込み金属
が形成された第１層間絶縁膜上に第２層間絶縁膜を形成
する工程、(2)第２層間絶縁膜に配線溝を形成する工
程、(3)密着金属及び電解金メッキにおけるメッキ電流
経路とメッキマスクとしての第１導電膜を第１層間絶縁
膜、第２層間絶縁膜、配線溝上に形成する工程、(4)電
解金メッキの析出核としての第２導電膜を第１導電膜上
に形成する工程、(5)第２導電膜上にレジストを塗布し
た後、露光及び現像あるいはエッチバックにより配線溝
内部にのみレジストを残しつつ平坦部及び配線溝側壁の
第２導電膜を露出させる工程、(6)レジストをマスクと
して第２導電膜を除去し第１導電膜を露出させる工程、
(7)レジストを除去する工程、(8)第１導電膜をマスクと
して電解金メッキにより配線溝及び接続孔に第３導電膜
を形成する工程、(9)第３導電膜をマスクとして第１導
電膜を除去する工程、を含むことを特徴とする半導体装
置の製造方法。を要旨とし、更に、上記(9)の工程に引
続き、(10)平坦化塗布膜を用いた局所平坦化技術あるい
は段差被覆性のよい絶縁膜形成技術を用いて層間絶縁膜
と第３導電膜の段差を平滑化する工程、を有する半導体
装置の製造方法。を要旨とする。

【００２１】さらに、本発明は、(1)下層の拡散層、電
極あるいは配線上に層間絶縁膜を形成する工程、(2)層
間絶縁膜に配線溝を形成する工程、(3)密着金属及び電
解金メッキにおけるメッキ電流経路とメッキマスクとし
ての第１導電膜を層間絶縁膜及び配線溝上に形成する工
程、(4)電解金メッキの析出核としての第２導電膜を第
１導電膜上に形成する工程、(5)第２導電膜上にレジス
トを塗布した後、露光及び現像あるいはエッチバックに
より配線溝内部にのみレジストを残しつつ平坦部及び配
線溝側壁の第２導電膜を露出させる工程、(6)レジスト
をマスクとして第２導電膜を除去し第１導電膜を露出さ
せる工程、(7)第１導電膜をマスクとして電解金メッキ
により配線溝に第３導電膜を形成する工程、(8)第３導
電膜上に於て上層配線との接続が不要な領域を覆うよう
にレジストをパタ−ニングする工程、(9)第１導電膜及
びレジストをマスクとしてレジスト開口部の第３導電膜
上のみに電解金メッキにより第４導電膜を形成する工
程、(10)第３導電膜及び第４導電膜をマスクとして第１
導電膜を除去する工程、を含むことを特徴とする半導体
装置の製造方法。を要旨とする。

【００２２】

【実施例】次に、本発明について、図１〜図８を参照し
て詳細に説明する。なお、図１〜２は本発明の実施例１
を、図３〜４は同実施例２を、図５〜８は同実施例３を
それぞれ説明する図である。

【００２３】（実施例１）図１は、本発明の実施例１を
示す工程Ａ〜Ｄよりなる工程順断面図であり、図２は、
図１に続く工程Ｅ〜Ｊよりなる工程順断面図である。

【００２４】本実施例１では、まず図１工程Ａに示すよ
うに、拡散層102の形成された半導体基板101上に、既知
の手法であるCVD技術、フォトリソグラフィ−技術、ド
ライエッチング技術などを用い、シリコン酸化膜、BPSG
膜、シリコン窒化膜、平坦化塗布膜より構成される厚さ
1.5〜3.0μｍの層間絶縁膜103、0.4〜1.0μｍ径の層間
接続孔104を形成する。次に、図１工程Ｂに示すよう
に、フォトリソグラフィ−技術、ドライエッチング技術
等を用い、層間絶縁膜103に深さ1.0〜2.0μｍの配線溝1
05を形成する。

【００２５】続いて、図１工程Ｃに示すように、拡散層
バリア及び層間膜との密着、メッキ電流の供給、メッキ
マスクを目的とし、タンタルを第１導電膜106として、
D.C.マグネトロンスパッタ法を用いて成膜パワ−：0.5
〜1.0ｋＷ、成膜圧力：2〜10mTorrの条件の下、0.01〜
0.2μｍの厚みで拡散層102及び層間絶縁膜103上に形成
する。その後、電解金メッキの析出核のために金を第２
導電膜107として、D.C.マグネトロンスパッタ法を用
い、成膜パワ−：0.5〜1.0ｋＷ、成膜圧力：2〜10mTorr
の条件の下、0.01〜0.1μｍの厚みで第１導電膜106上に
形成する。

【００２６】次に、図１工程Ｄに示すように、第２導電
膜107上にフォトレジスト108を1.0〜2.0μｍの厚みで塗
布する。続いて、図１工程Ｅに示すように、平坦部及び
配線溝側壁の第２導電膜107が露出しつつ配線溝105内部
のフォトレジスト108が残るように、フォトレジスト108
を露光・現像あるいは酸素プラズマによるエッチバック
により除去する。なお、この除去手段として、露光・現
像と酸素プラズマによるエッチバックを併用することが
できる。

【００２７】次に、図２工程Ｆに示すように、配線溝10
5内部のフォトレジスト108をマスクとして平坦部及び配
線溝105側壁の第２導電膜107をArイオンミリングあるい
は希釈王水により除去し、第１導電膜106を露出させ
る。なお、この際、Arイオンミリングと希釈王水の両者
を併用することができる。続いて、フォトレジスト108
を剥離し、第２導電膜107を露出させる。

【００２８】また、Arイオンミリング工程のオ−バ−エ
ッチングにおいて、配線溝105側壁に第１導電膜106ある
いは第２導電膜107の再付着が生じるような場合には、
露光・現像後にArイオンミリングを行って平坦部の第２
導電膜107を除去し、酸素プラズマによるエッチバック
後に希釈王水を用いて配線溝105側壁の第２導電膜107を
除去してもよい。

【００２９】但し、Arイオンミリング工程のオ−バ−エ
ッチング時に配線溝105側壁においてエッチングされた
タンタルの再付着が生じるような場合には、フォトレジ
スト108の露光、現像によるエッチバック後にArイオン
ミリングを行って平坦部の第２導電膜107を除去し、続
いてフォトレジスト108の酸素プラズマによるエッチバ
ック後に配線溝105側壁の第２導電膜107を希釈王水によ
り除去してもよい。

【００３０】次に、図２工程Ｇに示すように、第１導電
膜106をメッキマスク及びメッキ電流経路とし第２導電
膜107を析出核として、硫酸金ナトリウム、硫酸、燐酸
等より構成される電解金メッキ液を用い、第２導電膜10
7を陰極、白金あるいはチタンに白金を被覆したメッシ
ュ状電極(図示せず)を陽極として通電し、メッキ温度30
〜60℃、電流密度1〜4ｍＡ／ｃｍ²の条件の下で電解金
メッキを行い、金より構成される低い電気抵抗を有する
第３導電膜109を0.5〜2.0μｍの厚みで選択的に形成す
る。

【００３１】この図２工程Ｇにおいて、タンタルよりな
る第１金属膜106上には金が析出しないため、層間接続
孔104と配線溝105内にのみ金を埋め込むことができる。

【００３２】次に、図２工程Ｈに示すように、CF₄、S
F₆、O₂、Cl₂をエッチングガスとした反応性イオンエッ
チング法により、第３導電膜109をエッチングマスクと
して第１導電膜106を除去し、第１導電膜106、第２導電
膜107、第３導電膜109より構成される金属配線を形成す
る。その後、図２工程Ｊに示すように、シリコン窒化
膜、シリコン酸化膜により構成される層間絶縁膜110を
層間絶縁膜103、第３導電膜109上に形成する。

【００３３】上記工程Ａ〜Ｊにより形成された金属配線
は、層間膜に形成された配線溝105内部に存在し、配線
膜厚による絶対段差は生じない。従って、本実施例１の
上層配線の形成工程において、微細化に伴うフォ−カス
マ−ジン不足に対応することが可能であり、レジスト膜
厚は下地パタ−ンに依存しない。

【００３４】また、本実施例１では、配線の下地を拡散
層としたが、下地が電極あるいは配線であっても本実施
例１と同様に適用でき、これも本発明に包含されるもの
である。なお、本発明に係る上記実施例１の金属配線構
造及び製造方法は、モス、バイポ−ラ等の半導体集積回
路装置の種類にかかわらず適応可能であることは言うま
でもない。

【００３５】（実施例２）図３は、本発明の実施例２を
示す工程Ａ〜Ｄよりなる工程順断面図であり、図４は、
図３に続く工程Ｅ〜Ｈよりなる工程順断面図である。

【００３６】本実施例２では、まず図３工程Ａに示すよ
うに、拡散層202と接続するためのタングステンプラグ2
11が層間絶縁膜203に形成された半導体基板201上に、既
知の手法であるCVD技術、フォトリソグラフィ−技術、
ドライエッチング技術等を用い、シリコン酸化膜、シリ
コン窒化膜、平坦化塗布膜より構成される厚さ1.5〜3.0
μｍの層間絶縁膜212を形成し、続いて既知の手法であ
るフォトリソグラフィ−技術、ドライエッチング技術等
を用いて、タングステンプラグ211が露出するように層
間絶縁膜212に深さ1.0〜2.0μｍの配線溝205を形成す
る。

【００３７】次に、図３工程Ｂに示すように、層間膜と
の密着、メッキ電流の供給、メッキマスクを目的とし、
タンタルを第１導電膜206として、D.C.マグネトロンス
パッタ法を用いて成膜パワ−：0.5〜1.0ｋＷ、成膜圧
力：2〜10mTorrの条件の下、0.01〜0.2μｍの厚みでタ
ングステンプラグ211及び層間絶縁膜212上に形成する。

【００３８】続いて、電解金メッキの析出核のために金
を第２導電膜207として、D.C.マグネトロンスパッタ法
を用いて成膜パワ−：0.5〜1.0ｋＷ、成膜圧力：2〜10m
Torrの条件の下、0.01〜0.1μｍの厚みで第１導電膜206
上に形成する。

【００３９】次に、図３工程Ｃに示すように、第２導電
膜207上にフォトレジスト208を1.0〜2.0μｍの厚みで塗
布する。その後、図３工程Ｄに示すように、平坦部及び
配線溝205側壁の第２導電膜207が露出しつつ配線溝205
内部のフォトレジスト208が残るように、フォトレジス
ト208を露光・現像あるいは酸素プラズマによるエッチ
バックにより除去する。この際、露光現像と酸素プラズ
マによるエッチバックを併用することもできる。

【００４０】次に、図４工程Ｅに示すように、配線溝20
5内部のフォトレジスト208をマスクとして平坦部及び配
線溝205側壁の第２導電膜207をArイオンミリングあるい
は希釈王水により除去し、第１導電膜206を露出させ
る。この際、Arイオンミリングと希釈王水の両者を併用
することもできる。続いて、フォトレジスト208を剥離
し、第２導電膜207を露出させる。

【００４１】次に、図４工程Ｆに示すように、第１導電
膜206をメッキマスク及びメッキ電流経路とし第２導電
膜207を析出核として、硫酸金ナトリウム、硫酸、燐酸
等より構成される電解金メッキ液を用い、第２導電膜20
7を陰極、白金あるいはチタンに白金を被覆したメッシ
ュ状電極(図示せず)を陽極として通電し、メッキ温度30
〜60℃、電流密度1〜4ｍＡ／ｃｍ²の条件の下で電解金
メッキを行い、金より構成される低い電気抵抗を有する
第３導電膜209を0.5〜2.0μｍの厚みで選択的に形成す
る。

【００４２】その後、図４工程Ｇに示すように、CF₄、S
F₆、O₂、Cl₂をエッチングガスとした反応性イオンエッ
チング法により、第３導電膜209をエッチングマスクと
して第１導電膜207を除去し、第１導電膜206、第２導電
膜207、第３導電膜209より構成される半導体集積回路装
置の金属配線を形成する。

【００４３】続いて、図４工程Ｈに示すように、シリコ
ン窒化膜及びシリコン酸化膜より構成される層間絶縁膜
210を層間絶縁膜212、第３導電膜209上に形成し、平坦
化塗布膜213を塗布・ベ−クした後、エッチバックを行
い、配線上凹部の局所平坦化を行い、更に層間絶縁膜21
0及び平坦化塗布膜213の上に層間絶縁膜214を形成す
る。

【００４４】本実施例２では、コンタクト埋め込みプラ
グの金属としてタングステンを例に挙げたが、モリブデ
ン、ニッケルあるいはチタンなどの他の金属においても
同様に適用することができる。

【００４５】このようにして形成された金属配線は、層
間膜に形成された配線溝内部に存在し、配線膜厚による
絶対段差は生じない。従って、上層配線の形成工程にお
いて、微細化に伴うフォ−カスマ−ジン不足に対応する
ことが可能であり、レジスト膜厚は下地パタ−ンに依存
しない。

【００４６】また、本実施例２では、配線の下地を拡散
層と接続されたタングステンプラグとしたが、下地が電
極あるいは配線と接続されたタングステンプラグであっ
ても、本実施例２と同様に適用できる。なお、本発明に
係る実施例２の金属配線構造及び製造方法は、モス、バ
イポ−ラ等の半導体集積回路装置の種類にかかわらず適
応可能であることは言うまでもない。

【００４７】（実施例３）図５〜図８は、本発明の実施
例３を説明するための図である。この内図５は、工程Ａ
〜Ｄよりなる工程順断面図であり、図６は、図５に続く
工程Ｅ〜Ｆよりなる工程順断面図(但し、(ａ)は断面図
「(ｂ)のA-A線断面図」、(ｂ)は平面図)である。また、
図７は、図６に続く工程Ｇ〜Ｋよりなる工程順断面図
(但し、(ａ)は断面図「(ｂ)のA-A線断面図」、(ｂ)は平
面図)であり、図８は、図７に続く工程Ｌ〜Ｍよりなる
工程順断面図(但し、(ａ)は断面図「(ｂ)のA-A線断面
図」、(ｂ)は平面図)である。

【００４８】本実施例３では、まず図５工程Ａに示すよ
うに、拡散層、電極又は配線(図示せず)の形成された半
導体基板301上にBPSG膜、シリコン酸化膜、平坦化塗布
膜、シリコン窒化膜より構成される1.0〜2.0μｍ厚の層
間絶縁膜303を形成する。但し、層間絶縁膜303の下層と
の接続については、タングステンプラグを用いても良い
し、また接続孔を形成してもよい。

【００４９】次に、図５工程Ｂに示すように、層間絶縁
膜303上にシリコン酸化膜、シリコン窒化膜、平坦化塗
布膜より構成される厚さ1.5〜2.5μｍの層間絶縁膜315
を形成する。続いて、図５工程Ｃに示すように、既知の
手法であるフォトリソグラフィ−技術、ドライエッチン
グ技術等を用い、層間絶縁膜315に深さ1.5〜2.5μｍの
配線溝305を形成する。

【００５０】次に、図５工程Ｄに示すように、前記実施
例１の図１工程Ｃから図２工程Ｇで説明した工程と同様
にして、電解金メッキにおけるマスク層(第１導電膜30
6)、核生成層(第２導電膜307)を形成する。その後、図
６工程Ｅに示すように、第１導電膜306をメッキマスク
及びメッキ電流経路とし第２導電膜307を析出核とし
て、硫酸金ナトリウム、硫酸、燐酸等より構成される電
解金メッキ液を用い、第２導電膜307を陰極、白金ある
いはチタンに白金を被覆したメッシュ状電極(図示せず)
を陽極として通電し、メッキ温度30〜60℃、電流密度1
〜4ｍＡ／ｃｍ²の条件の下で電解金メッキを行い、金よ
り構成され低い電気抵抗を有する第３導電膜309を0.75
〜1.25μｍの厚みで選択的に形成する。

【００５１】続いて、図６工程Ｆに示すように、第３導
電膜309上において、上層配線との接続が不要な領域を
覆うようにフォトリソグラフィ−技術を用いてフォトレ
ジスト316をパタ−ニングする。配線溝305とフォトレジ
スト316の開口部が重なる領域(接続部317)において、第
３導電膜309が露出しており、その他の領域は、第１導
電膜306及びフォトレジスト316に覆われている。

【００５２】次に、図７工程Ｇに示すように、第１導電
膜306及びフォトレジスト316をマスクとし、電解金メッ
キ法を用いて接続部317に0.75〜1.25μｍの厚みで第４
導電膜318を形成する。第４導電膜318は、下層配線と上
層配線を接続するために配線溝305内部に設けられたピ
ラ−であり、下層配線とピラ−の間の目合マ−ジンは不
要である。

【００５３】次に、図７工程Ｈに示すように、フォトレ
ジスト316を剥離した後、CF₄、SF₆、O₂、Cl₂をエッチン
グガスとした等方性イオンエッチング法により、第３導
電膜309及び第４導電膜318をエッチングマスクとして第
１導電膜306を除去し、第１導電膜306、第２導電膜30
7、第３導電膜309、第４導電膜318より構成される金属
配線を形成する。

【００５４】続いて、図７工程Ｊに示すように、シリコ
ン窒化膜及びシリコン酸化膜より構成される層間絶縁膜
319を層間絶縁膜315、第３導電膜309、第４導電膜318上
に形成し、平坦化塗布膜313を塗布・ベ−クした後、エ
ッチバックを行い配線上凹部の局所平坦化を行い、更
に、層間絶縁膜319及び平坦化塗布膜313の上に層間絶縁
膜320を形成し、第４導電膜318の形成されていない部分
の配線溝凹部の局所平坦化を行う。但し、配線溝凹部の
部分平坦化については、平坦化塗布膜を用いる方法に限
らず、段差被覆性の優れた絶縁膜CVD技術あるいはシロ
キサンポリイミドなどのポリイミド膜を用いてもよい。

【００５５】次に、図７工程Ｋに示すように、リソグラ
フィ技術、ドライエッチング技術を用いて層間絶縁膜32
0に上層配線形成のための配線溝321を形成する。その
後、図８工程Ｌに示すように、前記実施例１の図１工程
Ｃから図２工程Ｈに示したような方法にしたがって上層
配線322を形成する。ここで、層間絶縁膜320を厚くして
配線溝321を深くした場合には、本実施例３の前記図６
工程Ｅから図７工程Ｊに示した方法にしたがって、再び
ピラ−を形成することも可能である。

【００５６】このようにして形成された金属配線におい
ては、まず、配線が配線溝に埋め込まれた構造であるた
め、配線膜厚による絶対段差は生じない。従って、上層
配線の形成工程において、微細化に伴うフォ−カスマ−
ジン不足に対応することが可能であり、レジスト膜厚は
下地パタ−ンに依存しない。

【００５７】更に、下層配線と接続部導電膜が自己整合
的に形成されるため、目合マ−ジンは不要である。従っ
て、最小寸法の配線幅をもつ配線部分においても、その
寸法のピラ−を形成することにより上層配線との接続が
可能であり、また、目合マ−ジンを必要とする従来の接
続孔を用いた接続部形成方法に比べて接続抵抗を低減す
ることも可能となる。但し、下層配線と接続部導電膜
は、同一の金属であることが必要であるため、拡散層と
の接続に適用することはできない。

【００５８】また、前記図８工程Ｌに示したように、第
４導電膜318と上層配線322が同じ配線幅を持つため、上
層配線の目ずれによって接触面積が変動する。このよう
な接触面積の変動を防ぐため、図８工程Ｍに示すよう
に、上層配線322に目ずれ余裕を設けてもよい。

【００５９】ところで、前記図１０工程Ａ〜図１１工程
Ｄに基づいて説明した金属配線と接続孔の形成方法(自
己整合的形成方法)では、前記したとおり、下層の拡散
層あるいは金属配線との接続孔が上層金属配線と自己整
合に形成されている。しかしながら、下層金属配線との
接続においては、下層配線と接続孔の間には目合余裕が
必要であるため、下層金属配線ピッチの縮小には効果が
無い。

【００６０】これに対して、本実施例３では、下層配線
溝内部へのピラ−形成方法を用いることにより、下層金
属配線の目合余裕が不要となるため、下層配線層の配線
ピッチを縮小することが可能となる。なお、本実施例３
の半導体装置の金属配線構造及び製造方法は、モス、バ
イポ−ラ等の半導体集積回路装置の種類にかかわらず適
応可能であることは言うまでもない。

【００６１】

【発明の効果】以上説明したように本発明の半導体装置
の金属配線の製造方法においては、メッキ配線形成部以
外はメッキ核とならない導電膜で覆い、配線溝内部にの
みメッキ核となる導電膜を形成することにより、金属配
線が層間膜に形成された配線溝内部に形成できるため、
配線膜厚による絶対段差は生じない。従って、本発明に
よれば、上層配線の形成工程において、微細化に伴うフ
ォ−カスマ−ジン不足に対応することが可能であり、レ
ジスト膜厚は下地パタ−ンに依存せず均一に形成できる
ので、安定した特性と高い長期信頼性を有する金属配線
を形成できる効果を有する。

【００６２】また、本発明において、配線溝内部にピラ
−を形成することにより、配線と接続孔の目合余裕が不
要となる。従って、本発明によれば、接続抵抗を低減す
ると同時に目合余裕分だけ配線ピッチを縮小することも
可能であり、更に、最小寸法の幅を持つ配線上にも接続
部を設けることが可能となる効果を有する。

【図面の簡単な説明】

【図１】本発明の実施例１を説明するための図であっ
て、工程Ａ〜Ｄよりなる工程順断面図。

【図２】図１に続く工程Ｅ〜Ｊよりなる工程順断面図。

【図３】本発明の実施例２を説明するための図であっ
て、工程Ａ〜Ｄよりなる工程順断面図。

【図４】図３に続く工程Ｅ〜Ｈよりなる工程順断面図。

【図５】本発明の実施例３を説明するための図であっ
て、工程Ａ〜Ｄよりなる工程順断面図。

【図６】図５に続く工程Ｅ〜Ｆよりなる工程順を示す図
であり、この内(ａ)は断面図、(ｂ)は平面図である。

【図７】図６に続く工程Ｇ〜Ｋよりなる工程順断面図で
あり、この内(ａ)は断面図、(ｂ)は平面図である。

【図８】図７に続く工程Ｌ〜Ｍよりなる工程順を示す図
であり、この内(ａ)は断面図、(ｂ)は平面図である。

【図９】従来法を説明するための図であって、工程Ａ〜
Ｄよりなる工程順断面図。

【図１０】従来の自己整合的形成方法を説明するための
工程Ａ〜Ｂよりなる工程順の図であり、この内(ａ)は断
面図、(ｂ)は平面図である。

【図１１】図１０に続く工程Ｃ〜Ｄよりなる工程順の図
であり、この内(ａ)は断面図、(ｂ)は平面図である。

【符号の説明】

１０１半導体基板１０２拡散層１０３層間絶縁膜１０４層間接続孔１０５配線溝１０６第１導電膜１０７第２導電膜１０８フォトレジスト１０９第３導電膜１１０層間絶縁膜２０１半導体基板２０２拡散層２０３層間絶縁膜２０５配線溝２０６第１導電膜２０７第２導電膜２０８フォトレジスト２０９第３導電膜２１０層間絶縁膜２１１タングステンプラグ２１２層間絶縁膜２１３平坦化塗布膜２１４層間絶縁膜３０１半導体基板３０３層間絶縁膜３０５配線溝３０６第１導電膜３０７第２導電膜３０９第３導電膜３１３平坦化塗布膜３１５層間絶縁膜３１６フォトレジスト３１７接続部３１８第４導電膜３１９層間絶縁膜３２０層間絶縁膜３２１配線溝３２２上層配線４０１半導体基板４０２拡散層４０３層間絶縁膜４０４層間接続孔４０６第１導電膜４０７第２導電膜４０８フォトレジスト４０９第３導電膜４１０層間絶縁膜５０１シリコン基板５０３層間絶縁膜５０４層間接続孔５０５配線溝５０６配線溝形成用のマスク５０７接続孔形成用のマスク５０８金属膜５０９配線金属膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/318 Ｍ 7352−4Ｍ 21/3213 Ｈ０１Ｌ 21/88 Ｍ

Claims

【特許請求の範囲】

【請求項１】 (1)下層に拡散層、電極あるいは配線を
形成する工程、(2)下層と配線間及び同層配線間を絶縁
するための層間絶縁膜を形成する工程、(3)層間絶縁膜
に層間接続孔及び配線溝を形成する工程、(4)密着金属
及び電解金メッキにおけるメッキ電流経路とメッキマス
クとしての第１導電膜を層間絶縁膜、接続孔、配線溝上
に形成する工程、(5)電解金メッキの析出核としての第
２導電膜を第１導電膜上に形成する工程、(6)第２導電
膜上にレジストを塗布した後、露光及び現像あるいはエ
ッチバックにより配線溝内部にのみレジストを残しつつ
平坦部及び配線溝側壁の第２導電膜を露出させる工程、
(7)レジストをマスクとして第２導電膜を除去し第１導
電膜を露出させる工程、(8)第１導電膜をマスクとして
電解金メッキにより配線溝及び接続孔に第３金属膜を形
成する工程、(9)第３金属膜をマスクとして第１金属膜
を除去する工程、を含むことを特徴とする半導体装置の
製造方法。
【請求項２】請求項１に記載の前記(1)〜(9)の工程に
引続き、(10)平坦化塗布膜を用いた局所平坦化技術ある
いは段差被覆性のよい絶縁膜形成技術を用いて層間絶縁
膜と第３金属膜の段差を平滑化する工程、を有すること
を特徴とする半導体装置の製造方法。
【請求項３】 (1)下層の拡散層、電極あるいは配線と
接続するためのコンタクト埋め込み金属が形成された第
１層間絶縁膜上に第２層間絶縁膜を形成する工程、(2)
第２層間絶縁膜に配線溝を形成する工程、(3)密着金属
及び電解金メッキにおけるメッキ電流経路とメッキマス
クとしての第１導電膜を第１層間絶縁膜、第２層間絶縁
膜、配線溝上に形成する工程、(4)電解金メッキの析出
核としての第２導電膜を第１導電膜上に形成する工程、
(5)第２導電膜上にレジストを塗布した後、露光及び現
像あるいはエッチバックにより配線溝内部にのみレジス
トを残しつつ平坦部及び配線溝側壁の第２導電膜を露出
させる工程、(6)レジストをマスクとして第２導電膜を
除去し第１導電膜を露出させる工程、(7)レジストを除
去する工程、(8)第１導電膜をマスクとして電解金メッ
キにより配線溝及び接続孔に第３導電膜を形成する工
程、(9)第３導電膜をマスクとして第１導電膜を除去す
る工程、を含むことを特徴とする半導体装置の製造方
法。
【請求項４】請求項３に記載の前記(1)〜(9)の工程に
引続き、(10)平坦化塗布膜を用いた局所平坦化技術ある
いは段差被覆性のよい絶縁膜形成技術を用いて層間絶縁
膜と第３導電膜の段差を平滑化する工程、を有すること
を特徴とする半導体装置の製造方法。
【請求項５】 (1)下層の拡散層、電極あるいは配線上
に層間絶縁膜を形成する工程、(2)層間絶縁膜に配線溝
を形成する工程、(3)密着金属及び電解金メッキにおけ
るメッキ電流経路とメッキマスクとしての第１導電膜を
層間絶縁膜及び配線溝上に形成する工程、(4)電解金メ
ッキの析出核としての第２導電膜を第１導電膜上に形成
する工程、(5)第２導電膜上にレジストを塗布した後、
露光及び現像あるいはエッチバックにより配線溝内部に
のみレジストを残しつつ平坦部及び配線溝側壁の第２導
電膜を露出させる工程、(6)レジストをマスクとして第
２導電膜を除去し第１導電膜を露出させる工程、(7)第
１導電膜をマスクとして電解金メッキにより配線溝に第
３導電膜を形成する工程、(8)第３導電膜上に於て上層
配線との接続が不要な領域を覆うようにレジストをパタ
−ニングする工程、(9)第１導電膜及びレジストをマス
クとしてレジスト開口部の第３導電膜上のみに電解金メ
ッキにより第４導電膜を形成する工程、(10)第３導電膜
及び第４導電膜をマスクとして第１導電膜を除去する工
程、を含むことを特徴とする半導体装置の製造方法。