JP2000340563A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000340563A JP2000340563A JP11146125A JP14612599A JP2000340563A JP 2000340563 A JP2000340563 A JP 2000340563A JP 11146125 A JP11146125 A JP 11146125A JP 14612599 A JP14612599 A JP 14612599A JP 2000340563 A JP2000340563 A JP 2000340563A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- groove
- wiring layer
- seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000013078 crystal Substances 0.000 claims abstract description 12
- 239000010949 copper Substances 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 15
- 238000009713 electroplating Methods 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 28
- 239000002184 metal Substances 0.000 abstract description 28
- 210000004940 nucleus Anatomy 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 13
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910003556 H2 SO4 Inorganic materials 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum silicon copper Chemical compound 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 エレクトロマイグレーションの発生を防止す
る。 【解決手段】 絶縁層１２は、半導体基板１１上に形成
され、所定領域に配線層１５を形成するための溝１２ａ
を有する。バリアメタル１３は、溝１２ａの内壁に形成
され、配線層１５を構成する原子が絶縁層１２内に拡散
するのを防止する。シード層１４は、溝１２ａの底部に
形成されたバリアメタル１３上に形成され、配線層１５
を形成する際の結晶成長の核となる。また、シード層１
４の結晶配向は、（１１１）配向が支配的である。配線
層１５は、溝１２ａを埋めるように、形成される。ま
た、配線層１５の結晶配向は、エレクトロマイグレーシ
ョンの起こりにくい（１１１）配向が支配的である。
る。 【解決手段】 絶縁層１２は、半導体基板１１上に形成
され、所定領域に配線層１５を形成するための溝１２ａ
を有する。バリアメタル１３は、溝１２ａの内壁に形成
され、配線層１５を構成する原子が絶縁層１２内に拡散
するのを防止する。シード層１４は、溝１２ａの底部に
形成されたバリアメタル１３上に形成され、配線層１５
を形成する際の結晶成長の核となる。また、シード層１
４の結晶配向は、（１１１）配向が支配的である。配線
層１５は、溝１２ａを埋めるように、形成される。ま
た、配線層１５の結晶配向は、エレクトロマイグレーシ
ョンの起こりにくい（１１１）配向が支配的である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に形成
される半導体装置及びその製造方法に関し、特に、エレ
クトロマイグレーション耐性を有する半導体装置及びそ
の製造方法に関する。
される半導体装置及びその製造方法に関し、特に、エレ
クトロマイグレーション耐性を有する半導体装置及びそ
の製造方法に関する。
【０００２】
【従来の技術】半導体装置では、半導体基板上に形成さ
れる素子同士や、素子と周辺回路とをつなぐ配線層（溝
配線やコンタクトプラグ）が形成されている。このよう
な配線層には、アルミ合金（例えば、ＡｌＣｕ（アルミ
ニウム銅）やＡｌＳｉＣｕ（アルミニウムシリコン銅）
等）が一般的に用いられている。
れる素子同士や、素子と周辺回路とをつなぐ配線層（溝
配線やコンタクトプラグ）が形成されている。このよう
な配線層には、アルミ合金（例えば、ＡｌＣｕ（アルミ
ニウム銅）やＡｌＳｉＣｕ（アルミニウムシリコン銅）
等）が一般的に用いられている。
【０００３】半導体装置の微細化が進むにつれて、配線
やコンタクトホールも縮小化されている。また、半導体
装置の性能を向上するために、より低い抵抗値を有する
配線層の導入が要求されている。このような低抵抗値の
配線層を形成する金属の１つに、Ｃｕ（銅）がある。
やコンタクトホールも縮小化されている。また、半導体
装置の性能を向上するために、より低い抵抗値を有する
配線層の導入が要求されている。このような低抵抗値の
配線層を形成する金属の１つに、Ｃｕ（銅）がある。
【０００４】図５は、上記配線層が形成されている領域
（配線層形成領域）の構成を示す断面図である。配線層
形成領域は、図５に示すように、半導体基板２１と、絶
縁層２２と、バリアメタル２３と、シード層２４と、配
線層２５と、から構成されている。
（配線層形成領域）の構成を示す断面図である。配線層
形成領域は、図５に示すように、半導体基板２１と、絶
縁層２２と、バリアメタル２３と、シード層２４と、配
線層２５と、から構成されている。
【０００５】半導体基板２１は、例えば、Ｓｉ（シリコ
ン）基板であり、図示せぬ素子等が形成されている。絶
縁層２２は、半導体基板２１上に形成され、配線層２５
を形成するための溝２２ａを有する。また、絶縁層２２
は、例えば、ＳｉＯ２（二酸化ケイ素）から形成され、
配線層２５と他の配線層（図示せず）とを絶縁する。
ン）基板であり、図示せぬ素子等が形成されている。絶
縁層２２は、半導体基板２１上に形成され、配線層２５
を形成するための溝２２ａを有する。また、絶縁層２２
は、例えば、ＳｉＯ２（二酸化ケイ素）から形成され、
配線層２５と他の配線層（図示せず）とを絶縁する。
【０００６】バリアメタル２３は、絶縁層２２に形成さ
れた溝２２ａの内壁に形成され、配線層２５を構成する
原子が絶縁層２２内へ拡散するのを防止する。また、バ
リアメタル２３は、例えば、ＴｉＮ（窒化チタン）、Ｔ
ａ（タンタル）、又は、ＴａＮ（窒化タンタル）等から
形成されている。
れた溝２２ａの内壁に形成され、配線層２５を構成する
原子が絶縁層２２内へ拡散するのを防止する。また、バ
リアメタル２３は、例えば、ＴｉＮ（窒化チタン）、Ｔ
ａ（タンタル）、又は、ＴａＮ（窒化タンタル）等から
形成されている。
【０００７】シード層２４は、溝２２ａの内壁に形成さ
れたバリアメタル２３上に形成され、配線層２５の結晶
を成長させる種となる。また、シード層２４は、例え
ば、銅（Ｃｕ）から形成されている。
れたバリアメタル２３上に形成され、配線層２５の結晶
を成長させる種となる。また、シード層２４は、例え
ば、銅（Ｃｕ）から形成されている。
【０００８】配線層２５は、溝２２ａを埋めるようにシ
ード層２４上に形成され、上記したように、半導体基板
２１に形成された素子同士や、素子と周辺回路とを接続
する。また、配線層２５は、例えば、銅から形成されて
いる。
ード層２４上に形成され、上記したように、半導体基板
２１に形成された素子同士や、素子と周辺回路とを接続
する。また、配線層２５は、例えば、銅から形成されて
いる。
【０００９】次に、以上のような構成の配線層形成領域
の形成方法について説明する。図６は、上記配線層形成
領域の各形成工程を示す断面図である。初めに、図６
（ａ）に示すように、半導体基板２１上にＣＶＤ（化学
気相堆積）法等によって、絶縁層２２を形成し、フォト
リソグラフィーやエッチング等によって、絶縁層２２の
所定領域に、配線層２５を形成するための溝２２ａを形
成する。
の形成方法について説明する。図６は、上記配線層形成
領域の各形成工程を示す断面図である。初めに、図６
（ａ）に示すように、半導体基板２１上にＣＶＤ（化学
気相堆積）法等によって、絶縁層２２を形成し、フォト
リソグラフィーやエッチング等によって、絶縁層２２の
所定領域に、配線層２５を形成するための溝２２ａを形
成する。
【００１０】溝２２ａの形成後、例えば異方性スパッタ
リングによって、図６（ｂ）に示すように、バリアメタ
ル２３及びシード層２４をこの順で絶縁層２２上及び溝
２２ａ内壁に形成する。なお、異方性スパッタリングの
技術としては、例えば、特開平６−１４０３５９号公
報、特開平７−２９２４７４号公報、及び、特開平１０
−２５９４８０号公報に開示されている技術を使用でき
る。
リングによって、図６（ｂ）に示すように、バリアメタ
ル２３及びシード層２４をこの順で絶縁層２２上及び溝
２２ａ内壁に形成する。なお、異方性スパッタリングの
技術としては、例えば、特開平６−１４０３５９号公
報、特開平７−２９２４７４号公報、及び、特開平１０
−２５９４８０号公報に開示されている技術を使用でき
る。
【００１１】バリアメタル２３及びシード層２４を形成
した後、電解メッキによって、図６（ｃ）に示すよう
に、Ｃｕ層２５ａをシード層２４上に形成する。その
後、ＣＭＰ（化学的機械的研磨）法等によって、図６
（ｄ）に示すように、バリアメタル２３、シード層２
４、及び、Ｃｕ層２５ａを研磨し、絶縁層２２の表面を
露出させる。これによって、配線層２５を形成し、図５
に示した配線層形成領域を完成する。
した後、電解メッキによって、図６（ｃ）に示すよう
に、Ｃｕ層２５ａをシード層２４上に形成する。その
後、ＣＭＰ（化学的機械的研磨）法等によって、図６
（ｄ）に示すように、バリアメタル２３、シード層２
４、及び、Ｃｕ層２５ａを研磨し、絶縁層２２の表面を
露出させる。これによって、配線層２５を形成し、図５
に示した配線層形成領域を完成する。
【００１２】上記電解メッキによる配線層２５（Ｃｕ層
２５ａ）の形成では、配線層２５がシード層２４上にほ
ぼ均一に成長していくため、図６（ｃ），（ｄ）に示す
ように、配線層２５にシース（合わせ目）２６が残って
しまう場合がある。配線層２５にシース２６があると、
ＣＭＰ法による研磨時に、研磨剤（シリカやアルミナの
粒子）がシース２６に詰まってしまう。このため、配線
層２５の信頼性が大きく低下する。また、半導体装置の
製造では、歩留まりが低下する。
２５ａ）の形成では、配線層２５がシード層２４上にほ
ぼ均一に成長していくため、図６（ｃ），（ｄ）に示す
ように、配線層２５にシース（合わせ目）２６が残って
しまう場合がある。配線層２５にシース２６があると、
ＣＭＰ法による研磨時に、研磨剤（シリカやアルミナの
粒子）がシース２６に詰まってしまう。このため、配線
層２５の信頼性が大きく低下する。また、半導体装置の
製造では、歩留まりが低下する。
【００１３】以上のようなシース２６を除去する方法と
して、例えば、ボトムアップフィル（Bottom Up Fill）
と呼ばれる電解メッキ方法がある。このボトムアップフ
ィルは、例えば、「Ｃｕ配線技術の最新の展開」p23,リ
アライズ社や、The Role ofAdditives in Electroplati
ng of Void-Free Cu in Sub-micron Damascene Feature
sに開示されている。
して、例えば、ボトムアップフィル（Bottom Up Fill）
と呼ばれる電解メッキ方法がある。このボトムアップフ
ィルは、例えば、「Ｃｕ配線技術の最新の展開」p23,リ
アライズ社や、The Role ofAdditives in Electroplati
ng of Void-Free Cu in Sub-micron Damascene Feature
sに開示されている。
【００１４】ボトムアップフィルは、メッキ液に添加剤
を入れたり、周期的な逆電界を印加することによって、
溝（ホール）底部からの成膜速度を大きくする技術であ
る。ボトムアップフィルでは、図７（ａ），（ｂ）に示
すように、溝２２ａ底部からのＣｕ層２５ａ（配線層２
５）の成長速度が、絶縁層２２表面や溝２２ａ側壁から
の成長速度よりも早い。このため、形成されたＣｕ層２
５ａに存在するシーム２６は、図７（ｃ）に示すように
短い。従って、ＣＭＰ法等でバリアメタル２３、シード
層２４、及び、Ｃｕ層２５ａを研磨した後、図７（ｄ）
に示すように、シーム２６が配線層２５に存在しないよ
うにすることができる。
を入れたり、周期的な逆電界を印加することによって、
溝（ホール）底部からの成膜速度を大きくする技術であ
る。ボトムアップフィルでは、図７（ａ），（ｂ）に示
すように、溝２２ａ底部からのＣｕ層２５ａ（配線層２
５）の成長速度が、絶縁層２２表面や溝２２ａ側壁から
の成長速度よりも早い。このため、形成されたＣｕ層２
５ａに存在するシーム２６は、図７（ｃ）に示すように
短い。従って、ＣＭＰ法等でバリアメタル２３、シード
層２４、及び、Ｃｕ層２５ａを研磨した後、図７（ｄ）
に示すように、シーム２６が配線層２５に存在しないよ
うにすることができる。
【００１５】
【発明が解決しようとする課題】上記した電解メッキに
よる配線層２５を形成する技術では、配線層２５のエレ
クトロマイグレーション（ＥＭ）が起こりやすいという
問題がある。
よる配線層２５を形成する技術では、配線層２５のエレ
クトロマイグレーション（ＥＭ）が起こりやすいという
問題がある。
【００１６】このエレクトロマイグレーションについて
は、例えばCu Damascene Interconnects with Crystall
ographic Texture Control and its Electromigration
Performance, Kazuhide Abe et al. 1998 IEEE IRPS, p
342 （文献１）に示されている。文献１には、以上のよ
うなＣｕ配線層の（１１１）配向が強いと、エレクトロ
マイグレーションが起こりにくく、Ｃｕ配線層の（１１
１）配向が弱い、即ち、（１１１）配向以外が強いと、
エレクトロマイグレーションが起こりやすく、配線層の
ＥＭ耐性が劣化するという実験結果が示されている。
は、例えばCu Damascene Interconnects with Crystall
ographic Texture Control and its Electromigration
Performance, Kazuhide Abe et al. 1998 IEEE IRPS, p
342 （文献１）に示されている。文献１には、以上のよ
うなＣｕ配線層の（１１１）配向が強いと、エレクトロ
マイグレーションが起こりにくく、Ｃｕ配線層の（１１
１）配向が弱い、即ち、（１１１）配向以外が強いと、
エレクトロマイグレーションが起こりやすく、配線層の
ＥＭ耐性が劣化するという実験結果が示されている。
【００１７】図６に示したような製造方法では、シード
層２４の結晶配向を制御していないため、シード層２４
上に成長する配線層２５で、（１１１）配向以外が支配
的になる場合がある。このように、配線層で（１１１）
配向以外が支配的になることによって、エレクトロマイ
グレーションが起こりやすくなり、結果として、製造さ
れる半導体装置の動作信頼性が低下する。
層２４の結晶配向を制御していないため、シード層２４
上に成長する配線層２５で、（１１１）配向以外が支配
的になる場合がある。このように、配線層で（１１１）
配向以外が支配的になることによって、エレクトロマイ
グレーションが起こりやすくなり、結果として、製造さ
れる半導体装置の動作信頼性が低下する。
【００１８】従って、本発明は、動作信頼性を向上可能
な半導体装置を提供することを目的とする。また、本発
明は、エレクトロマイグレーションが起こりにくい半導
体装置の製造方法を提供することを目的とする。
な半導体装置を提供することを目的とする。また、本発
明は、エレクトロマイグレーションが起こりにくい半導
体装置の製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の観点にかかる半導体装置の製造方法
は、基板上に、配線間を絶縁する絶縁層を形成する絶縁
層形成工程と、前記絶縁層の所定領域に、配線層を形成
するための溝を形成する溝形成工程と、前記溝の内壁
に、前記配線層を構成する原子が前記絶縁層内に拡散す
るのを防止するバリア層を形成するバリア形成工程と、
前記バリア層上に、前記配線層を形成する際の結晶成長
の核となるシード層を、実質的に（１１１）配向となる
ように形成するシード形成工程と、前記溝を埋めるよう
に、前記シード層上に、実質的に（１１１）配向である
配線層を形成する配線形成工程と、を備えることを特徴
とする。
に、本発明の第１の観点にかかる半導体装置の製造方法
は、基板上に、配線間を絶縁する絶縁層を形成する絶縁
層形成工程と、前記絶縁層の所定領域に、配線層を形成
するための溝を形成する溝形成工程と、前記溝の内壁
に、前記配線層を構成する原子が前記絶縁層内に拡散す
るのを防止するバリア層を形成するバリア形成工程と、
前記バリア層上に、前記配線層を形成する際の結晶成長
の核となるシード層を、実質的に（１１１）配向となる
ように形成するシード形成工程と、前記溝を埋めるよう
に、前記シード層上に、実質的に（１１１）配向である
配線層を形成する配線形成工程と、を備えることを特徴
とする。
【００２０】この発明によれば、シード層を実質的に
（１１１）配向とすることによって、その上に形成され
た配線層も実質的に（１１１）配向とすることができ
る。このため、エレクトロマイグレーションが起こりに
くくなり、製造される半導体装置の動作信頼性を向上す
ることができる。
（１１１）配向とすることによって、その上に形成され
た配線層も実質的に（１１１）配向とすることができ
る。このため、エレクトロマイグレーションが起こりに
くくなり、製造される半導体装置の動作信頼性を向上す
ることができる。
【００２１】前記シード形成工程は、前記シード層を、
前記溝底部の前記バリア層上に形成する工程を備えても
よい。このようにすると、溝内では、配線層が１つの方
向にのみ成長する。このため、形成された配線層にシー
ム等が形成されない。
前記溝底部の前記バリア層上に形成する工程を備えても
よい。このようにすると、溝内では、配線層が１つの方
向にのみ成長する。このため、形成された配線層にシー
ム等が形成されない。
【００２２】前記シード形成工程は、前記シード層を、
異方性スパッタリングによって形成する工程を備えても
よい。前記シード形成工程は、前記溝の側壁部に形成さ
れたシード層をエッチングして除去するエッチング工程
を備えてもよい。前記配線形成工程は、前記配線層を電
解メッキで形成する工程を備えてもよい。
異方性スパッタリングによって形成する工程を備えても
よい。前記シード形成工程は、前記溝の側壁部に形成さ
れたシード層をエッチングして除去するエッチング工程
を備えてもよい。前記配線形成工程は、前記配線層を電
解メッキで形成する工程を備えてもよい。
【００２３】前記シード形成工程は、前記シード層をメ
ッキ液に溶けない材質から形成する工程を備えてもよ
い。前記シード形成工程は、前記シード層を銅から形成
する工程を備え、前記配線形成工程は、前記配線層を銅
から形成する工程を備えてもよい。
ッキ液に溶けない材質から形成する工程を備えてもよ
い。前記シード形成工程は、前記シード層を銅から形成
する工程を備え、前記配線形成工程は、前記配線層を銅
から形成する工程を備えてもよい。
【００２４】本発明の第２の観点にかかる半導体装置
は、基板上に形成され、所定領域に配線層を形成するた
めの溝を有する絶縁層と、前記溝の内壁に形成され、前
記配線層を構成する原子が前記絶縁層内に拡散するのを
防止するバリア層と、前記バリア層上に形成され、前記
配線層を形成する際の結晶成長の核となり、実質的に
（１１１）配向であるシード層と、前記シード層上に、
前記溝を埋めるように形成され、実質的に（１１１）配
向である配線層と、から構成されることを特徴とする。
は、基板上に形成され、所定領域に配線層を形成するた
めの溝を有する絶縁層と、前記溝の内壁に形成され、前
記配線層を構成する原子が前記絶縁層内に拡散するのを
防止するバリア層と、前記バリア層上に形成され、前記
配線層を形成する際の結晶成長の核となり、実質的に
（１１１）配向であるシード層と、前記シード層上に、
前記溝を埋めるように形成され、実質的に（１１１）配
向である配線層と、から構成されることを特徴とする。
【００２５】この発明によっても、配線層が実質的に
（１１１）配向であるので、エレクトロマイグレーショ
ンが起こりにくい。このため、半導体装置は高い動作信
頼性を有する。
（１１１）配向であるので、エレクトロマイグレーショ
ンが起こりにくい。このため、半導体装置は高い動作信
頼性を有する。
【００２６】前記シード層は、前記溝底部の前記バリア
層上に形成されていてもよい。前記シード層は、銅から
形成され、前記配線層は、銅から形成されていてもよ
い。
層上に形成されていてもよい。前記シード層は、銅から
形成され、前記配線層は、銅から形成されていてもよ
い。
【００２７】
【発明の実施の形態】次に、本発明の第１の実施の形態
にかかる半導体装置について図面を参照して説明する。
半導体装置には、複数の素子が形成され、素子同士や、
素子と周辺回路とを接続する配線層が形成されている。
にかかる半導体装置について図面を参照して説明する。
半導体装置には、複数の素子が形成され、素子同士や、
素子と周辺回路とを接続する配線層が形成されている。
【００２８】図１は、上記配線層が形成されている領域
（配線層形成領域）の構成を示す断面図である。図１に
示すように、半導体装置の配線層形成領域は、半導体基
板１１と、絶縁層１２と、バリアメタル１３と、シード
層１４と、配線層１５と、から構成されている。
（配線層形成領域）の構成を示す断面図である。図１に
示すように、半導体装置の配線層形成領域は、半導体基
板１１と、絶縁層１２と、バリアメタル１３と、シード
層１４と、配線層１５と、から構成されている。
【００２９】半導体基板１１は、例えば、Ｓｉ（シリコ
ン）基板であり、図示せぬ素子や、素子同士を接続する
下層配線等が形成されている。絶縁層１２は、半導体基
板１１上に形成され、上部配線層と下部配線層との間
や、配線層１５と他の配線層（図示せず）との間を絶縁
する。絶縁層１２の材質は、例えば、ＳｉＯ２（二酸化
ケイ素）である。また、絶縁層１２は、配線層１５を形
成するための溝１２ａを有する。
ン）基板であり、図示せぬ素子や、素子同士を接続する
下層配線等が形成されている。絶縁層１２は、半導体基
板１１上に形成され、上部配線層と下部配線層との間
や、配線層１５と他の配線層（図示せず）との間を絶縁
する。絶縁層１２の材質は、例えば、ＳｉＯ２（二酸化
ケイ素）である。また、絶縁層１２は、配線層１５を形
成するための溝１２ａを有する。
【００３０】バリアメタル１３は、溝１２ａの内壁に形
成され、配線層１５を構成する原子が絶縁層１２内へ拡
散するのを防止する。バリアメタル１３の材質は、例え
ば、ＴｉＮ（窒化チタン）、Ｔａ（タンタル）、又は、
ＴａＮ（窒化タンタル）等である。
成され、配線層１５を構成する原子が絶縁層１２内へ拡
散するのを防止する。バリアメタル１３の材質は、例え
ば、ＴｉＮ（窒化チタン）、Ｔａ（タンタル）、又は、
ＴａＮ（窒化タンタル）等である。
【００３１】シード層１４は、溝１２ａ底部のバリアメ
タル１３上に形成されている。シード層１４は、配線層
１５の結晶を成長させる際の種となり、例えば、Ｃｕ
（銅）から形成されている。また、シード層１４と配線
層１５との界面は、（１１１）配向である。
タル１３上に形成されている。シード層１４は、配線層
１５の結晶を成長させる際の種となり、例えば、Ｃｕ
（銅）から形成されている。また、シード層１４と配線
層１５との界面は、（１１１）配向である。
【００３２】配線層１５は、溝１２ａ内のシード層１４
上に形成された溝配線であり、上記したように、半導体
装置を構成する素子同士や、素子と周辺回路とを接続す
る。また、配線層１５は、例えば、Ｃｕから形成され、
（１１１）配向が強い。なお、配線層１５上には、図示
しないが、上部配線層を形成された絶縁層等が形成され
る場合もある。
上に形成された溝配線であり、上記したように、半導体
装置を構成する素子同士や、素子と周辺回路とを接続す
る。また、配線層１５は、例えば、Ｃｕから形成され、
（１１１）配向が強い。なお、配線層１５上には、図示
しないが、上部配線層を形成された絶縁層等が形成され
る場合もある。
【００３３】次に、以上のように構成された配線層形成
領域の形成方法について説明する。図２（ａ）〜（ｅ）
は、配線層形成領域の各形成工程を示す断面図である。
初めに、ＣＶＤ（化学気相堆積）法等によって、半導体
基板１１上に絶縁層１２を形成する。次に、フォトリソ
グラフィーやエッチング等によって、図２（ａ）に示す
ように、絶縁層１２に溝１２ａを形成する。この溝１２
ａのサイズは、例えば、幅が０．３μｍ程度であり、深
さが１．０μｍ程度である。
領域の形成方法について説明する。図２（ａ）〜（ｅ）
は、配線層形成領域の各形成工程を示す断面図である。
初めに、ＣＶＤ（化学気相堆積）法等によって、半導体
基板１１上に絶縁層１２を形成する。次に、フォトリソ
グラフィーやエッチング等によって、図２（ａ）に示す
ように、絶縁層１２に溝１２ａを形成する。この溝１２
ａのサイズは、例えば、幅が０．３μｍ程度であり、深
さが１．０μｍ程度である。
【００３４】溝１２ａの形成後、例えば、異方性スパッ
タリングによって、図２（ｂ）に示すように、絶縁層１
２表面及び溝１２ａ内壁にバリアメタル１３及びシード
層１４をこの順で形成する。なお、異方性スパッタリン
グとして、例えばコリメートスパッタリングを用いる。
タリングによって、図２（ｂ）に示すように、絶縁層１
２表面及び溝１２ａ内壁にバリアメタル１３及びシード
層１４をこの順で形成する。なお、異方性スパッタリン
グとして、例えばコリメートスパッタリングを用いる。
【００３５】コリメートスパッタリングでは、絶縁層１
２の表面に垂直な方向に開口された多数の孔を有するコ
リメータを、ターゲットと絶縁層１２との間に設置す
る。これによって、スパッタリング粒子が絶縁層１２の
表面にほぼ垂直な方向から飛来して堆積する。そして、
溝１２ａ内に形成されるバリアメタル１３及びシード層
１４のボトムカバレジを大きくすることができる。
２の表面に垂直な方向に開口された多数の孔を有するコ
リメータを、ターゲットと絶縁層１２との間に設置す
る。これによって、スパッタリング粒子が絶縁層１２の
表面にほぼ垂直な方向から飛来して堆積する。そして、
溝１２ａ内に形成されるバリアメタル１３及びシード層
１４のボトムカバレジを大きくすることができる。
【００３６】また、以上のように、スパッタリング粒子
が絶縁層１２の表面にほぼ垂直に飛来するので、バリア
メタル１３及びシード層１４の厚さは、溝１２ａの側壁
部よりも溝１２ａ底部及び絶縁層１２表面の方が厚くな
る。なお、溝１２ａの底部での膜厚は、溝１２ａのアス
ペクト比に応じて設定される。例えば、上記したよう
に、溝の幅が０．３μｍ程度、深さが１．０μｍ程度で
ある場合、孔のサイズが、深さ：直径＝１：１．５であ
るコリメータを使用する。そして、溝１２ａの底部で、
バリアメタル１３を４０ｎｍ程度、シード層１４を１０
０ｎｍ程度の厚さに形成するのが適切である。
が絶縁層１２の表面にほぼ垂直に飛来するので、バリア
メタル１３及びシード層１４の厚さは、溝１２ａの側壁
部よりも溝１２ａ底部及び絶縁層１２表面の方が厚くな
る。なお、溝１２ａの底部での膜厚は、溝１２ａのアス
ペクト比に応じて設定される。例えば、上記したよう
に、溝の幅が０．３μｍ程度、深さが１．０μｍ程度で
ある場合、孔のサイズが、深さ：直径＝１：１．５であ
るコリメータを使用する。そして、溝１２ａの底部で、
バリアメタル１３を４０ｎｍ程度、シード層１４を１０
０ｎｍ程度の厚さに形成するのが適切である。
【００３７】また、溝１２ａの底部に形成するシード層
１４が、強い（１１１）配向性を有するように形成す
る。溝１２ａ底部に強い（１１１）配向性を有するシー
ド層１４を形成する方法として、例えばCu Damascene I
nterconnects with Crystallographic Texture Control
and its Electromigration Performance, Kazuhide Ab
e et al. 1998 IEEE IRPS, p342 に開示されている技術
を用いることが可能である。しかし、溝１２ａの側壁部
では、飛着したスパッタ粒子の結晶成長が、溝１２ａの
底部とは異なり、膜質や配向性のコントロールが一般的
に困難である。このため、スパッタリングにより溝１２
ａ側壁部に形成されたシード層１４の配向は、（１１
１）配向以外が支配的になる。
１４が、強い（１１１）配向性を有するように形成す
る。溝１２ａ底部に強い（１１１）配向性を有するシー
ド層１４を形成する方法として、例えばCu Damascene I
nterconnects with Crystallographic Texture Control
and its Electromigration Performance, Kazuhide Ab
e et al. 1998 IEEE IRPS, p342 に開示されている技術
を用いることが可能である。しかし、溝１２ａの側壁部
では、飛着したスパッタ粒子の結晶成長が、溝１２ａの
底部とは異なり、膜質や配向性のコントロールが一般的
に困難である。このため、スパッタリングにより溝１２
ａ側壁部に形成されたシード層１４の配向は、（１１
１）配向以外が支配的になる。
【００３８】その後、図２（ｃ）に示すように、溝１２
ａの側壁部に形成されたシード層１４をウェットエッチ
ングする。この際、バリアメタル１３とのエッチング選
択比が大きいエッチング液、例えば、硫酸、硫酸銅水溶
液、又は、硫酸加水等を使用する。なお、配線層１５の
形成は、溝１２ａ底部と絶縁層１２表面のシード層１４
が厚い方が容易であるので、上記エッチング時間を調節
して、溝１２ａ底部と絶縁層１２表面のシード層１４を
できるだけ厚く残すようにする。このように、溝１２ａ
側壁のシード層１４を除去することによって、シード層
１４の（１１１）配向が強い部分のみを溝１２ａ内に残
すことができる。
ａの側壁部に形成されたシード層１４をウェットエッチ
ングする。この際、バリアメタル１３とのエッチング選
択比が大きいエッチング液、例えば、硫酸、硫酸銅水溶
液、又は、硫酸加水等を使用する。なお、配線層１５の
形成は、溝１２ａ底部と絶縁層１２表面のシード層１４
が厚い方が容易であるので、上記エッチング時間を調節
して、溝１２ａ底部と絶縁層１２表面のシード層１４を
できるだけ厚く残すようにする。このように、溝１２ａ
側壁のシード層１４を除去することによって、シード層
１４の（１１１）配向が強い部分のみを溝１２ａ内に残
すことができる。
【００３９】シード層１４のエッチング後、電解メッキ
により溝１２ａ底部のシード層１４上に、銅を析出さ
せ、Ｃｕ層１５ａを形成する。上記したように、溝１２
ａ側壁部のシード層１４は、（１１１）配向以外が支配
的である。このため、シード層１４をエッチングせずに
Ｃｕ層１５ａを形成すると、溝１２ａ側壁部から成長し
たＣｕ層１５ａも（１１１）配向以外が支配的となり、
エレクトロマイグレーションが起こりやすくなる。一
方、上記したように、シード層１４をエッチングし、
（１１１）配向の強いシード層１４を結晶成長の種とし
てＣｕ層１５ａを形成することにり、形成されたＣｕ層
１５ａの（１１１）配向を強くすることができる。
により溝１２ａ底部のシード層１４上に、銅を析出さ
せ、Ｃｕ層１５ａを形成する。上記したように、溝１２
ａ側壁部のシード層１４は、（１１１）配向以外が支配
的である。このため、シード層１４をエッチングせずに
Ｃｕ層１５ａを形成すると、溝１２ａ側壁部から成長し
たＣｕ層１５ａも（１１１）配向以外が支配的となり、
エレクトロマイグレーションが起こりやすくなる。一
方、上記したように、シード層１４をエッチングし、
（１１１）配向の強いシード層１４を結晶成長の種とし
てＣｕ層１５ａを形成することにり、形成されたＣｕ層
１５ａの（１１１）配向を強くすることができる。
【００４０】Ｃｕ層１５ａの形成後、ＣＭＰ法等によっ
て絶縁層１２の表面が露出するまで、バリアメタル１
３、シード層１４、及び、Ｃｕ層１５ａを研磨する。こ
れによって、図２（ｅ）に示すように、配線層１５を形
成し、図１に示した配線層形成領域を完成する。
て絶縁層１２の表面が露出するまで、バリアメタル１
３、シード層１４、及び、Ｃｕ層１５ａを研磨する。こ
れによって、図２（ｅ）に示すように、配線層１５を形
成し、図１に示した配線層形成領域を完成する。
【００４１】上記したように、溝１２ａ側壁部のシード
層１４を除去した後、電解メッキにより配線層１５を形
成している。このため、配線層１５（Ｃｕ層１５ａ）に
シーム等がなく、（１１１）配向の強い配線層１５を形
成することができる。従って、配線層１５のエレクトロ
マイグレーション耐性が向上するため、断線等の発生を
低減することができ、半導体装置の動作信頼性を向上す
ることができる。
層１４を除去した後、電解メッキにより配線層１５を形
成している。このため、配線層１５（Ｃｕ層１５ａ）に
シーム等がなく、（１１１）配向の強い配線層１５を形
成することができる。従って、配線層１５のエレクトロ
マイグレーション耐性が向上するため、断線等の発生を
低減することができ、半導体装置の動作信頼性を向上す
ることができる。
【００４２】次に、本発明の第２の実施の形態にかかる
半導体装置について図面を参照して説明する。第２の実
施の形態にかかる半導体装置の配線形成領域は、第１の
実施の形態と実質的に同一である。
半導体装置について図面を参照して説明する。第２の実
施の形態にかかる半導体装置の配線形成領域は、第１の
実施の形態と実質的に同一である。
【００４３】以下に、配線形成領域の形成方法について
説明する。第２の実施の形態では、絶縁層１２に形成し
た溝１２ａ内壁及び絶縁層１２上に、バリアメタル１３
及びシード層１４を順に形成し、溝１２ａの側壁部に形
成されたシード層１４を除去するとことまでは、第１の
実施の形態と同様である。即ち、図２（ｃ）の工程まで
は、第１の実施の形態と同様である。なお、溝１２ａの
底部に形成されたシード層１４は、第１の実施の形態と
同様に、（１１１）配向が強い。
説明する。第２の実施の形態では、絶縁層１２に形成し
た溝１２ａ内壁及び絶縁層１２上に、バリアメタル１３
及びシード層１４を順に形成し、溝１２ａの側壁部に形
成されたシード層１４を除去するとことまでは、第１の
実施の形態と同様である。即ち、図２（ｃ）の工程まで
は、第１の実施の形態と同様である。なお、溝１２ａの
底部に形成されたシード層１４は、第１の実施の形態と
同様に、（１１１）配向が強い。
【００４４】第２の実施の形態では、図３（ａ）（図２
（ｃ））に示すように、溝２１ａの側壁に形成されたシ
ード層１４を除去した後、スピンコート法等によって、
溝２１ａ内及び絶縁層１２の表面にポジ型のフォトレジ
スト１６を形成する。そして、露光量を調整し、図３
（ｂ）に示すように、溝１２ａの内部にのみフォトレジ
スト１６を残す。
（ｃ））に示すように、溝２１ａの側壁に形成されたシ
ード層１４を除去した後、スピンコート法等によって、
溝２１ａ内及び絶縁層１２の表面にポジ型のフォトレジ
スト１６を形成する。そして、露光量を調整し、図３
（ｂ）に示すように、溝１２ａの内部にのみフォトレジ
スト１６を残す。
【００４５】次に、バリアメタル１３とエッチング選択
比がとれるエッチング液（例えば、硫酸加水等）を用い
て、図３（ｃ）に示すように、絶縁層１２表面のシード
層１４をウエットエッチングして除去する。なお、この
エッチングの際、フォトレジスト１６とのエッチング選
択比も取るために、エッチング液（硫酸加水等）の濃度
や温度を調整する。例えば硫酸加水では、２４℃、Ｈ２
ＳＯ４：Ｈ２Ｏ２：Ｈ ２Ｏ＝１：６：１００に調整す
る。また、ウエットエッチングの前に、フォトレジスト
１６に紫外線を照射したり、フォトレジスト１６をベー
クしてもよい。このようにすると、フォトレジスト１６
を硬化させることができ、エッチング選択比を上げるこ
とができる。
比がとれるエッチング液（例えば、硫酸加水等）を用い
て、図３（ｃ）に示すように、絶縁層１２表面のシード
層１４をウエットエッチングして除去する。なお、この
エッチングの際、フォトレジスト１６とのエッチング選
択比も取るために、エッチング液（硫酸加水等）の濃度
や温度を調整する。例えば硫酸加水では、２４℃、Ｈ２
ＳＯ４：Ｈ２Ｏ２：Ｈ ２Ｏ＝１：６：１００に調整す
る。また、ウエットエッチングの前に、フォトレジスト
１６に紫外線を照射したり、フォトレジスト１６をベー
クしてもよい。このようにすると、フォトレジスト１６
を硬化させることができ、エッチング選択比を上げるこ
とができる。
【００４６】次に、一般的な有機溶剤を使用して、溝１
２ａ内のトレジスト１６を除去する。そして、図３
（ｄ）に示すように、電解メッキによってシード層１４
上に銅を析出し、Ｃｕ膜１５ａを形成する。Ｃｕ膜１５
ａの形成後、ＣＭＰ法等によって、バリアメタル１３及
びＣｕ層１５ａを研磨し、絶縁膜１２の表面を露出させ
る。これによって、図３（ｅ）に示すように、配線層１
５を形成し、図１に示した配線層形成領域を完成する。
２ａ内のトレジスト１６を除去する。そして、図３
（ｄ）に示すように、電解メッキによってシード層１４
上に銅を析出し、Ｃｕ膜１５ａを形成する。Ｃｕ膜１５
ａの形成後、ＣＭＰ法等によって、バリアメタル１３及
びＣｕ層１５ａを研磨し、絶縁膜１２の表面を露出させ
る。これによって、図３（ｅ）に示すように、配線層１
５を形成し、図１に示した配線層形成領域を完成する。
【００４７】以上に示したように、Ｃｕ膜１５ａの形成
では、シード層１４が溝１２ａの底部にのみ存在するの
で、通常の電解メッキでもシームが形成されない。ま
た、Ｃｕ膜１５ａが、溝１２ａの底部からのみ成長する
ので、（１１１）配向の強い配線層１５を形成すること
ができる。従って、エレクトロマイグレーションが起こ
りにくく、半導体装置の動作信頼性を向上することがで
きる。
では、シード層１４が溝１２ａの底部にのみ存在するの
で、通常の電解メッキでもシームが形成されない。ま
た、Ｃｕ膜１５ａが、溝１２ａの底部からのみ成長する
ので、（１１１）配向の強い配線層１５を形成すること
ができる。従って、エレクトロマイグレーションが起こ
りにくく、半導体装置の動作信頼性を向上することがで
きる。
【００４８】なお、第１の実施の形態で、Ｃｕ層１５ａ
を形成する際、メッキ液（例えば、硫酸銅溶液）に添加
剤を加えたり、周期的に逆電界を印加することによっ
て、絶縁層１２表面部よりも溝１２ａ底部からのＣｕ層
１５ａの成長を早めてもよい。第１の実施の形態では、
上記したように、エッチングによって、シード層１４
を、溝１２ａ底部及び絶縁層１２表面に残す。このた
め、Ｃｕ層１５ａは、図４（ａ）に示すように、溝１２
ａ上部のシード層１４からも成長して、オーバーハング
を形成する。しかし、溝１２ａ底部からのＣｕ層１５ａ
の成長を早めることによって、オーバーハングによる影
響を小さくすることができる。これによって、より良好
なＣｕ層１５ａ（配線層１５）を形成することができ
る。なお、第２の実施の形態では、絶縁層１２表面のシ
ード層１４を除去してからＣｕ層１５ａを成長させるの
で、上記したような、オーバーハングよる影響はない。
を形成する際、メッキ液（例えば、硫酸銅溶液）に添加
剤を加えたり、周期的に逆電界を印加することによっ
て、絶縁層１２表面部よりも溝１２ａ底部からのＣｕ層
１５ａの成長を早めてもよい。第１の実施の形態では、
上記したように、エッチングによって、シード層１４
を、溝１２ａ底部及び絶縁層１２表面に残す。このた
め、Ｃｕ層１５ａは、図４（ａ）に示すように、溝１２
ａ上部のシード層１４からも成長して、オーバーハング
を形成する。しかし、溝１２ａ底部からのＣｕ層１５ａ
の成長を早めることによって、オーバーハングによる影
響を小さくすることができる。これによって、より良好
なＣｕ層１５ａ（配線層１５）を形成することができ
る。なお、第２の実施の形態では、絶縁層１２表面のシ
ード層１４を除去してからＣｕ層１５ａを成長させるの
で、上記したような、オーバーハングよる影響はない。
【００４９】また、第１及び第２の実施の形態で示した
シード層１４は、メッキ液に溶けず、低抵抗であり、
（１１１）配向が強ければ、銅以外の材質を用いること
ができる。また、上記以外にも、絶縁層等に形成した溝
内に配線層を形成する技術は、特開平３−２１７０２０
号公報及び特公平１０−２７３４０２７号公報に開示さ
れている。特開平３−２１７０２０号公報及び特公平１
０−２７３４０２７号公報に開示されている技術では、
ＣＶＤ(Chemical Vapor Deposition）法により、溝内に
配線層を形成している。ＣＶＤ法では、配線層の成長選
択性を金属膜と絶縁膜とで取る。このため、上記したよ
うに、溝１２ａの内壁にバリアメタル１３が形成されて
いる場合は、Ｃｕ層１５ａがシード層１４からだけでな
く、溝１２ａ側壁のバリアメタル１３からも成長する。
上記したように、溝１２ａの側壁に（１１１）配向の強
い層（膜）を形成することは困難である。従って、ＣＶ
Ｄ法では、（１１１）配向の強いＣｕ層１５ａ（配線層
１５）を形成することができない。
シード層１４は、メッキ液に溶けず、低抵抗であり、
（１１１）配向が強ければ、銅以外の材質を用いること
ができる。また、上記以外にも、絶縁層等に形成した溝
内に配線層を形成する技術は、特開平３−２１７０２０
号公報及び特公平１０−２７３４０２７号公報に開示さ
れている。特開平３−２１７０２０号公報及び特公平１
０−２７３４０２７号公報に開示されている技術では、
ＣＶＤ(Chemical Vapor Deposition）法により、溝内に
配線層を形成している。ＣＶＤ法では、配線層の成長選
択性を金属膜と絶縁膜とで取る。このため、上記したよ
うに、溝１２ａの内壁にバリアメタル１３が形成されて
いる場合は、Ｃｕ層１５ａがシード層１４からだけでな
く、溝１２ａ側壁のバリアメタル１３からも成長する。
上記したように、溝１２ａの側壁に（１１１）配向の強
い層（膜）を形成することは困難である。従って、ＣＶ
Ｄ法では、（１１１）配向の強いＣｕ層１５ａ（配線層
１５）を形成することができない。
【００５０】
【発明の効果】以上の説明から明らかなように、本発明
によって、実質的に（１１１）配向であるシード層上
に、実質的に（１１１）配向である配線層を形成するこ
とができる。これによって、エレクトロマイグレーショ
ンが起こりにくく、半導体装置の動作信頼性を向上する
ことができる。
によって、実質的に（１１１）配向であるシード層上
に、実質的に（１１１）配向である配線層を形成するこ
とができる。これによって、エレクトロマイグレーショ
ンが起こりにくく、半導体装置の動作信頼性を向上する
ことができる。
【図１】本発明の第１の実施の形態にかかる半導体装置
の配線層形成領域の構成を示す断面図である。
の配線層形成領域の構成を示す断面図である。
【図２】図１の配線層形成領域の各形成工程を示す断面
図である。
図である。
【図３】本発明の第２の実施の形態にかかる配線層形成
領域の各製造工程を示す断面図である。
領域の各製造工程を示す断面図である。
【図４】第１の実施の形態でのＣｕ層（配線層）の成長
過程を示す断面図である。
過程を示す断面図である。
【図５】従来の配線形成領域の構成を示す断面図であ
る。
る。
【図６】図５の配線層形成領域の各形成工程を示す断面
図である。
図である。
【図７】従来のボトムアップフィルによるＣｕ層（配線
層）の各形成工程を示す断面図である。
層）の各形成工程を示す断面図である。
１１ 半導体基板 １２ 絶縁層 １２ａ 溝 １３ バリアメタル １４ シード層 １５ 配線層 １５ａ Ｃｕ層 １６ フォトレジスト
Claims (10)
- 【請求項１】基板上に、配線間を絶縁する絶縁層を形成
する絶縁層形成工程と、 前記絶縁層の所定領域に、配線層を形成するための溝を
形成する溝形成工程と、 前記溝の内壁に、前記配線層を構成する原子が前記絶縁
層内に拡散するのを防止するバリア層を形成するバリア
形成工程と、 前記バリア層上に、前記配線層を形成する際の結晶成長
の核となるシード層を、実質的に（１１１）配向となる
ように形成するシード形成工程と、 前記溝を埋めるように、前記シード層上に、実質的に
（１１１）配向である配線層を形成する配線形成工程
と、 を備えることを特徴とする半導体装置の製造方法。 - 【請求項２】前記シード形成工程は、前記シード層を、
前記溝底部の前記バリア層上に形成する工程を備える、
ことを特徴とする請求項１に記載の半導体装置の製造方
法。 - 【請求項３】前記シード形成工程は、前記シード層を、
異方性スパッタリングによって形成する工程を備える、
ことを特徴とする請求項２に記載の半導体装置の製造方
法。 - 【請求項４】前記シード形成工程は、前記溝の側壁部に
形成されたシード層をエッチングして除去するエッチン
グ工程を備える、ことを特徴とする請求項１乃至３の何
れか１項に記載の半導体装置の製造方法。 - 【請求項５】前記配線形成工程は、前記配線層を電解メ
ッキで形成する工程を備える、ことを特徴とする請求項
１乃至４の何れか１項に記載の半導体装置の製造方法。 - 【請求項６】前記シード形成工程は、前記シード層をメ
ッキ液に溶けない材質から形成する工程を備える、こと
を特徴とする請求項５に記載の半導体装置の製造方法。 - 【請求項７】前記シード形成工程は、前記シード層を銅
から形成する工程を備え、 前記配線形成工程は、前記配線層を銅から形成する工程
を備える、ことを特徴とする請求項１乃至６の何れか１
項に記載の半導体装置の製造方法。 - 【請求項８】基板上に形成され、所定領域に配線層を形
成するための溝を有する絶縁層と、前記溝の内壁に形成
され、前記配線層を構成する原子が前記絶縁層内に拡散
するのを防止するバリア層と、 前記バリア層上に形成され、前記配線層を形成する際の
結晶成長の核となり、実質的に（１１１）配向であるシ
ード層と、 前記シード層上に、前記溝を埋めるように形成され、実
質的に（１１１）配向である配線層と、 から構成されることを特徴とする半導体装置。 - 【請求項９】前記シード層は、前記溝底部の前記バリア
層上に形成されている、ことを特徴とする請求項８に記
載の半導体装置。 - 【請求項１０】前記シード層は、銅から形成され、 前記配線層は、銅から形成されている、 ことを特徴とする請求項８又は９に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14612599A JP3358587B2 (ja) | 1999-05-26 | 1999-05-26 | 半導体装置の製造方法 |
| KR10-2000-0026648A KR100369481B1 (ko) | 1999-05-26 | 2000-05-18 | 반도체 장치와 그 제조 방법 |
| TW089110102A TW464941B (en) | 1999-05-26 | 2000-05-24 | Semiconductor device and production method thereof |
| CNB001077511A CN1154171C (zh) | 1999-05-26 | 2000-05-25 | 半导体器件及其制造方法 |
| US09/577,994 US6342447B1 (en) | 1999-05-26 | 2000-05-25 | Semiconductor device and production method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14612599A JP3358587B2 (ja) | 1999-05-26 | 1999-05-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000340563A true JP2000340563A (ja) | 2000-12-08 |
| JP3358587B2 JP3358587B2 (ja) | 2002-12-24 |
Family
ID=15400724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14612599A Expired - Fee Related JP3358587B2 (ja) | 1999-05-26 | 1999-05-26 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6342447B1 (ja) |
| JP (1) | JP3358587B2 (ja) |
| KR (1) | KR100369481B1 (ja) |
| CN (1) | CN1154171C (ja) |
| TW (1) | TW464941B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413794B1 (ko) * | 2001-03-08 | 2003-12-31 | 삼성전자주식회사 | 이종의 희생막 형성방법 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009149A (ja) * | 2000-06-20 | 2002-01-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR100404941B1 (ko) * | 2000-06-20 | 2003-11-07 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성방법 |
| KR100407681B1 (ko) * | 2000-06-26 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| JP3530149B2 (ja) * | 2001-05-21 | 2004-05-24 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体装置 |
| US6534865B1 (en) * | 2001-06-12 | 2003-03-18 | Advanced Micro Devices, Inc. | Method of enhanced fill of vias and trenches |
| US6861354B2 (en) * | 2002-02-04 | 2005-03-01 | Asm Nutool Inc | Method and structure to reduce defects in integrated circuits and substrates |
| JP3556206B2 (ja) * | 2002-07-15 | 2004-08-18 | 沖電気工業株式会社 | 金属配線の形成方法 |
| US7129165B2 (en) * | 2003-02-04 | 2006-10-31 | Asm Nutool, Inc. | Method and structure to improve reliability of copper interconnects |
| KR101057692B1 (ko) * | 2003-12-05 | 2011-08-19 | 매그나칩 반도체 유한회사 | 반도체 소자의 트렌치 버텀 산화막 형성 방법 |
| US8703602B2 (en) * | 2010-12-02 | 2014-04-22 | Qualcomm Incorporated | Selective seed layer treatment for feature plating |
| JP2012231096A (ja) * | 2011-04-27 | 2012-11-22 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| CN102956546A (zh) * | 2011-08-30 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 铜互连结构及其形成方法 |
| US8518818B2 (en) * | 2011-09-16 | 2013-08-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reverse damascene process |
| CN103258789A (zh) * | 2013-04-17 | 2013-08-21 | 华中科技大学 | 一种通孔互联结构的制作方法及其产品 |
| CN104143527A (zh) * | 2013-05-09 | 2014-11-12 | 中芯国际集成电路制造(上海)有限公司 | 一种导电插塞和tsv的形成方法 |
| CN103325700B (zh) * | 2013-05-09 | 2015-11-18 | 华中科技大学 | 一种通过自底向上填充实现通孔互联的方法及其产品 |
| US8828863B1 (en) * | 2013-06-25 | 2014-09-09 | Lam Research Corporation | Electroless copper deposition with suppressor |
| US20200135464A1 (en) * | 2018-10-30 | 2020-04-30 | Applied Materials, Inc. | Methods and apparatus for patterning substrates using asymmetric physical vapor deposition |
| CN112435959A (zh) * | 2020-11-20 | 2021-03-02 | 长江存储科技有限责任公司 | 半导体器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03217020A (ja) * | 1990-01-22 | 1991-09-24 | Sony Corp | 半導体装置の製造方法 |
| JPH0799199A (ja) * | 1993-06-03 | 1995-04-11 | Nec Corp | 半導体装置の製造方法 |
| JPH0918117A (ja) * | 1995-06-30 | 1997-01-17 | Daewoo Electron Co Ltd | 導電体層形成方法 |
| JP2000150522A (ja) * | 1998-01-12 | 2000-05-30 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
| JP2000183064A (ja) * | 1998-12-16 | 2000-06-30 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2734027B2 (ja) | 1988-11-25 | 1998-03-30 | ソニー株式会社 | 配線形成方法 |
| JP2725944B2 (ja) | 1991-04-19 | 1998-03-11 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 金属層堆積方法 |
| JP3573218B2 (ja) | 1994-04-22 | 2004-10-06 | 株式会社アルバック | 薄膜製造方法 |
| US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
| JP3517802B2 (ja) * | 1995-09-01 | 2004-04-12 | 富士通株式会社 | 埋め込み導電層の形成方法 |
| US5656545A (en) * | 1996-02-26 | 1997-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd | Elimination of tungsten dimple for stacked contact or via application |
| US6063707A (en) * | 1996-10-11 | 2000-05-16 | California Institute Of Technology | Selective PVD growth of copper on patterned structures by selectively resputtering and sputtering areas of a substrate |
| US6174806B1 (en) * | 1997-01-28 | 2001-01-16 | Micron Technology, Inc. | High pressure anneals of integrated circuit structures |
| JP4355036B2 (ja) | 1997-03-18 | 2009-10-28 | キヤノンアネルバ株式会社 | イオン化スパッタリング装置 |
| US6284652B1 (en) * | 1998-07-01 | 2001-09-04 | Advanced Technology Materials, Inc. | Adhesion promotion method for electro-chemical copper metallization in IC applications |
| JP4307592B2 (ja) * | 1998-07-07 | 2009-08-05 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子における配線形成方法 |
| JP2000208517A (ja) * | 1999-01-12 | 2000-07-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6135693A (en) * | 1999-03-23 | 2000-10-24 | Pivot Point, Inc. | Bow tie locking cotter |
| US6194307B1 (en) * | 1999-04-26 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Elimination of copper line damages for damascene process |
-
1999
- 1999-05-26 JP JP14612599A patent/JP3358587B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-18 KR KR10-2000-0026648A patent/KR100369481B1/ko not_active IP Right Cessation
- 2000-05-24 TW TW089110102A patent/TW464941B/zh not_active IP Right Cessation
- 2000-05-25 US US09/577,994 patent/US6342447B1/en not_active Expired - Fee Related
- 2000-05-25 CN CNB001077511A patent/CN1154171C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03217020A (ja) * | 1990-01-22 | 1991-09-24 | Sony Corp | 半導体装置の製造方法 |
| JPH0799199A (ja) * | 1993-06-03 | 1995-04-11 | Nec Corp | 半導体装置の製造方法 |
| JPH0918117A (ja) * | 1995-06-30 | 1997-01-17 | Daewoo Electron Co Ltd | 導電体層形成方法 |
| JP2000150522A (ja) * | 1998-01-12 | 2000-05-30 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
| JP2000183064A (ja) * | 1998-12-16 | 2000-06-30 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413794B1 (ko) * | 2001-03-08 | 2003-12-31 | 삼성전자주식회사 | 이종의 희생막 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1154171C (zh) | 2004-06-16 |
| KR20010014932A (ko) | 2001-02-26 |
| JP3358587B2 (ja) | 2002-12-24 |
| TW464941B (en) | 2001-11-21 |
| KR100369481B1 (ko) | 2003-01-29 |
| CN1275802A (zh) | 2000-12-06 |
| US6342447B1 (en) | 2002-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3358587B2 (ja) | 半導体装置の製造方法 | |
| JP2003520448A (ja) | エッチングされた低誘電率材料の孔を封じるための誘電体形成 | |
| JP2002313757A (ja) | 半導体集積回路装置の製造方法 | |
| KR100474857B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
| JPH04321224A (ja) | コンタクトを形成する方法 | |
| US20020182857A1 (en) | Damascene process in intergrated circuit fabrication | |
| JP2001203207A (ja) | 半導体集積回路の製造方法、半導体集積回路 | |
| KR100499557B1 (ko) | 반도체소자의 배선 형성방법 | |
| US6174813B1 (en) | Dual damascene manufacturing process | |
| JPH07263589A (ja) | 多層配線構造およびその製造方法 | |
| US20040245639A1 (en) | Structure for reducing stress-induced voiding in an interconnect of integrated circuits | |
| US5763324A (en) | Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes | |
| JP3231981B2 (ja) | 半導体装置の配線層形成方法 | |
| US6995085B2 (en) | Underlayer protection for the dual damascene etching | |
| KR100452039B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH11284068A (ja) | 半導体装置及びその製造方法 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| KR100545196B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100826784B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| US7820544B2 (en) | Method for forming metal wiring of semiconductor device and a semiconductor device manufactured by the same | |
| JP2001102448A (ja) | 配線の形成方法 | |
| JP2004056096A (ja) | 配線構造の形成方法 | |
| JP2000183166A (ja) | 半導体装置の製造方法 | |
| KR100396687B1 (ko) | 반도채장치의금속배선형성방법 | |
| KR100456420B1 (ko) | 반도체 소자의 구리 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |