JP2725944B2 - 金属層堆積方法 - Google Patents

金属層堆積方法

Info

Publication number
JP2725944B2
JP2725944B2 JP4102200A JP10220092A JP2725944B2 JP 2725944 B2 JP2725944 B2 JP 2725944B2 JP 4102200 A JP4102200 A JP 4102200A JP 10220092 A JP10220092 A JP 10220092A JP 2725944 B2 JP2725944 B2 JP 2725944B2
Authority
JP
Japan
Prior art keywords
collimator
deposition
titanium
titanium nitride
aspect ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4102200A
Other languages
English (en)
Other versions
JPH06140359A (ja
Inventor
ジエームス・ガードナー・リヤン
デビツト・クレイグ・ストリツプ
バーンド・ミツシエル・ボルマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06140359A publication Critical patent/JPH06140359A/ja
Application granted granted Critical
Publication of JP2725944B2 publication Critical patent/JP2725944B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411Constructional aspects of the reactor
    • H01J37/3447Collimators, shutters, apertures
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は金属層堆積方法に関し、
特に集積回路構造の内部接続について、高いアスペクト
比のホール内に導体を形成することに関する。
【0002】
【従来の技術】集積回路構造は一段とコンパクトになつ
て来たので、集積回路の構造部間を低い抵抗の金属で接
続する必要性が増大している。最近になつて、これら内
部結合を与えるために、化学的気相堆積(CVD)した
タングステン、銅又はシリコンによつてドープされた蒸
着アルミニウム、及びチタン又はケイ化コバルトが用い
られてきている。
【0003】これらの金属を低い抵抗率に保持するため
には、接触されるべき金属および導電構造間に所定の種
類のバリア層を含ませる必要がある。このバリア層は金
属および下層構造部間の電気的接続を良好にすると共
に、金属の堆積期間に下層構造部に侵入し得る非導電性
種の拡散を妨げるようにする。例えばCVDタングステ
ンを堆積している間には、六フツ化タングステンの化学
的還元によるフツ素副産物が下層部に浸透して抵抗率特
性を低下させるおそれがある。
【0004】さらに、下層構造部が酸化シリコンのよう
な非活性絶縁体を含む場合には、バリア層は金属および
絶縁体間に一段と大きい接着力を与える。最後に、チタ
ンのようなバリア層は、露出した界面の酸化物およびエ
ツチング後の残留物と化学反応し、これらを露出界面か
ら取り除いて界面部の抵抗を低減させる助けをする。
【0005】当分野において近年使用されている層の1
つはチツ化チタン(TiN)である。一般にチツ化チタ
ンバリア層はチツ素含有雰囲気内にあるチタン供給源か
ら反応性スパツタリングにより、またはチツ化チタン供
給源から直接に形成される。これらの技術を用いた例と
しては、米国特許第 4,783,248号、米国特許第 4,822,7
53号および米国特許第 4,920,073号がある。
【0006】
【発明が解決しようとする課題】従来のスパツタリング
はプレーナ表面に使用されたとき十分な結果を与える。
さらに下層構造部に対して表面安定化層または他の絶縁
層を介して形成されたホール(穴)またはバイアの側壁
および底面を被覆するために用いる際に有用であるが、
有効なのは、ホールの高さに対する幅の比(以下、これ
をホールまたはバイアのアスペクト比と呼ぶ)が1:1
以下の場合である。バイアのアスペクト比が大きくなつ
たときは、従来のスパツタリングでは許容できるような
結果を得ることができない。具体的にいうと、バイアの
壁が低い位置にある露出面に対して影となるので、ホー
ルまたはバイアの底面部分に堆積される量が上部に堆積
される量よりも少なくなる。その結果、上面に堆積され
る材料は影の影響を益々顕著にし、これにより、充填さ
れるべき構造部の上方部分を早めに閉じて下方部分の有
効な充填を妨げる。
【0007】この問題は米国特許第 4,879,907号の第5
図に示されている。スパツタリングされたチツ化チタン
は表面安定化層の上面では 135〔nm〕の厚さになり、コ
ンタクトホールの底面ではわずか40〔nm〕の厚さにな
る。また表面安定化層の上面のチツ化チタンの部分はコ
ンタクトホール内に拡がつてコンタクトホールの上部側
壁上に丸くふくらんだ堆積を形成する。この堆積は、導
体フイルムをコンタクトホールに完全にスパツタリング
又はCVD付着する前にコンタクトホールを閉鎖する傾
向がある。
【0008】上記米国特許第 4,879,709号に開示されて
いる解決方法は、プラズマCVD反応によつてチツ化チ
タンを堆積させるものである。その本来の性質によつ
て、CVDは付着面の形状に沿って一様な厚さに導体層
を付着させる傾向があり、これによりコンタクトホール
の底面における材料の量は上部水平面上の量と同程度に
なる。また、このことは上述の丸くふくらんだ堆積を形
成させないようにする。不都合なのは、四塩化チタンの
ような塩素化チタン種を用いて堆積が行われることであ
る。チタン還元反応の間に塩素化反応生成物がチツ化チ
タン内に組み込まれてチツ化チタンのもつ低い接触抵抗
の利点を大幅に減少させる。また構造体に純粋チタン層
が存在しないことは、酸化物または他の非導電性残留物
がコンタクトホールの底面から除去されないことを意味
している。
【0009】本発明は以上の点を考慮してなされたもの
で、本発明の目的は高いアスペクト比を有するホールま
たはバイア内に導電性材料の層を形成することがある。
本発明の他の目的は、高い導電率、低い不純物濃度、高
いゲツタリング特性および規則的な表面構造を与えるバ
リア層材料を、これらの特性を実質上劣化させるような
反応生成物を導入することなく、堆積させる方法を提供
することである。
【0010】本発明のさらに他の目的は、接触抵抗およ
び堆積された材料もしくは下部層または構造の他の特性
を実質的に劣化させるような反応副産物を導入すること
なく、高いアスペクト比を有するホールの底面の堆積量
を増大させるように耐火性金属層を堆積させる方法を提
供することである。
【0011】
【課題を解決するための手段】かかる課題を解決するた
め、本発明は、1:1またはそれ以上のアスペクト比を
有する少なくとも1つのホールを有する基板上に耐火性
金属をスパツタリングより堆積する際に、0.7〜3
[mTorr]のスパツタリング圧力で前記耐火性金属をス
パツタリングし、スパツタリングされた上記耐火性金属
を、1:1またはそれ以上のアスペクト比の開口を有す
るコリメータを通して上記基板に堆積させ、かつ前記堆
積の期間中前記基板を150[℃]以上に加熱して、前
記コリメータの開口のアスペクト比および前記基板の温
度に依存した、前記ホールの底面の堆積厚さ/前記基板
の上面の堆積厚さ比で前記耐火性金属を堆積させるよう
にしたものである。
【0012】
【作用】0.7〜3[mTorr]のスパツタリング圧力で
耐火性金属をスパツタリングし、スパツタリングされた
耐火性金属を、1:1またはそれ以上のアスペクト比の
開口を有するコリメータを通して基板に堆積させ、かつ
堆積の期間中基板を150[℃]以上に加熱することに
より、ホール底面の材料堆積量を効果的に増大させるこ
とができる。本発明の条件でスパツタリングを行なうこ
とにより、コリメータ開口のアスペクト比および基板温
度に依存した、ホール底面の堆積厚さ/基板上面の堆積
厚さ比を得ることができる。この堆積厚さ比は、基板温
度が高くなった時、またコリメータ開口のアスペクト比
が大きくなった時、増大する。低いスパツタリング圧力
を使用することにより、コリメータを通過したスパツタ
原子が不活性ガス原子によって散乱されるのを最小に
し、したがってコリメータによってほぼ垂直方向に指向
されたスパッタ原子を堆積のために有効に使用して堆積
効率を高めることができる。この方法で得られる材料
は、良好な抵抗率および他の好ましい特性を有し、しか
もこれらの特性を劣化させるような副産物を導入するこ
となく形成できる。
【0013】
【0014】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【0015】図1には、拡散領域20を有する基板10
が示されており、本発明による導電体層40が表面安定
化層30内のコンタクトホールまたはバイア50を通じ
て堆積される。表面層30はホウリン酸ケイ酸塩ガラス
(borophosphosilicate glass,BPSG)またはリンケ
イ酸塩ガラス(phosphosilicate glass,PSG)であ
り、ほぼ11〔kÅ〕の厚さHで堆積されている。コンタ
クトホール50はBPSGまたはPSG30を通つて形
成されており、拡散領域20を露出させる。コンタクト
ホール50の幅Wはほぼ5000〔Å〕であり、拡散コンタ
クトホールのアスペクト比H:Wは2:1の割合にな
る。
【0016】本発明において層40はコリメータ60を
通してスパツタターゲツト70から反応性スパツタリン
グによつて形成される。コリメータ60はコンタクトホ
ールに対して垂直な面に配置される。コリメータ60は
隣接した開口列を有し、この開口列は以下に述べるスパ
ツタリング条件下において溶融したり変形したりしない
ような1〔cm〕の厚いスチール板または他の材料によつ
て形成されている。
【0017】開口は蜂の巣状のパターンに配列されてい
る。スパツタリングされる材料を堆積させるためにコリ
メータを使用する例は、エス・エム・ロスナゲル等によ
る論文「リフトオフ・マグネトロン・スパツタ堆積」、
アメリカン・バキユーム・ソサイアテイー、第36回ナシ
ヨナルシンポジウム、ボストン、マサチユーセツツ州、
1989年10月23日〜27日、最終プログラム、第 286頁(側
壁の堆積を除くためにリフトオフ構造上に銅を堆積する
技術)に示され、この例では、銅が堆積されている。ま
た、米国特許第 4,824,544号も参照されたい。
【0018】コリメータ60の効果はスパツタリング種
の通過経路を、基板表面において垂直に近い入射角度に
制限することである。垂直に近い角度以外の種はコリメ
ータ60の表面またはコリメータ開口の内部に堆積す
る。このことは図1において線SA〜SEによつて示さ
れており、線SA〜SEはターゲツト70からの原子の
スパツタ経路を表している。ここで注意すべきは、経路
SA、SBおよびSEを通るスパツタ原子はコリメータ
60の開口を通過して基板上に堆積することである。垂
直以外の入射角に変化した経路SCおよびSDに沿う原
子はコリメータ60を通過できない。
【0019】一般に、コリメータ60を介してスパツタ
リングをすることにより、コンタクトホール50の底面
にある層40の部分40Cの厚さは、コリメータ60を
使用しないで得た場合よりも表面層30の上面上にある
部分40Aの厚さに対して高い比率になる。また以下に
詳しく述べるように、結果のフイルムは従来のスパツタ
リングを用いた場合に得られる特性よりも優れた構造、
接触抵抗及び他の特性を呈する。最後に、コンタクトホ
ール50の側壁上に堆積された材料40Bはかなり均一
な厚さをもつており、従来のスパツタリング技術を用い
て堆積させた場合のように、コンタクトホール50の側
壁の上方部分には形成されないことに注意されたい。
【0020】スパツタリングされたチタン、チツ化チタ
ンおよびスパツタリングされたチタン/チツ化チタンの
2層構造を使つて実行された種々の実験結果を以下に述
べる。
【0021】(1)スパツタリングされたチツ化チタン 一群の実験において、チツ化チタンのブランケツト層が
スパツタリングによつてN2雰囲気内で 150〔℃〕でシ
リコン酸化物上に堆積され、この場合コリメータを使つ
たことだけが変更した点である。フイルム内の深さ方向
の酸素濃度プロファイルを化学分析用電子スペクトロス
コピー(ESCA)を用いて測定した。コリメータを通
つてスパツタリングされたチツ化チタン(TiN)はほ
ぼ30〔%〕の表面酸素含有量を有する。これは堆積ユニ
ツトからサンプルを除去したときの雰囲気酸素の初期吸
着作用に基づくものであつた。酸素百分率はチツ化チタ
ンの厚さの最初の10分の1以内の厚さで1〔%〕以下に
低下し、フイルムの残る部分を通してその値のままであ
つた。コリメータ60を用いずにスパツタリングされた
チツ化チタン層の場合は、同じ30〔%〕の位置から出発
した酸素含有量は、コリメータ60を通したチツ化チタ
ンで1〔%〕以下に低下したのと同じ10分の1の厚さで
ほぼ6〜8〔%〕に減少した。さらにコリメートスパツ
タリングを用いないチツ化チタンは、全体を通して3〜
6〔%〕程度の酸素含有量をもつていた。その結果は、
コリメーシヨンを使つて堆積したフイルムがコリメーシ
ヨンを使わないで堆積したフイルムよりも、稠密であ
り、堆積後の酸素汚染に対して浸透性が少ないことを表
わしている。酸素含有量が少ないと、フイルムの電気的
抵抗率及び接着特性を低下させるようなチタン酸化物の
形成が最小になるので、酸素含有量が低いことは重要で
あるということに注意されたい。
【0022】この改良は、コリメートした堆積とコリメ
ートしない堆積との容積(バルク)抵抗率を測定した他
の一連の実験において確認された。図2は直径 125又は
200〔mm〕のシリコンウエハ上に形成された所与の厚さ
のチツ化チタン層について、上述の堆積温度および雰囲
気(「Ar/N2」として表わされている等量のアルゴ
ンおよびチツ素混合ガス雰囲気、およびこれに代えて
「N2」として表わされている純粋チツ素雰囲気)にお
ける結果を表として示している。「中央部」および「縁
部」の表示は読み取りがなされたウエハの部分(縁部に
対して中心部)を示している。ウエハが 125〔mm〕であ
るか 200〔mm〕であるかどうかは実験結果に影響しな
い。実験結果は、コリメーシヨンが容積抵抗率を少なく
とも3倍だけ低下させることを示している。N2雰囲気
中で 150〔℃〕でチツ化チタン層を堆積し、ウエハの縁
部で測定した場合、容積抵抗率は、コリメーション不使
用時に 305〔μohm-cm〕であるのに対して、コリメーシ
ョン使用時は 102〔μohm-cm〕であり、N2雰囲気中で
150[℃〕でチツ化チタン層を堆積し、ウエハの中心部
で測定した場合、容積抵抗率は、コリメーション不使用
時に1180〔μohm-cm〕であるのに対して、コリメーショ
ン使用時は 124〔μohm-cm〕であり、N2雰囲気中で 1
50〔℃〕でチツ化チタン層を堆積し、ウエハの中心部で
測定した場合、容積抵抗率は、コリメーション不使用時
に 640〔μohm-cm〕であるのに対して、コリメーション
使用時は 90〔μohm-cm〕(6分の1程度に減少)であ
つた。
【0023】容積抵抗率におけるこの大きな減少は、酸
素含有量が少ないということによつて妥当に説明できる
値よりも大きく、フイルムがより高密度な微小構造を有
する(すなわち、非導電性のボイドが少ない)ことに基
づく。。
【0024】他の実験群においては、再びコリメーシヨ
ンだけを変更したスパツタリング技術によつてチッ化チ
タンを堆積し、フイルムを分割し、SEMマイクログラ
フによつて分析した。一般に、コリメートされたチツ化
チタンは、コリメーシヨンせずにスパツタリングされた
チツ化チタンよりも粒子間ボイド(空隙)が少なく、非
常に密度の高い構造を呈することが分つた。さらにフイ
ルムは高度に円柱状の結晶粒構造を有する。この高密度
構造は上述した容積抵抗率の減少に重要な役割を果た
し、さらに粒子間ボイドの減少はフイルム内に侵入する
酸素を低減させると共に、CVD処理の反応性副産物に
より一層浸透阻止性が高いバリアを与える。
【0025】(2)スパツタリングされたチタン 同じような結果がコリメータを使用して堆積されたチタ
ンについて得られた。すなわち、コリメートされたチタ
ンは、一段と低い酸素不純物濃度、一段と低い容積抵抗
率、および一段と規則性が高い構造を呈する傾向を示し
た。
【0026】新たに加えられた実験は、コンタクトホー
ルの底面にある材料の量の増大を示している。図3は、
ほぼ2:1のアスペクト比を有するコンタクトホールの
底面にあるチタンの厚さと、表面層30の上面における
チタンの厚さとの比の百分率[%]を、約0.6〜約
2.3[mTorr]の範囲のスパツタリング圧力に対して
プロツトしたものである。注意すべきは、コリメータを
用いない場合のコンタクトホールの底面のフイルムの厚
さが、実験されたスパツタリング圧力の全範囲にわたっ
て、表面層の上面における層の厚さのほぼ5〔%〕だけ
であつたことである。
【0027】厚さの比は、コリメータが使用されたと
き、堆積温度が上昇されたとき、およびコリメータの開
口のアスペクト比が増大されたとき、増大することに注
目されたい。
【0028】チタンの堆積処理が実行される温度は底面
におけるフイルムの厚さについて大きな役割を果たす。
1:1のコリメータ開口アスペクト比において、堆積温
度が150〔℃〕から 500〔℃〕に上昇すると、7〔%〕
だけ堆積が増大する。2:1のコリメータ開口アスペク
ト比の場合、 150〔℃〕から 500〔℃〕に温度が上昇す
ると、低いスパツタリング圧力においてフイルムの厚さ
が2倍になり、高いスパツタリング圧力においては10
〔%〕だけ厚さ比が増大する。この現象はコリメータを
使用しないチタンスパツタリングの場合には観測され
ず、温度を上昇させてもコンタクトホールの底面のフイ
ルム厚さを数〔%〕以上増加させることはできなかつ
た。この現象は、コリメータを用いない場合のチツ化チ
タンについても観測されず、高い温度でチツ化チタンの
堆積を実行してもコンタクトホールの底面上のフイルム
の厚さを数〔%〕以上増大することはなかった。
【0029】コリメータの開口のアスペクト比を増大さ
せることと、コンタクトホールの底面と上面との堆積厚
さ比を増大させることとの間には直接的な関係がある。
温度に基づく変化を省略し(すなわち、図3に示す 150
〔℃〕堆積だけを考える)、かつ 0.9〔mTorr 〕のスパ
ツタリング圧力におけるデータを見ると、底面と上面の
堆積厚さ比[%]はコリメータを用いない場合約4
〔%〕であり、これに対して、1:1のアスペクト比の
コリメータを用いた場合11〔%〕であり、2:1のアス
ペクト比のコリメータを用いた場合17〔%〕であり、コ
リメートしない場合よりも4倍大きいであることが分か
る。このように、底面と上面の堆積厚さ比は、スパツタ
リング時の基板温度が高くなると、またコリメータ開口
のアスペクト比が大きくなると、増大することがわか
る。スパツタリング圧力は、後述するようにガス散乱を
考慮すると、3[mTorr]以下、一般には約0.7〜3
[mTorr]が使用可能であるが、堆積厚さ比の改善を考
慮すると、図3から明らかなように、0.9[mTorr]
付近が最も効果的である。低いスパツタリング圧力を使
用することにより、コリメータを通過したスパツタ原子
が不活性ガス原子によって散乱されるのを最小にし、し
たがってコリメータによってほぼ垂直方向に指向された
スパッタ原子を堆積のために有効に使用して堆積効率を
高めることができる。
【0030】スパツタリングされたチタンはN2雰囲気
又はN2/Ar雰囲気において同様に振る舞うから、チ
ツ化チタンについても同様の結果が期待される。
【0031】発明者は、コリメータ開口のアスペクト比
が増大すると、単位時間に堆積する材料の量がほぼ1/
4に減少することを見出だした。図4に示すように、堆
積速度は1:1のコリメータが使用された場合顕著に減
少し、1:1コリメータから2:1コリメータでは約1
/4に減少する。図1を参照して、コリメータのアスペ
クト比が増大すると、経路SCを通るスパツタ原子の割
合が増加し、堆積のために利用される原子が減少する。
同時に、コリメータを通つて堆積される原子はコンタク
トホールの面に対して一層低い入射角をもつ。換言すれ
ば、SB、SEのような経路を通る原子の割合が増大
し、かくしてコンタクトホールの底面に堆積する原子の
割合を増大させる。
【0032】また発明者は、コンタクトホール底面の堆
積の増大は、小さなアスペクト比を有するコンタクトホ
ールに当てはまらないことを見出した。2:1コリメー
タは、小さなアスペクト比のコンタクトホールの場合、
1:1コリメータで得られる結果以上の好結果を与えな
かった。かくして、発明者は、コリメータ開口のアスペ
クト比がコンタクトホールのアスペクト比より大きくな
い場合、コンタクトホールの底面における堆積速度と、
堆積厚さ比との間で最適なトレードオフが得られると考
える。また、アスペクト比が高いホールの底面における
増大した堆積は、ケイ化チタンの電極の抵抗を低減する
ことが見出だされた。0.8〔μm〕の深さのホールにコ
リメータ(アスペクト比 1.5:1)を用いて堆積したチ
タンは、コリメータを用いない場合と比較して、ケイ化
物の最終抵抗を大きく低減し、コリメータ開口のアスペ
クト比と共に、抵抗が減少し安定性が増大した。
【0033】(3)スパツタリングされたチタン/チツ
化チタンの二重層 上述したチタンおよびチツ化チタンについての結果は、
組み合わさって相乗効果を与えるようである。実験は、
600〔Å〕のチタン及び 400〔Å〕のチツ化チタンを、
2:1およびそれ以上のアスペクト比を有するコンタク
トホールを介して次々とスパツタリングして、分離した
NおよびP拡散領域にコンタクトを形成するように実行
された。コンタクトホールは次にブランケツトCVDタ
ングステンによつて充填され、タングステンスタツドが
標準の平坦化処理によつて形成され、充填されたコンタ
クトがアルミニウム配線レベルによつて相互接続され
た。コリメートされないチタン/チツ化チタンの場合、
コンタクト当たりの平均接触抵抗はN+コンタクトでは
71〔Ω/コンタクト〕であり、P+コンタクトでは 138
〔Ω/コンタクト〕であつた。コリメートされたチタン
/チツ化チタンの場合、接触抵抗はN+及びP+コンタ
クトの両方についてほぼ1〔Ω/コンタクト〕であつ
た。この場合も、コリメータを介してなされるスパツタ
リングは、コリメートされない堆積と比較して、接触抵
抗を大きく低減させる。この接触抵抗における低減はコ
ンタクトの底面に堆積された付加的なチタンの反応に起
因すると考えられる。これに加えて、コリメートされた
チツ化チタンのバリアフイルムは本質的に一段と高い密
度をもつため、CVDタングステン堆積の期間にチタン
の下方および内部へのフツ素の侵入を防止する。
【0034】コリメートされたスパツタリングを用いて
得られた種々の実験結果を述べたので、次にスパツタリ
ング処理それ自身の特徴について述べる。大体の処理は
従来のスパツタリング方法と同様である。アルゴンのよ
うな不活性な原子のガスプラズマを発生させ、アルゴン
イオンをカソードターゲツトに衝突させて、電気的に分
離された基板上に堆積されるターゲット原子を追い出
す。チツ化チタンの場合、良好な処理制御は、システム
からアルゴンを除去してN2ガスを用い、そしてN2ガ
スを、衝突源、ならびにチタン原子と反応してチツ化チ
タンの堆積を形成する再結合種として使用することによ
り実現される。
【0035】プラズマ(動作)ガス原子(例えばAr)
は、スパツタリングされた原子がコリメータを通過した
後、これらのスパツタリングされた原子にぶつかって飛
行方向を変化させ、スパツタリングされた原子を散乱さ
せる可能性がある。従つて、コリメータを通して堆積す
る時は、散乱を少なくするために低い動作ガス圧力(1.
0〔mTorr 〕以下)を用いることが重要である。また動
作ガスの組成も散乱に影響する。アルゴンガスは例えば
チツ素のような軽い動作ガスを用いる場合よりも大きい
偏向をスパツタされた原子に生じさせる傾向がある。純
粋チツ素はコリメータを用いてチツ化チタンを堆積する
のに好適な動作ガスである。純粋なチツ素を用いること
は、コリメーシヨンによつて要求される低い圧力におい
ても、十分なチツ素がチツ化チタンを形成するために存
在することを保証する。ここでのトレードオフは、軽い
N2原子がスパツタ源からチタン原子を追い出すのに効
率的でないため、カソード電源を通常のアルゴン雰囲気
に対する3〜6〔kW〕からN2雰囲気の6〜9〔k
W〕にまで増大させる必要があるということである。
【0036】これらのチツ化チタン堆積を用いた実験
は、いかにしてガス散乱を最小にするかという点に関し
ていくつかの結論を与える。1つ結論は、チタンをスパ
ツタリングするときでも軽い不活性原子を使用すること
である。もう1つの結論は、アルゴンが不活性スパツタ
リング種として使用された場合でも、低いスパツタリン
グ圧力(従来の3〜4〔mTorr 〕以下、一般に 1.0〔mT
orr 〕以下の範囲)を用いることである。
【0037】(4)実施例 本発明の種々の特徴を一般的に述べたが、次に図1に示
したコンタクトホールを充填する特定の実施例を述べ
る。拡散領域20および表面安定化層30は従来の技術
を用いて画定され堆積される。続いてフオトレジストマ
スクが表面層30上に形成されてコンタクトホール50
を画定し、コンタクトホールはCF4+O2雰囲気内に
おいて反応性イオン技術を用いてエツチングされる。フ
オトレジストマスクはかなり厚く、したがってエツチン
グ処理の終了時にもレジストイメージが所定の位置に残
る。
【0038】次に 600〔Å〕のチタンおよび 400〔Å〕
のチツ化チタンが1:1コリメータを介して 0.7〜 1.0
〔mTorr 〕の圧力で堆積される。チタンの堆積処理の間
基板温度は 450〔℃〕に保持され、アルゴンが不活性衝
突イオンとして用いられる。チツ化チタンの堆積処理の
間に、雰囲気がN2に切り換えられる。結果の複合フイ
ルムは、部分40Aの厚さの約25〔%〕である 260
〔Å〕程度の厚さの部分40Cを有する。さらに複合フ
イルムの側壁部分40Bはコンタクトホールの側壁全体
に沿つてほぼ均一な厚さをもち、続いて付着されるフイ
ルムの接着力を高める。前述したように、結果のフイル
ムは、コリメーシヨンなしに堆積された同様のフイルム
と比較して、低い容積抵抗率、低い接触抵抗、低い酸素
濃度および増強された表面構造を与える。またコリメー
トされたチツ化チタンはコンタクトホールの底面の下層
フイルムのフツ素汚染に対して改善されたバリアを提供
する。下層チタンフイルムおよびケイ化物のフツ素汚染
は、CVDタングステンの接着力の損失および高い接触
抵抗を含む多数のメカニズムによつて欠陥を生じさせ
る。いくつかのアプリケーシヨンのためには、N2雰囲
気中で 500〜 600〔℃〕でアニール処理をし、残ってい
るチタン側壁成分をチツ化チタンへ完全に変換すること
により、層のフツ素バリア特性さらに増強することがで
きる。
【0039】種々の変形が本発明の精神及び範囲を逸脱
することなく、上述の構成および教示に対してなされ得
る。例えば本発明をチタン及びチツ化チタンに関連して
述べたが、これはスパツタリング、あるいは反応性スパ
ツタリング、または蒸着によって付着される他のバリア
材料、例えばクローム、タングステンおよびTiWのよ
うな材料と結合されて実現されても良く、またタングス
テンおよびアルミニウムのような材料を用いて高いアス
ペクト比のホールを充填するために用いられる。さらに
本発明は特定のコンタクト実施例を例示したが、高いア
スペクト比のホールまたはバイアが被覆されまたは充填
される場合のような応用範囲に広く適用し得る。最後
に、上述した特定の時間、温度、圧力、雰囲気などは、
与えられた応用例に対して最適化され得る。
【0040】
【発明の効果】上述のように本発明によれば、スパツタ
リング原子供給源とスパツタリング対象となるホールと
の間にコリメータを介挿し、所定のスッタリング圧力を
用いることにより、ホールのアスペクト比および基板温
度に応じて、ホール底面の堆積厚さを増し、しかも低い
容積抵抗率、低い不純物濃度および高い規則性をもつ構
造を呈する耐火性金属層の堆積を容易に実現することが
できる。
【図面の簡単な説明】
【図1】図1はコリメータを介して堆積することにより
形成された本発明の導電性材料を有する集積回路を示す
断面図である。
【図2】図2は本発明の教示により形成されたチツ化チ
タン層の容積抵抗率を示す図表である。
【図3】図3は本発明の教示によりスパツタ圧力に対す
る高いアスペクト比のバイアの底部にあるチタンの厚さ
を示す曲線図である。
【図4】図4はコリメーシヨンアスペクト比の機能とし
てチタンニウムの堆積速度を示す棒グラフである。
【符号の説明】
10……基板、20……拡散領域、30……表面処理
層、40……導電体層、50……コンタクトホール、6
0……コリメータ、70……スパツタターゲツト。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デビツト・クレイグ・ストリツプ アメリカ合衆国、バーモント州05677、 ウオーターバリー・センター、スプルー ス・グローブ・エステイツ(番地なし) (72)発明者 バーンド・ミツシエル・ボルマー アメリカ合衆国、ニユーヨーク州12590、 ワツピンガーズ・フオールズ、マイヤー ズ・コーナー・ロード 295番地 (56)参考文献 特開 昭62−7855(JP,A) 特開 平2−178923(JP,A) 特開 平1−123064(JP,A)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】1:1またはそれ以上のアスペクト比を有
    する少なくとも1つのホールを有する基板上に耐火性金
    属をスパツタリングにより堆積する方法において、 0.7〜3[mTorr]のスパツタリング圧力で前記耐火
    性金属をスパツタリングし、スパツタリングされた上記
    耐火性金属を、1:1またはそれ以上のアスペクト比の
    開口を有するコリメータを通して上記基板に堆積させ、
    かつ前記堆積の期間中前記基板を150[℃]以上に加
    熱して、前記コリメータの開口のアスペクト比および前
    記基板の温度に依存した、前記ホールの底面の堆積厚さ
    /前記基板の上面の堆積厚さ比で前記耐火性金属を堆積
    させることを特徴とする金属層堆積方法。
  2. 【請求項2】前記耐火性金属が、チタンおよびチツ化チ
    タンから選ばれた物質であり、前記基板が堆積の期間中
    に450〜500[℃]の温度に加熱されることを特徴
    とする請求項1に記載の金属層堆積方法。
JP4102200A 1991-04-19 1992-03-26 金属層堆積方法 Expired - Fee Related JP2725944B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68802091A 1991-04-19 1991-04-19
US07/688020 1991-04-19

Publications (2)

Publication Number Publication Date
JPH06140359A JPH06140359A (ja) 1994-05-20
JP2725944B2 true JP2725944B2 (ja) 1998-03-11

Family

ID=24762785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4102200A Expired - Fee Related JP2725944B2 (ja) 1991-04-19 1992-03-26 金属層堆積方法

Country Status (5)

Country Link
US (1) US5529670A (ja)
EP (1) EP0512296B1 (ja)
JP (1) JP2725944B2 (ja)
DE (1) DE69217702T2 (ja)
IE (1) IE80715B1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521106B1 (en) 1990-01-29 2003-02-18 Novellus Systems, Inc. Collimated deposition apparatus
CA2111536A1 (en) * 1992-12-16 1994-06-17 Geri M. Actor Collimated deposition apparatus
US5362372A (en) * 1993-06-11 1994-11-08 Applied Materials, Inc. Self cleaning collimator
JPH0718423A (ja) * 1993-07-06 1995-01-20 Japan Energy Corp 薄膜形成装置
US5356836A (en) * 1993-08-19 1994-10-18 Industrial Technology Research Institute Aluminum plug process
JP3398452B2 (ja) * 1994-01-19 2003-04-21 株式会社ソニー・ディスクテクノロジー スパッタリング装置
JP2689931B2 (ja) * 1994-12-29 1997-12-10 日本電気株式会社 スパッタ方法
US5757879A (en) * 1995-06-07 1998-05-26 International Business Machines Corporation Tungsten absorber for x-ray mask
JPH0936228A (ja) * 1995-07-21 1997-02-07 Sony Corp 配線形成方法
JPH09102541A (ja) * 1995-10-05 1997-04-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE19621855C2 (de) * 1996-05-31 2003-03-27 Univ Dresden Tech Verfahren zur Herstellung von Metallisierungen auf Halbleiterkörpern unter Verwendung eines gepulsten Vakuumbogenverdampfers
US5801096A (en) * 1996-06-03 1998-09-01 Taiwan Semiconductor Manufacturing Company Ltd. Self-aligned tungsen etch back process to minimize seams in tungsten plugs
JP2894279B2 (ja) * 1996-06-10 1999-05-24 日本電気株式会社 金属薄膜形成方法
JPH1012729A (ja) * 1996-06-27 1998-01-16 Nec Corp 半導体装置の製造方法
KR100206938B1 (ko) * 1996-09-19 1999-07-01 구본준 반도체 제조장치 및 이를 이용한 반도체 소자의 배선 형성방법
US5783282A (en) 1996-10-07 1998-07-21 Micron Technology, Inc. Resputtering to achieve better step coverage of contact holes
JPH10237662A (ja) * 1996-12-24 1998-09-08 Sony Corp 金属膜のプラズマcvd方法、および金属窒化物膜の形成方法ならびに半導体装置
GB9701114D0 (en) * 1997-01-20 1997-03-12 Coherent Optics Europ Ltd Three-dimensional masking method for control of optical coating thickness
US6168832B1 (en) 1997-01-20 2001-01-02 Coherent, Inc. Three-dimensional masking method for control of coating thickness
US6605197B1 (en) * 1997-05-13 2003-08-12 Applied Materials, Inc. Method of sputtering copper to fill trenches and vias
US6045634A (en) * 1997-08-14 2000-04-04 Praxair S. T. Technology, Inc. High purity titanium sputtering target and method of making
US6277737B1 (en) * 1998-09-02 2001-08-21 Micron Technology, Inc. Semiconductor processing methods and integrated circuitry
JP3358587B2 (ja) 1999-05-26 2002-12-24 日本電気株式会社 半導体装置の製造方法
GB2357371B (en) * 1999-11-04 2004-02-11 Trikon Holdings Ltd A method of forming a barrier layer
JP2002069634A (ja) * 2000-08-29 2002-03-08 Canon Inc 薄膜作製方法および薄膜作製装置
JP2002217292A (ja) 2001-01-23 2002-08-02 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
US7355687B2 (en) * 2003-02-20 2008-04-08 Hunter Engineering Company Method and apparatus for vehicle service system with imaging components
US7070697B2 (en) * 2003-04-14 2006-07-04 Hitachi Global Storage Technologies Netherlands B.V. Methods of making a read sensor with use of a barrier structure for depositing materials
US7244474B2 (en) * 2004-03-26 2007-07-17 Applied Materials, Inc. Chemical vapor deposition plasma process using an ion shower grid
US20050211546A1 (en) * 2004-03-26 2005-09-29 Applied Materials, Inc. Reactive sputter deposition plasma process using an ion shower grid
US7291360B2 (en) * 2004-03-26 2007-11-06 Applied Materials, Inc. Chemical vapor deposition plasma process using plural ion shower grids
US20050211547A1 (en) * 2004-03-26 2005-09-29 Applied Materials, Inc. Reactive sputter deposition plasma reactor and process using plural ion shower grids
US7695590B2 (en) 2004-03-26 2010-04-13 Applied Materials, Inc. Chemical vapor deposition plasma reactor having plural ion shower grids
US8058156B2 (en) * 2004-07-20 2011-11-15 Applied Materials, Inc. Plasma immersion ion implantation reactor having multiple ion shower grids
US7767561B2 (en) * 2004-07-20 2010-08-03 Applied Materials, Inc. Plasma immersion ion implantation reactor having an ion shower grid
US7407875B2 (en) * 2006-09-06 2008-08-05 International Business Machines Corporation Low resistance contact structure and fabrication thereof
JP2007295004A (ja) * 2007-07-27 2007-11-08 Toshiba Corp 半導体装置の製造方法
JP5145000B2 (ja) * 2007-09-28 2013-02-13 株式会社フジクラ 貫通配線基板、半導体パッケージ及び貫通配線基板の製造方法
JP2009182140A (ja) * 2008-01-30 2009-08-13 Tokyo Electron Ltd 薄膜の形成方法、プラズマ成膜装置及び記憶媒体
TW201005109A (en) * 2008-07-25 2010-02-01 Inotera Memories Inc Method for changing physical vapor deposition film form

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293374A (en) * 1980-03-10 1981-10-06 International Business Machines Corporation High aspect ratio, high resolution mask fabrication
KR900001825B1 (ko) * 1984-11-14 1990-03-24 가부시끼가이샤 히다찌세이사꾸쇼 성막 지향성을 고려한 스퍼터링장치
FR2583220B1 (fr) * 1985-06-11 1987-08-07 Thomson Csf Procede de realisation d'au moins deux metallisations d'un composant semi-conducteur, recouvertes d'une couche de dielectrique et composant obtenu par ce dielectrique
JPS627855A (ja) * 1985-07-05 1987-01-14 Hitachi Ltd スパツタリング装置
JPS6217173A (ja) * 1985-07-15 1987-01-26 Ulvac Corp 平板マグネトロンスパツタ装置
JPH084088B2 (ja) * 1986-02-27 1996-01-17 工業技術院長 薄膜形成方法
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
US4783248A (en) * 1987-02-10 1988-11-08 Siemens Aktiengesellschaft Method for the production of a titanium/titanium nitride double layer
JPH0660391B2 (ja) * 1987-06-11 1994-08-10 日電アネルバ株式会社 スパッタリング装置
US4824544A (en) * 1987-10-29 1989-04-25 International Business Machines Corporation Large area cathode lift-off sputter deposition device
JP2776826B2 (ja) * 1988-04-15 1998-07-16 株式会社日立製作所 半導体装置およびその製造方法
US4822753A (en) * 1988-05-09 1989-04-18 Motorola, Inc. Method for making a w/tin contact
JPH02178923A (ja) * 1988-12-29 1990-07-11 Fujitsu Ltd 半導体装置の製造方法
US4920073A (en) * 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US4994162A (en) * 1989-09-29 1991-02-19 Materials Research Corporation Planarization method
US5026470A (en) * 1989-12-19 1991-06-25 International Business Machines Sputtering apparatus
DE69129081T2 (de) * 1990-01-29 1998-07-02 Varian Associates Gerät und Verfahren zur Niederschlagung durch einen Kollimator
US5008217A (en) * 1990-06-08 1991-04-16 At&T Bell Laboratories Process for fabricating integrated circuits having shallow junctions

Also Published As

Publication number Publication date
EP0512296A1 (en) 1992-11-11
IE80715B1 (en) 1998-12-30
EP0512296B1 (en) 1997-03-05
JPH06140359A (ja) 1994-05-20
IE921253A1 (en) 1992-10-21
DE69217702D1 (de) 1997-04-10
US5529670A (en) 1996-06-25
DE69217702T2 (de) 1997-10-23

Similar Documents

Publication Publication Date Title
JP2725944B2 (ja) 金属層堆積方法
CA2061119C (en) Method of depositing conductors in high aspect ratio apertures
US7026238B2 (en) Reliability barrier integration for Cu application
KR100365643B1 (ko) 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체
US5081064A (en) Method of forming electrical contact between interconnection layers located at different layer levels
US20010047932A1 (en) Staged aluminum deposition process for filling vias
JPH10321560A (ja) アルミニウムプラグのための、シリコンドープされたチタニウムのウエッティング層
JPH0653163A (ja) 集積回路障壁構造体とその製法
JPH08260131A (ja) 金属導体と他の金属との間の反応を最小化する方法
US6448657B1 (en) Structure for reducing junction spiking through a wall surface of an overetched contact via
US20020093101A1 (en) Method of metallization using a nickel-vanadium layer
US20040127014A1 (en) Method of improving a barrier layer in a via or contact opening
JP3315211B2 (ja) 電子部品
KR19990013553A (ko) 반도체 디바이스 및 반도체 디바이스 제조 공정
US6245668B1 (en) Sputtered tungsten diffusion barrier for improved interconnect robustness
US20030214039A1 (en) Method for fabricating semiconductor device having tertiary diffusion barrier layer for copper line
US6107195A (en) Method for depositing a low-resistivity titanium-oxynitride (TiON) film that provides for good texture of a subsequently deposited conductor layer
KR100250455B1 (ko) 구리 박막을 이용한 반도체 소자의 금속 배선 형성 방법
US7524749B2 (en) Metallization method of semiconductor device
JP3607515B2 (ja) 半導体装置およびその製造方法
KR100574922B1 (ko) 반도체장치의 다층배선구조 및 그 제조방법
JP3288010B2 (ja) 半導体素子の金属配線形成方法
JPH05299376A (ja) 半導体装置の製造方法
JPH0941133A (ja) 金属化合物膜の成膜方法およびそれに用いる成膜装置
JP2003197743A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees