JPH05299376A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05299376A
JPH05299376A JP9804392A JP9804392A JPH05299376A JP H05299376 A JPH05299376 A JP H05299376A JP 9804392 A JP9804392 A JP 9804392A JP 9804392 A JP9804392 A JP 9804392A JP H05299376 A JPH05299376 A JP H05299376A
Authority
JP
Japan
Prior art keywords
metal layer
tin
forming
reaction gas
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9804392A
Other languages
English (en)
Inventor
Keiichi Hashimoto
圭市 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9804392A priority Critical patent/JPH05299376A/ja
Publication of JPH05299376A publication Critical patent/JPH05299376A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は、半導体装置における金属の3層構
造から成る電極部(配線など含む)の形成方法に関する
もので、特に第2層の金属層(実施例ではTiN)を形
成する際、ターゲット表面が反応ガス(実施例では
2 )で化合されることを除去するとともに、スループ
ットを向上させることを目的とするものである。 【構成】 前記目的のため本発明は、第1の金属層(実
施例ではTi)1を形成した後、同一チャンバー内で反
応ガス(実施例ではN2 )の分圧を低く(反応ガスでタ
ーゲットが窒化されない程度)した上、基板に負のバイ
アスを与えて前記反応ガスの化合物としての第2の金属
層(実施例ではTiN)2を形成するようにしたもので
ある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置における
電極部(配線、スルーホールコンタクトなどを含む)と
して、特に3種の金属による積層構造とする形成方法に
関するものである。
【0002】
【従来の技術】従来、半導体装置である超LSIの電極
部のメタル構造は図1に示すような3層構造となってい
る。つまり、拡散防止又は固相エピ防止膜(バリアメタ
ル)2として耐熱性に優れた金属の一つのTiNを用い
るが、単独で用いると拡散層4との接触抵抗が高くなっ
てしまうためTi膜1(これも金属)を敷いた構造が用
いられる。
【0003】即ち、半導体基板5上に、コンタクトホー
ル6の開孔部が形成された絶縁膜(BPSGなど)を設
け、その上に前述したTi膜1,TiN膜2を積層し、
さらにその上に配線として一般にAl合金(例えばAl
SiCu)3を形成する。
【0004】尚、このTi/TiNの積層構造1、2は
配線部でも残され、AlSiCu3配線の補強にもな
る。
【0005】この3層積層構造の形成方法の手順を図3
に示す。
【0006】各メタル材料は独立したチャンバーを備え
たマルチチャンバースパッタ装置によって成膜される。
この時、2通りの方法があげられる。
【0007】その1つは図3(a)に示すようにTi,
TiN,AlSiCu3種類のメタルに対して専用の独
立チャンバー3機を備えたスパッタ装置で処理す
る方法(方法A)であり、もう1つは図3(b)に示す
ように、独立チャンバーを2機にして、TiとTi
Nは同一チャンバーで形成する方法(方法B)である。
いずれの場合もTiNはTiをターゲットとした反応性
スパッタ(反応ガスとしてN2 を含ませる)によって形
成される。尚、後者の方法Bにおいては、同一チャンバ
ーで2種類の膜を形成するために、その準備段階として
ターゲットの窒化及びターゲットのクリーニングといっ
た操作が必要となる。
【0008】
【発明が解決しようとする課題】前記の3層メタル構造
形成方法において、まず方法Aでは3つの独立チャンバ
ーが必要となり設備投資に負担がかかる。又、搬送回数
が多くなるためパーティクルが増加するといった欠点が
あげられる。一方、方法Bでは、TiN膜形成時にター
ゲット表面が窒化してしまうので、次のTi形成時にあ
らかじめターゲットをクリーニングしておく必要が生じ
る。従って、その操作分スループットが低下する。
【0009】本発明は、以上述べた設備投資額の増大、
又はスループットの低下を除去するため、基本的には方
法Bのチャンバー構成で、反応性スパッタ法によるTi
Nの形成法において、低N2 分圧を採用することと、基
板バイアスを印加することによってスループットの高い
多層メタル構造形成が可能な方法を提供することを目的
とする。
【0010】
【課題を解決するための手段】前記目的のため本発明
は、同一スパッタチャンバーにてTi/TiN積層構造
膜を堆積する際、TiN形成プロセスでの反応性スパッ
タにおいて、低N2 ガス分圧及び負の基板バイアスを用
いるようにしたものである。
【0011】
【作用】前述したように本発明は、TiN形成において
低N2 ガス分圧とし、負の基板バイアスを用いるように
したので、ターゲットの表面は窒化せず、TiN堆積後
もただちにTi膜を形成でき、次のウェーハの処理がス
ムーズになる。従って、スループットの向上が期待でき
る。また、負の基板バイアスを印加することにより、低
2 分圧でも膜は窒化し、イオン衝撃の効果もあって抵
抗率が100μΩcm以下のTiN膜が得られる。か
つ、スパッタチャンバーが2機ですむために低コストで
ある。
【0012】
【実施例】従来技術でスループット低下をまねく原因と
なるのは、まず第一にターゲットの窒化があげられる。
本発明はこれを取り除くことが主眼である。
【0013】図2に反応性スパッタにおけるTiN堆積
速度のN2 分圧依存性を示す。DCマグネトロンスパッ
タ装置を用い、パワー1.8kW、全圧7mTorr、基板
加熱なしの条件で堆積を行った。N2 分圧比が10.5
〜15%のあいだで堆積速度が著しく減少していること
がわかる。10.5%ではTiの堆積速度とほぼ等しい
ことから、ターゲットの表面は窒化していないことが期
待できる。従って、N2 分圧は10.5%以下におさえ
ることが必要である。ただし、この10.5%以下とい
う条件は、全圧を7mTorrにした場合であり、全圧の変
化に伴って反応ガスの分圧(臨界点)の条件は変化す
る。
【0014】さらに、これではTiN膜が形成されない
ので、基板に負のバイアスを印加することによってプラ
ズマ中のN2 + を膜中に供給するとともに、イオン衝撃
による表面活性化効果で反応を助長してやれば、低N2
分圧でもTiN膜が形成できるようになる。
【0015】上記のことをまとめ、次にAlSiCu/
TiN/Ti積層構造の形成方法の実施例を示す。
【0016】(a) 図3(b)(方法B)に示すマルチ
チャンバースパッタ装置のスパッタ室で、Ar圧7m
Torr、パワー1.8kW、無加熱の条件でTi膜(図2
における1)を約500Å堆積する。
【0017】(b) 同じチャンバー内で、全圧が7
mTorr、そのうち反応ガスであるN2分圧が10.5%
(0.735mTorr)となるようにN2 をAr雰囲気中
に混合する。パワーは1.8kW、基板加熱は行わな
い。さらに基板よりRF(ラジオフレクェンシィ)電力
(例えば、13.56MHz)を導入することによっ
て、負の自己バイアス(基板バイアス)電圧を、例えば
−920V印加する。以上の条件でTiN膜(図2の
2)を約1000Å堆積する。
【0018】(c) 次に、スパッタ室へ移動し、パ
ワー12kW、Ar圧8mTorr、基板加熱240℃の条
件でAlSiCu膜(図2の3)を約7000Å堆積す
る。
【0019】前記(b)の処理でTiNを形成しても、
ターゲット表面は窒化していないので、すぐに次のTi
堆積が可能となり、次のウェーハの処理が円滑にでき
る。
【0020】尚、このAlSiCu/TiN/Ti構造
形成法は拡散層コンタクト形成又は1層目配線形成プロ
セスだけでなく、多層配線構造におけるスルーホールコ
ンタクト形成又は上層配線形成時にも適用できる。又、
AlSiCu上にTiN/Tiを堆積し最上層のTiN
を反射防止膜に使用しても差しつかえない。さらに、T
iN/Ti構造は何層にも積層することが可能である。
【0021】以上の実施例では、TiN/Tiの堆積に
ついて説明したが、この発明はこれに限定されるもので
はなく、Zr,Hf,Ta,W,Mo,V,Cr,N
b,Ni,Co,Pd,Pt等の単元素メタルとその窒
化物、炭化物、ホウ化物、酸化物、シリサイド化合物の
積層膜を形成する場合にも適応することができる。
【0022】
【発明の効果】以上説明してきたように、この発明によ
ればシャッターの操作がなくても連続してTi/TiN
積層構造膜の形成が可能である。又、低N2 分圧を用い
たため、ターゲットの表面は窒化せず、TiN堆積後も
ただちにTi膜を形成でき、次のウェーハの処理がスム
ーズになる。従って、スループットの向上が期待でき
る。
【0023】更に、負の基板バイアスを印加することに
より、低N2 分圧でも膜は窒化し、イオン衝撃の効果も
あって抵抗率が100μΩcm以下のTiN膜が得られ
る(基板バイアスを印加していないときに比べ約1桁低
い)。又、スパッタチャンバーが2機ですむために低コ
ストである。さらに、N2 分圧が低い方がパーティクル
が少ないといわれており、パーティクル低減にも効果が
あると期待できる。
【図面の簡単な説明】
【図1】反応性スパッタにおけるTiN堆積速度とN2
分圧との関係図。
【図2】コンタクト部の構造。
【図3】3層メタル構造の形成方法。
【符号の説明】
1 Ti 2 TiN 3 Al合金
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3205

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置における電極部を少くとも3
    種の金属の積層構造とする際の形成方法として、 (a)半導体基板上に第1の金属層を形成する工程、 (b)続いて、前記第1の金属層形成と同一処理装置内
    にて、反応ガスを、前記処理装置のターゲットに該反応
    ガスによる化合物が生じない程度の低い分圧で供給し、
    かつ前記基板に負のバイアス電圧をかけることにより、
    前記反応ガスの化合物としての第2の金属層を前記第1
    の金属層の上に形成する工程、 (c)前記第2の金属層の上に第3の金属層を形成する
    工程、 以上の工程を含むことを特徴とする半導体装置の製造方
    法。
JP9804392A 1992-04-17 1992-04-17 半導体装置の製造方法 Pending JPH05299376A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9804392A JPH05299376A (ja) 1992-04-17 1992-04-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9804392A JPH05299376A (ja) 1992-04-17 1992-04-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05299376A true JPH05299376A (ja) 1993-11-12

Family

ID=14209110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9804392A Pending JPH05299376A (ja) 1992-04-17 1992-04-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05299376A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6241859B1 (en) 1997-08-22 2001-06-05 Nec Corporation Method of forming a self-aligned refractory metal silicide layer
JP2014045066A (ja) * 2012-08-27 2014-03-13 Renesas Electronics Corp 半導体装置の製造方法
JP2014175624A (ja) * 2013-03-12 2014-09-22 Renesas Electronics Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6241859B1 (en) 1997-08-22 2001-06-05 Nec Corporation Method of forming a self-aligned refractory metal silicide layer
JP2014045066A (ja) * 2012-08-27 2014-03-13 Renesas Electronics Corp 半導体装置の製造方法
JP2014175624A (ja) * 2013-03-12 2014-09-22 Renesas Electronics Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US6007684A (en) Process for forming improved titanium-containing barrier layers
KR100748371B1 (ko) 금속질화물/금속 스택의 처리 방법
US5906866A (en) Process for chemical vapor deposition of tungsten onto a titanium nitride substrate surface
US5972178A (en) Continuous process for forming improved titanium nitride barrier layers
US20020114886A1 (en) Method of tisin deposition using a chemical vapor deposition process
JPH11163141A (ja) シリコン集積回路の製造方法
JP3050152B2 (ja) 半導体装置の製造方法
JP2011139093A (ja) 密着性を改良するための基板のプラズマアニーリング
US6933021B2 (en) Method of TiSiN deposition using a chemical vapor deposition (CVD) process
US5943600A (en) Treatment of a titanium nitride layer to improve resistance to elevated temperatures
US20110056432A1 (en) Contact barrier layer deposition process
EP0776033A2 (en) Method for forming aluminium contacts by sputtering
JPH08260131A (ja) 金属導体と他の金属との間の反応を最小化する方法
US6436820B1 (en) Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å
JPH08246152A (ja) 化学気相堆積により堆積された改良窒化チタン層および製造法
US4777061A (en) Blanket tungsten deposition for dielectric
EP0791663B1 (en) Titanium nitride barrier layers
JPH05299376A (ja) 半導体装置の製造方法
US6271121B1 (en) Process for chemical vapor deposition of tungsten onto a titanium nitride substrate surface
JPH0653165A (ja) メタルプラグの形成方法
TWI410517B (zh) Method for forming tantalum nitride film
US6127269A (en) Method for enhancing sheet resistance uniformity of chemical vapor deposited (CVD) tungsten silicide layers
JPH0794727A (ja) 半導体装置の製造方法
TWI397952B (zh) Method for forming tantalum nitride film
JP3003610B2 (ja) 半導体装置の製造方法