JPH0794727A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0794727A JPH0794727A JP23480493A JP23480493A JPH0794727A JP H0794727 A JPH0794727 A JP H0794727A JP 23480493 A JP23480493 A JP 23480493A JP 23480493 A JP23480493 A JP 23480493A JP H0794727 A JPH0794727 A JP H0794727A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- film
- silicon substrate
- tisi
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】シリコン基板の浸蝕を招くことなく、シリコン
基板に形成された浅い不純物拡散層上にシリサイド膜を
形成すること。 【構成】Ｓｉ2 Ｈ6 ガスとＴｉＣｌ4 ガスとを交互に供
給するＣＶＤ法により、シリコン基板１に形成された浅
いｐ+ 型不純物拡散層９およびｎ+ 型不純物拡散層１０
上にＴｉＳｉ2 膜１１を形成することを特徴とする。
基板に形成された浅い不純物拡散層上にシリサイド膜を
形成すること。 【構成】Ｓｉ2 Ｈ6 ガスとＴｉＣｌ4 ガスとを交互に供
給するＣＶＤ法により、シリコン基板１に形成された浅
いｐ+ 型不純物拡散層９およびｎ+ 型不純物拡散層１０
上にＴｉＳｉ2 膜１１を形成することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、浅い不純物拡散層上に
金属化合物膜を形成する工程を有する半導体装置の製造
方法に関する。
金属化合物膜を形成する工程を有する半導体装置の製造
方法に関する。
【０００２】
【従来の技術】従来より、ＬＳＩを構成する基本素子と
して、電界効果トランジスタ（ＦＥＴ）が用いられてい
る。ＬＳＩの性能向上のためにＦＥＴはその高性能化が
要求されている。ＦＥＴの高性能化のためには、ドレイ
ン拡散層，ソース拡散層を浅く形成することが重要であ
る。
して、電界効果トランジスタ（ＦＥＴ）が用いられてい
る。ＬＳＩの性能向上のためにＦＥＴはその高性能化が
要求されている。ＦＥＴの高性能化のためには、ドレイ
ン拡散層，ソース拡散層を浅く形成することが重要であ
る。
【０００３】ドレイン拡散層等の形成方法としては、低
加速イオン注入法が広く用いられている。最近ではＡｓ
等の不純物拡散法が用いられている。このような方法を
用いることによって、深さ０．１μｍ程度の浅いドレイ
ン拡散層等を形成できる。
加速イオン注入法が広く用いられている。最近ではＡｓ
等の不純物拡散法が用いられている。このような方法を
用いることによって、深さ０．１μｍ程度の浅いドレイ
ン拡散層等を形成できる。
【０００４】ところが、０．１μｍ程度のドレイン拡散
層等は、抵抗が高く、シート抵抗が１００Ω／□以上と
なってしまう。このため、ＦＥＴの高速化のためには、
ドレイン拡散層等のシート抵抗を小さくし、ドレイン電
流の流れを良好にする必要がある。
層等は、抵抗が高く、シート抵抗が１００Ω／□以上と
なってしまう。このため、ＦＥＴの高速化のためには、
ドレイン拡散層等のシート抵抗を小さくし、ドレイン電
流の流れを良好にする必要がある。
【０００５】そこで最近、サリサイド（ＳＡＬＩＣＩＤ
Ｅ）と呼ばれるポリシリコンゲ−トとドレイン拡散層等
の表面に選択的、自己整合的にシリサイド（ｓｉｌｉｃ
ｉｄｅ）を形成する方法が検討されている。
Ｅ）と呼ばれるポリシリコンゲ−トとドレイン拡散層等
の表面に選択的、自己整合的にシリサイド（ｓｉｌｉｃ
ｉｄｅ）を形成する方法が検討されている。
【０００６】この方法を図５のＦＥＴの工程断面図を用
いて説明する。先ず、図５（ａ）に示すように、周知の
方法に従い、シリコン基板７１の表面にフィールド酸化
膜７２を形成し、シリコン基板７１の（００１）表面が
露出した部分に、ゲート絶縁膜７３，ポリシリコンゲー
ト電極７４，不純物拡散層（ドレイン拡散層，ソース拡
散層）７５，側壁ゲート絶縁膜７６（厚さ１５０ｎｍ）
を形成する。この後、全面に厚さ４０ｎｍのＴｉ膜７７
を形成する。
いて説明する。先ず、図５（ａ）に示すように、周知の
方法に従い、シリコン基板７１の表面にフィールド酸化
膜７２を形成し、シリコン基板７１の（００１）表面が
露出した部分に、ゲート絶縁膜７３，ポリシリコンゲー
ト電極７４，不純物拡散層（ドレイン拡散層，ソース拡
散層）７５，側壁ゲート絶縁膜７６（厚さ１５０ｎｍ）
を形成する。この後、全面に厚さ４０ｎｍのＴｉ膜７７
を形成する。
【０００７】次に図５（ｂ）に示すように、Ｔｉ膜７７
側からシリコン基板７１をランプアニールで加熱し、硅
化チタン（ＴｉＳｉ2 ）膜７８を形成する。この後、未
反応のＴｉ膜７７をエッチング除去する。
側からシリコン基板７１をランプアニールで加熱し、硅
化チタン（ＴｉＳｉ2 ）膜７８を形成する。この後、未
反応のＴｉ膜７７をエッチング除去する。
【０００８】次に図５（ｃ）に示すように、前面に絶縁
膜７９を堆積した後、この絶縁膜７９をエッチングし、
ＴｉＳｉ2 膜７８の領域にコンタクトホールを開孔す
る。最後に、ＴｉＳｉ2 膜７８にコンタクトする配線８
０を形成して、ＦＥＴが完成する。
膜７９を堆積した後、この絶縁膜７９をエッチングし、
ＴｉＳｉ2 膜７８の領域にコンタクトホールを開孔す
る。最後に、ＴｉＳｉ2 膜７８にコンタクトする配線８
０を形成して、ＦＥＴが完成する。
【０００９】この製造方法によれば、例えば、厚さ８０
ｎｍのＴｉＳｉ2 膜７８をコンタクトホールの領域だけ
に形成でき、しかも、シート抵抗は２〜３Ω／□に低減
できる。
ｎｍのＴｉＳｉ2 膜７８をコンタクトホールの領域だけ
に形成でき、しかも、シート抵抗は２〜３Ω／□に低減
できる。
【００１０】この種の製造方法にあっては、Ｔｉ膜７７
とシリコン基板７１との固相反応を用いて、ＴｉＳｉ2
膜７８を形成しているため、ＴｉＳｉ2 膜７８となるＳ
ｉは、シリコン基板７１から供給されている。このた
め、不純物拡散層７５の深さが０．１μｍ以下になる
と、不純物拡散層７５内のシリコン基板７１が浸蝕さ
れ、大きな接合リークが生じるという問題があった。
とシリコン基板７１との固相反応を用いて、ＴｉＳｉ2
膜７８を形成しているため、ＴｉＳｉ2 膜７８となるＳ
ｉは、シリコン基板７１から供給されている。このた
め、不純物拡散層７５の深さが０．１μｍ以下になる
と、不純物拡散層７５内のシリコン基板７１が浸蝕さ
れ、大きな接合リークが生じるという問題があった。
【００１１】接合リークを低減する方法としては、Ｔｉ
Ｓｉ2 膜７８を薄膜化して、シリコン基板７１の浸蝕量
を抑制することが考えられる。しかし、この方法では、
シート抵抗が上昇するため、本来の目的である低シート
抵抗化を達成できない。
Ｓｉ2 膜７８を薄膜化して、シリコン基板７１の浸蝕量
を抑制することが考えられる。しかし、この方法では、
シート抵抗が上昇するため、本来の目的である低シート
抵抗化を達成できない。
【００１２】更に、８５０℃以上の高温熱処理を行なっ
た場合には、ＴｉＳｉ2 膜７８中のＴｉＳｉ2 の結晶粒
が凝集するという、いわゆる、アグロメレーション現象
が起こり、これによって、シート抵抗が上昇し、接合破
壊が発生するという問題も生じる。
た場合には、ＴｉＳｉ2 膜７８中のＴｉＳｉ2 の結晶粒
が凝集するという、いわゆる、アグロメレーション現象
が起こり、これによって、シート抵抗が上昇し、接合破
壊が発生するという問題も生じる。
【００１３】最近、この種の問題を軽減する目的で、気
相成長法を用いてＴｉＳｉ2 を形成する方法が報告され
ている。この方法は、７００〜８００℃に加熱したシリ
コン基板上に、ＴｉＣｌ4 ガスとＳｉＨ4 ガスとを同時
供給し、気相からシリコン基板にＳｉを添加し、シリコ
ン基板のＳｉ浸蝕を抑制するというものである。
相成長法を用いてＴｉＳｉ2 を形成する方法が報告され
ている。この方法は、７００〜８００℃に加熱したシリ
コン基板上に、ＴｉＣｌ4 ガスとＳｉＨ4 ガスとを同時
供給し、気相からシリコン基板にＳｉを添加し、シリコ
ン基板のＳｉ浸蝕を抑制するというものである。
【００１４】ところが、実際に検討を行なってみると、
ＳｉＨ4 を添加しているにも拘らず、シリコン基板のＳ
ｉ浸蝕を完全に抑制することは困難であることが明らか
となった。具体的には、シリコン基板は、形成されたＴ
ｉＳｉ2 膜の厚さの少なくとも１／２以上に相当する量
ほど浸蝕されることが明らかとなった。
ＳｉＨ4 を添加しているにも拘らず、シリコン基板のＳ
ｉ浸蝕を完全に抑制することは困難であることが明らか
となった。具体的には、シリコン基板は、形成されたＴ
ｉＳｉ2 膜の厚さの少なくとも１／２以上に相当する量
ほど浸蝕されることが明らかとなった。
【００１５】また、気相での反応が支配的と考えられて
いるＴｉＣｌ4 ／ＳｉＨ4 の混合プラズマを用いたプラ
ズマ気相成長法によって、ＴｉＳｉ2 膜の形成を試みた
場合にも、シリコン基板のＳｉが多量に浸蝕されること
が明らかになった。
いるＴｉＣｌ4 ／ＳｉＨ4 の混合プラズマを用いたプラ
ズマ気相成長法によって、ＴｉＳｉ2 膜の形成を試みた
場合にも、シリコン基板のＳｉが多量に浸蝕されること
が明らかになった。
【００１６】更に、詳細に検討を続けた結果、ｐ+ 型不
純物拡散層上におけるＴｉＳｉ2 の成長速度は、ｎ+ 型
不純物拡散層上の場合のそれに比べて、著しく小さいこ
とも明らかになった。このことは、ｎ+ 型不純物拡散層
およびｐ+ 型不純物拡散層上に同時にＴｉＳｉ2 膜を形
成することが困難であることを意味しており、これは例
えばＣＭＯＳ構造のデバイスへＴｉＳｉ2 膜を形成する
場合に問題となる。
純物拡散層上におけるＴｉＳｉ2 の成長速度は、ｎ+ 型
不純物拡散層上の場合のそれに比べて、著しく小さいこ
とも明らかになった。このことは、ｎ+ 型不純物拡散層
およびｐ+ 型不純物拡散層上に同時にＴｉＳｉ2 膜を形
成することが困難であることを意味しており、これは例
えばＣＭＯＳ構造のデバイスへＴｉＳｉ2 膜を形成する
場合に問題となる。
【００１７】
【発明が解決しようとする課題】上述の如く、Ｔｉ膜と
シリコン基板との固相反応を用いて、深さが０．１μｍ
以下の浅い不純物拡散層上にＴｉＳｉ2 膜を形成しよう
とすると、シリコン基板が浸蝕され、大きな接合リーク
が生じるという問題があった。また、固相反応の代わり
に、気相からシリコン基板にＳｉを添加する方法でも、
シリコン基板の浸蝕を十分に抑制することは困難であっ
た。
シリコン基板との固相反応を用いて、深さが０．１μｍ
以下の浅い不純物拡散層上にＴｉＳｉ2 膜を形成しよう
とすると、シリコン基板が浸蝕され、大きな接合リーク
が生じるという問題があった。また、固相反応の代わり
に、気相からシリコン基板にＳｉを添加する方法でも、
シリコン基板の浸蝕を十分に抑制することは困難であっ
た。
【００１８】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、半導体層の浸蝕を招く
ことなく、半導体層を構成する元素と遷移金属との化合
物膜を、半導体層に形成された浅い不純物拡散層上にも
形成できる半導体装置の製造方法を提供することにあ
る。
ので、その目的とするところは、半導体層の浸蝕を招く
ことなく、半導体層を構成する元素と遷移金属との化合
物膜を、半導体層に形成された浅い不純物拡散層上にも
形成できる半導体装置の製造方法を提供することにあ
る。
【００１９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置の製造方法は、基体表面に形
成され、半導体元素を構成元素とする導電層上に、前記
半導体元素と遷移金属元素とを含む化合物膜を気相成長
法によって形成する工程を有し、原料ガスとして、前記
半導体元素を含む第１の原料ガスと前記遷移金属元素を
含む第２の原料ガスとを用い、前記第１の原料ガスと前
記第２の原料ガスとを交互に供給することを特徴とす
る。
めに、本発明の半導体装置の製造方法は、基体表面に形
成され、半導体元素を構成元素とする導電層上に、前記
半導体元素と遷移金属元素とを含む化合物膜を気相成長
法によって形成する工程を有し、原料ガスとして、前記
半導体元素を含む第１の原料ガスと前記遷移金属元素を
含む第２の原料ガスとを用い、前記第１の原料ガスと前
記第２の原料ガスとを交互に供給することを特徴とす
る。
【００２０】ここで、上記第１の原料ガスは、半導体元
素の水素化物ガスであることが好ましく、また、上記第
２の原料ガスは、遷移金属元素のハロゲン化物であるこ
とが好ましい。
素の水素化物ガスであることが好ましく、また、上記第
２の原料ガスは、遷移金属元素のハロゲン化物であるこ
とが好ましい。
【００２１】また、上記気相成長法は、第１，第２の原
料ガスを分子流領域の圧力で上記基体中に交互に供給し
て、導電層の露出した部分にのみ選択的に化合物膜を形
成する減圧気相成長法であることが好ましい。また、上
記気相成長法は、少なくとも不活性ガスを含むプラズマ
中に第１，第２の原料ガスを交互に供給するプラズマ気
相成長法であることが好ましい。
料ガスを分子流領域の圧力で上記基体中に交互に供給し
て、導電層の露出した部分にのみ選択的に化合物膜を形
成する減圧気相成長法であることが好ましい。また、上
記気相成長法は、少なくとも不活性ガスを含むプラズマ
中に第１，第２の原料ガスを交互に供給するプラズマ気
相成長法であることが好ましい。
【００２２】
【作用】本発明者等の研究によれば、気相成長法におい
て、半導体元素を含む第１の原料ガスと遷移金属元素を
含む第２の原料ガスとを交互に供給すれば、前記半導体
元素を構成元素とする導電層の浸蝕を招くこと無く、前
記導電層上に上記半導体元素と上記遷移金属元素とを含
む化合物膜を形成できることが明らかになった。このメ
カニズムは未だ不明瞭な点が多いが、上記化合物膜が原
子層単位で形成されていくことが重要な役割を果たして
いるらしいことが推測される。
て、半導体元素を含む第１の原料ガスと遷移金属元素を
含む第２の原料ガスとを交互に供給すれば、前記半導体
元素を構成元素とする導電層の浸蝕を招くこと無く、前
記導電層上に上記半導体元素と上記遷移金属元素とを含
む化合物膜を形成できることが明らかになった。このメ
カニズムは未だ不明瞭な点が多いが、上記化合物膜が原
子層単位で形成されていくことが重要な役割を果たして
いるらしいことが推測される。
【００２３】したがって、このような知見に基づいた本
発明によれば、導電層が浅い不純物拡散層からなってい
ても、前記導電層の浸蝕を招くこと無く、その上に化合
物膜を形成できる。
発明によれば、導電層が浅い不純物拡散層からなってい
ても、前記導電層の浸蝕を招くこと無く、その上に化合
物膜を形成できる。
【００２４】
【実施例】以下、図面を参照しながら実施例を説明す
る。図１は、本発明の第１の実施例に係るＦＥＴの製造
方法を示す工程断面図である。
る。図１は、本発明の第１の実施例に係るＦＥＴの製造
方法を示す工程断面図である。
【００２５】まず、図１（ａ）に示すように、（００
１）を主面とするｎ型のシリコン基板１に埋め込み法に
より厚さ４００ｎｍのフィールド酸化膜２を形成する。
次いでシリコン基板１の表面にｐウェル３を形成した
後、フィールド酸化膜２で囲まれた素子形成領域に、厚
さ５ｎｍのゲート酸化膜４、厚さ５０ｎｍのドープした
ポリシリコン膜５、厚さ１００ｎｍの珪化タングステン
（ＷＳｉ2 ）膜６、ＣＶＤ−ＳｉＮ膜７を順次堆積す
る。そして、これらの膜をゲート形状にエッチングで加
工してゲート部を形成した後、全面にＣＶＤ−ＳｉＮ膜
を１００ｎｍの厚さに堆積し、これを異方性エッチング
で加工して、ゲート部の側壁にＳｉＮ膜８を形成する。
１）を主面とするｎ型のシリコン基板１に埋め込み法に
より厚さ４００ｎｍのフィールド酸化膜２を形成する。
次いでシリコン基板１の表面にｐウェル３を形成した
後、フィールド酸化膜２で囲まれた素子形成領域に、厚
さ５ｎｍのゲート酸化膜４、厚さ５０ｎｍのドープした
ポリシリコン膜５、厚さ１００ｎｍの珪化タングステン
（ＷＳｉ2 ）膜６、ＣＶＤ−ＳｉＮ膜７を順次堆積す
る。そして、これらの膜をゲート形状にエッチングで加
工してゲート部を形成した後、全面にＣＶＤ−ＳｉＮ膜
を１００ｎｍの厚さに堆積し、これを異方性エッチング
で加工して、ゲート部の側壁にＳｉＮ膜８を形成する。
【００２６】次にｐ+ 型不純物拡散層となる領域の基板
表面だけが露出するようなレジストパターンを形成した
後、加速電圧３５ＫｅＶ，ドーズ量３×１０15ｃｍ-2の
条件でＢＦ2 + イオンを注入する。同様に、ｎ+ 型不純
物拡散層となる領域の基板表面だけが露出するようなレ
ジストパターンを形成した後、加速電圧５０ＫｅＶ，ド
ーズ量５×１０15ｃｍ-2の条件でＡｓ+ イオンを注入す
る。
表面だけが露出するようなレジストパターンを形成した
後、加速電圧３５ＫｅＶ，ドーズ量３×１０15ｃｍ-2の
条件でＢＦ2 + イオンを注入する。同様に、ｎ+ 型不純
物拡散層となる領域の基板表面だけが露出するようなレ
ジストパターンを形成した後、加速電圧５０ＫｅＶ，ド
ーズ量５×１０15ｃｍ-2の条件でＡｓ+ イオンを注入す
る。
【００２７】この後、Ａｓ+ イオンの注入に用いたレジ
ストパターンを除去し、Ｎ2 雰囲気中での１０００℃，
２０秒の熱処理を行なうことにより、深さ約０．１μｍ
の浅いｐ+ 型不純物拡散層９，ｎ+ 型不純物拡散層１０
を形成する。
ストパターンを除去し、Ｎ2 雰囲気中での１０００℃，
２０秒の熱処理を行なうことにより、深さ約０．１μｍ
の浅いｐ+ 型不純物拡散層９，ｎ+ 型不純物拡散層１０
を形成する。
【００２８】次にロードロック室を経由してシリコン基
板１を前処理室に導入した後、ランプヒーターを用いて
４５０℃に６０秒間加熱し、シリコン基板１に吸着して
いるＨ2 ０を脱離させる。ここで、前処理室の到達真空
度は、例えば、２×１０-7Ｔｏｒｒとする。
板１を前処理室に導入した後、ランプヒーターを用いて
４５０℃に６０秒間加熱し、シリコン基板１に吸着して
いるＨ2 ０を脱離させる。ここで、前処理室の到達真空
度は、例えば、２×１０-7Ｔｏｒｒとする。
【００２９】次に前処理室内に弗酸（ＨＦ）蒸気を導入
し、基板表面の自然酸化膜を除去すると同時に、基板表
面のダングリングボンドをＦ原子でターミネイトし、再
酸化を抑制する。
し、基板表面の自然酸化膜を除去すると同時に、基板表
面のダングリングボンドをＦ原子でターミネイトし、再
酸化を抑制する。
【００３０】次に前処理室内を真空に引いた後、シリコ
ン基板１を成膜チャンバー内に導入する。このとき、成
膜室内の到達圧力は、例えば、１×１０-8Ｔｏｒｒ以下
とする。
ン基板１を成膜チャンバー内に導入する。このとき、成
膜室内の到達圧力は、例えば、１×１０-8Ｔｏｒｒ以下
とする。
【００３１】次にシリコン基板１を６００℃に昇温し、
まず最初にＳｉ2 Ｈ6 ガス（第１の原料ガス）を１×１
０17／ｃｍ2 ／ｓｅｃの流束で５秒間供給する。Ｓｉ2
Ｈ6ガスの供給を停止して一旦排気を行ない、続いて、
ＴｉＣｌ4 ガス（第２の原料ガス）を１×１０16／ｃｍ
2 ／ｓｅｃの流束で５秒間供給した後、ＴｉＣｌ4 の供
給を停止し、排気を行なう。ここまでのガス供給工程を
１サイクルとし、２００サイクルのガス導入を繰り返
す。
まず最初にＳｉ2 Ｈ6 ガス（第１の原料ガス）を１×１
０17／ｃｍ2 ／ｓｅｃの流束で５秒間供給する。Ｓｉ2
Ｈ6ガスの供給を停止して一旦排気を行ない、続いて、
ＴｉＣｌ4 ガス（第２の原料ガス）を１×１０16／ｃｍ
2 ／ｓｅｃの流束で５秒間供給した後、ＴｉＣｌ4 の供
給を停止し、排気を行なう。ここまでのガス供給工程を
１サイクルとし、２００サイクルのガス導入を繰り返
す。
【００３２】このような間欠的なガス導入を実現するに
は、例えば、ガス供給ラインはチャンバー導入口直前
に、高速応答の可能なピエゾ素子で駆動する微流量制御
用バルブを配置し、この微流量制御用バルブをコンピュ
ーターで正確に制御することにより、図２に示すよう
に、Ｓｉ2 Ｈ6 ガスおよびＴｉＣｌ4 ガスを交互にパル
ス的に供給すれば良い。
は、例えば、ガス供給ラインはチャンバー導入口直前
に、高速応答の可能なピエゾ素子で駆動する微流量制御
用バルブを配置し、この微流量制御用バルブをコンピュ
ーターで正確に制御することにより、図２に示すよう
に、Ｓｉ2 Ｈ6 ガスおよびＴｉＣｌ4 ガスを交互にパル
ス的に供給すれば良い。
【００３３】上記工程を行なった後の基板表面を観察し
たところ、図１（ｂ）に示すように、珪化チタン膜１１
が約１５ｎｍの厚さにｐ+ 型不純物拡散層９およびｎ+
型不純物拡散層１０上のみに選択的に形成されているこ
とが確認された。
たところ、図１（ｂ）に示すように、珪化チタン膜１１
が約１５ｎｍの厚さにｐ+ 型不純物拡散層９およびｎ+
型不純物拡散層１０上のみに選択的に形成されているこ
とが確認された。
【００３４】この珪化チタン膜１１をＸ線回折法および
ＲＢＳ（Rutherford Back Scattering）法を用いて解析
した結果、ＴｉとＳｉとの原子数の比が１（Ｔｉ）：２
（Ｓｉ）で、結晶構造がＣ５４のＴｉＳｉ2 であること
を確認した。更に、断面観察を行なった結果、下地の不
純物拡散層９，１０のＳｉは浸蝕されておらず急峻なＴ
ｉＳｉ２／Ｓｉ界面が実現されていることが確認され
た。
ＲＢＳ（Rutherford Back Scattering）法を用いて解析
した結果、ＴｉとＳｉとの原子数の比が１（Ｔｉ）：２
（Ｓｉ）で、結晶構造がＣ５４のＴｉＳｉ2 であること
を確認した。更に、断面観察を行なった結果、下地の不
純物拡散層９，１０のＳｉは浸蝕されておらず急峻なＴ
ｉＳｉ２／Ｓｉ界面が実現されていることが確認され
た。
【００３５】図３には、ＴｉＳｉ2 膜１１の膜厚とシリ
コン基板１のＳｉ浸蝕との関係が示されている。比較の
ため、従来のＴｉＳｉ2 の気相成長の場合のそれも示し
てある。図３から本実施例によれば、従来は不可避であ
ったシリコン基板のＳｉ浸蝕が全く生じていないことが
分かる。
コン基板１のＳｉ浸蝕との関係が示されている。比較の
ため、従来のＴｉＳｉ2 の気相成長の場合のそれも示し
てある。図３から本実施例によれば、従来は不可避であ
ったシリコン基板のＳｉ浸蝕が全く生じていないことが
分かる。
【００３６】次に図１（ｃ）に示すように、全面に表面
が平坦になった層間絶縁膜１２を形成した後、この層間
絶縁膜１２をエッチングして、ｐ+ 型不純物拡散層９お
よびｎ+ 型不純物拡散層１０の領域にコンタクトホール
を開孔する。次いで全面に薄いＴｉＮ膜１３を堆積した
後、上記コンタクトホールをＣＶＤ−Ｗ膜１４で充填す
る。最後に、電極配線としてのＡｌ，Ｓｉ，Ｃｕ膜の積
層電極膜１５を形成して完成する。
が平坦になった層間絶縁膜１２を形成した後、この層間
絶縁膜１２をエッチングして、ｐ+ 型不純物拡散層９お
よびｎ+ 型不純物拡散層１０の領域にコンタクトホール
を開孔する。次いで全面に薄いＴｉＮ膜１３を堆積した
後、上記コンタクトホールをＣＶＤ−Ｗ膜１４で充填す
る。最後に、電極配線としてのＡｌ，Ｓｉ，Ｃｕ膜の積
層電極膜１５を形成して完成する。
【００３７】本実施例において、珪化チタン膜１１の膜
厚は、ガスの供給サイクル数をコントロールするだけで
制御でき、また、珪化チタン膜１１の組成比は、サイク
ル数を変化させても、１（Ｔｉ）：２（Ｓｉ）で、一定
であることが確認された。
厚は、ガスの供給サイクル数をコントロールするだけで
制御でき、また、珪化チタン膜１１の組成比は、サイク
ル数を変化させても、１（Ｔｉ）：２（Ｓｉ）で、一定
であることが確認された。
【００３８】また、フィールド酸化膜２であるＳｉ０2
膜上に対する選択性は膜厚が増加しても保たれた。例え
ば、珪化チタン膜１１を０〜２００ｎｍの範囲で変化さ
せても選択性の劣化は認められなかった。
膜上に対する選択性は膜厚が増加しても保たれた。例え
ば、珪化チタン膜１１を０〜２００ｎｍの範囲で変化さ
せても選択性の劣化は認められなかった。
【００３９】更に、成膜温度は上記値に限定されるもの
でなく、４５０℃以上の場合に、良好な成膜を行なえる
ことが分かった。この場合、１サイクル当たりのＴｉＳ
ｉ2の成膜速度は温度依存性ｅｘｐ｛Ｅa ／（ｋＴ）｝
を持つ。ここで、ｋはボルツマン定数，Ｅa は活性化エ
ネルギーで概略１ｅＶ前後の値であった。
でなく、４５０℃以上の場合に、良好な成膜を行なえる
ことが分かった。この場合、１サイクル当たりのＴｉＳ
ｉ2の成膜速度は温度依存性ｅｘｐ｛Ｅa ／（ｋＴ）｝
を持つ。ここで、ｋはボルツマン定数，Ｅa は活性化エ
ネルギーで概略１ｅＶ前後の値であった。
【００４０】この成膜温度の変化は各サイクルのガス吸
着率の変化によるものであり、各々ガス流速を４５０〜
８５０℃の温度領域において、１×１０14〜１×１０19
／ｃｍ2 ／ｓｅｃの範囲で適宜変化させることで同様の
効果を得ることが可能であった。また、各サイクルのガ
スの供給時間を２〜１２０秒の範囲で変化させることも
有効であった。本発明は、基板上に吸着する原料ガスを
単原子層単位で制御することで有効性を発揮するもので
あり、上記のように種々の条件で適用可能であった。
着率の変化によるものであり、各々ガス流速を４５０〜
８５０℃の温度領域において、１×１０14〜１×１０19
／ｃｍ2 ／ｓｅｃの範囲で適宜変化させることで同様の
効果を得ることが可能であった。また、各サイクルのガ
スの供給時間を２〜１２０秒の範囲で変化させることも
有効であった。本発明は、基板上に吸着する原料ガスを
単原子層単位で制御することで有効性を発揮するもので
あり、上記のように種々の条件で適用可能であった。
【００４１】また、成膜温度が３００℃以下の場合で
も、ＴｉＳｉ2 膜の堆積は可能であったが、この場合、
ＴｉＳｉ2 膜中に１％前後のＣｌが不純物として混入す
る場合があり、ＴｉＳｉ2 膜の比抵抗が上昇することも
あった。
も、ＴｉＳｉ2 膜の堆積は可能であったが、この場合、
ＴｉＳｉ2 膜中に１％前後のＣｌが不純物として混入す
る場合があり、ＴｉＳｉ2 膜の比抵抗が上昇することも
あった。
【００４２】更にまた、本実施例ではＳｉ源としてＳｉ
2 Ｈ6 ガスを用いたが、その代わりに、ＳｉＨ4 ガスを
用いてもＴｉＳｉ2 を形成できる。この場合、例えば、
ＳｉＨ4 ガスの流束を５×１０18ｃｍ-2／ｓｅｃの流束
で２０秒間供給した後、一旦排気を行ない、次にＴｉＣ
ｌ4 を５×１０15ｃｍ-2／ｓｅｃの流束で５秒間供給す
る工程を１サイクルとすることによって、基板浸蝕のな
い正規組成のＴｉＳｉ2 膜の選択的な堆積を行なえる。
すなわち、原料ガスの種類に因らず本発明の方法が効果
的であることが確認された。また、Ｓｉ2 Ｈ6 をもちい
た場合と同様の温度，流速の範囲で同様の効果が得られ
ることを確認した。
2 Ｈ6 ガスを用いたが、その代わりに、ＳｉＨ4 ガスを
用いてもＴｉＳｉ2 を形成できる。この場合、例えば、
ＳｉＨ4 ガスの流束を５×１０18ｃｍ-2／ｓｅｃの流束
で２０秒間供給した後、一旦排気を行ない、次にＴｉＣ
ｌ4 を５×１０15ｃｍ-2／ｓｅｃの流束で５秒間供給す
る工程を１サイクルとすることによって、基板浸蝕のな
い正規組成のＴｉＳｉ2 膜の選択的な堆積を行なえる。
すなわち、原料ガスの種類に因らず本発明の方法が効果
的であることが確認された。また、Ｓｉ2 Ｈ6 をもちい
た場合と同様の温度，流速の範囲で同様の効果が得られ
ることを確認した。
【００４３】上述したように、ガスの交互供給のサイク
ル数を制御するだけで、正規組成のＴｉＳｉ2 膜を基板
浸蝕を起こすことなく、且つ選択性良く形成することが
できる機構は以下のように考えられる。
ル数を制御するだけで、正規組成のＴｉＳｉ2 膜を基板
浸蝕を起こすことなく、且つ選択性良く形成することが
できる機構は以下のように考えられる。
【００４４】すなわち、本実施例によれば、まず、シリ
コン基板１に一定量のＳｉ2 Ｈ6 が量供給され、この結
果、不純物拡散層９，１０上に露出したＳｉのダングリ
ングボンド上にＳｉ−Ｈが化学吸着する。Ｓｉ−Ｈの吸
着量は下地Ｓｉのダングリングボンドの数で決定され、
Ｓｉ2 Ｈ6 の供給量を増加させても吸着Ｓｉの原子数は
ほぼ一定の値に飽和する。
コン基板１に一定量のＳｉ2 Ｈ6 が量供給され、この結
果、不純物拡散層９，１０上に露出したＳｉのダングリ
ングボンド上にＳｉ−Ｈが化学吸着する。Ｓｉ−Ｈの吸
着量は下地Ｓｉのダングリングボンドの数で決定され、
Ｓｉ2 Ｈ6 の供給量を増加させても吸着Ｓｉの原子数は
ほぼ一定の値に飽和する。
【００４５】この後、余剰のＳｉ2 Ｈ6 が一旦排気され
てから、一定量のＴｉＣｌ4 がパルス的に供給される。
供給されたＴｉＣｌ4 は先に吸着したＳｉとＴｉＳｉ2
の化学結合を形成する。
てから、一定量のＴｉＣｌ4 がパルス的に供給される。
供給されたＴｉＣｌ4 は先に吸着したＳｉとＴｉＳｉ2
の化学結合を形成する。
【００４６】従来、金属ＴｉとＳｉとの固相反応などを
用いてＴｉＳｉ2 を形成する場合には、反応過程でＳｉ
の盛んな拡散過程が必要なために、ＴｉＳｉ2 の形成に
は６５０℃以上の高温が必要であった。
用いてＴｉＳｉ2 を形成する場合には、反応過程でＳｉ
の盛んな拡散過程が必要なために、ＴｉＳｉ2 の形成に
は６５０℃以上の高温が必要であった。
【００４７】これに対し本実施例のように各原子層毎に
化学結合を形成する場合には、長距離の拡散過程を経る
必要がないため、低温でのＴｉＳｉ2 結合を形成するこ
とが可能となる。すなわち、上記した６５０℃より低い
温度においてもＴｉＳｉ2 膜の成膜が可能である。
化学結合を形成する場合には、長距離の拡散過程を経る
必要がないため、低温でのＴｉＳｉ2 結合を形成するこ
とが可能となる。すなわち、上記した６５０℃より低い
温度においてもＴｉＳｉ2 膜の成膜が可能である。
【００４８】この後、更にＳｉ2 Ｈ6 とＴｉＣｌ4 の交
互パルス供給を行なうことにより、上記吸着−反応過程
が繰り返される。以上の工程を経ることによって、Ｔｉ
Ｓｉ2 の形成に必要なＳｉは、全て表面に吸着したＳｉ
2 Ｈ6 から供給されるため、従来の気相成長法で問題と
なったシリコン基板の浸蝕が完全に制御され、低温での
選択成長が可能となる。
互パルス供給を行なうことにより、上記吸着−反応過程
が繰り返される。以上の工程を経ることによって、Ｔｉ
Ｓｉ2 の形成に必要なＳｉは、全て表面に吸着したＳｉ
2 Ｈ6 から供給されるため、従来の気相成長法で問題と
なったシリコン基板の浸蝕が完全に制御され、低温での
選択成長が可能となる。
【００４９】上述したように、Ｓｉ2 Ｈ6 を用いた場合
とＳｉＨ4 を用いた場合とでは、ＳｉＨ4 を用いた場合
のほうが大きな流束を必要とする。これは、Ｓｉ2 Ｈ6
に比べてＳｉＨ4 の吸着係数が小さいことに起因する。
例えば、ＳｉＨ4 のＳｉに対する吸着係数は、Ｓｉ2 Ｈ
6 のそれに比べて１／１００以下であることが知られて
いる。
とＳｉＨ4 を用いた場合とでは、ＳｉＨ4 を用いた場合
のほうが大きな流束を必要とする。これは、Ｓｉ2 Ｈ6
に比べてＳｉＨ4 の吸着係数が小さいことに起因する。
例えば、ＳｉＨ4 のＳｉに対する吸着係数は、Ｓｉ2 Ｈ
6 のそれに比べて１／１００以下であることが知られて
いる。
【００５０】このため、ダングリングボンド上にＳｉを
飽和吸着させるのに必要なガス流束がＳｉＨ4 の場合の
ほうが大きいものと考えられる。しかし、ＳｉＨ4 、Ｓ
ｉ2Ｈ6 のいずれのガスを用いた場合でも、飽和吸着し
た後の反応挙動は同一であるため、いずれのガスを用い
ても良好なＴｉＳｉ2 が形成される。
飽和吸着させるのに必要なガス流束がＳｉＨ4 の場合の
ほうが大きいものと考えられる。しかし、ＳｉＨ4 、Ｓ
ｉ2Ｈ6 のいずれのガスを用いた場合でも、飽和吸着し
た後の反応挙動は同一であるため、いずれのガスを用い
ても良好なＴｉＳｉ2 が形成される。
【００５１】更に、Ｓｉ０2 上に吸着したＳｉ2 Ｈ6
は、選択性を劣化させる原因となるＳｉの核形成を起こ
す前に、各サイクル毎の排気過程で再脱離するため、良
好な選択性が実現される。
は、選択性を劣化させる原因となるＳｉの核形成を起こ
す前に、各サイクル毎の排気過程で再脱離するため、良
好な選択性が実現される。
【００５２】これに対して、従来報告されている気相成
長方法では、シリコン基板を７００〜８００℃に加熱し
た状態で、ＳｉＨ4 とＴｉＣｌ4 とを同時に連続的に流
すことによってＴｉＳｉ2 の形成を行なっている。
長方法では、シリコン基板を７００〜８００℃に加熱し
た状態で、ＳｉＨ4 とＴｉＣｌ4 とを同時に連続的に流
すことによってＴｉＳｉ2 の形成を行なっている。
【００５３】このとき、ＳｉＨ4 の流量を増加させると
同時に、ＴｉＣｌ4 の流量を減少させることで、シリコ
ン基板の浸蝕を軽減しようと試みている。例えば、Ｓｉ
Ｈ4の流量が５０ｓｃｃｍであるのに対して、ＴｉＣｌ4
の流量を０．０５〜０．３ｓｃｃｍ前後に設定する。
同時に、ＴｉＣｌ4 の流量を減少させることで、シリコ
ン基板の浸蝕を軽減しようと試みている。例えば、Ｓｉ
Ｈ4の流量が５０ｓｃｃｍであるのに対して、ＴｉＣｌ4
の流量を０．０５〜０．３ｓｃｃｍ前後に設定する。
【００５４】しかし、このように極端な流量比の設定を
行なった場合でも、ＳｉＨ4 の吸着係数が小さいことか
ら。基板表面で実際の反応に寄与しているＴｉＣｌ4 と
ＳｉＨ4 の比はＴｉＣｌ4 過多となり、余剰のＴｉＣｌ
4 はシリコン基板の内部へ拡散し、界面での下地Ｓｉと
の反応を進行させる。
行なった場合でも、ＳｉＨ4 の吸着係数が小さいことか
ら。基板表面で実際の反応に寄与しているＴｉＣｌ4 と
ＳｉＨ4 の比はＴｉＣｌ4 過多となり、余剰のＴｉＣｌ
4 はシリコン基板の内部へ拡散し、界面での下地Ｓｉと
の反応を進行させる。
【００５５】この結果、連続的なガス供給方法を用いる
従来の手法では、シリコン基板の浸蝕を完全に抑制する
ことは困難であった。選択性に関しても常にＳｉＨ4 が
供給され続けているため、Ｓｉ０2 上の核形成／成長が
進行する。したがって、前述したように、ＳｉＨ4 の分
圧比を更に大きくすることを目的として、ＳｉＨ4 の流
量を増大させることは不可能である。
従来の手法では、シリコン基板の浸蝕を完全に抑制する
ことは困難であった。選択性に関しても常にＳｉＨ4 が
供給され続けているため、Ｓｉ０2 上の核形成／成長が
進行する。したがって、前述したように、ＳｉＨ4 の分
圧比を更に大きくすることを目的として、ＳｉＨ4 の流
量を増大させることは不可能である。
【００５６】すなわち、本実施例のように、各々のサイ
クルで反応を完全に完結させる工程を繰り返すことで初
めて、Ｓｉ浸蝕の発生しない正規組成のＴｉＳｉ2 を選
択性良く形成できるのである。
クルで反応を完全に完結させる工程を繰り返すことで初
めて、Ｓｉ浸蝕の発生しない正規組成のＴｉＳｉ2 を選
択性良く形成できるのである。
【００５７】上記実施例では、ＳｉＨ4 またはＳｉ2 Ｈ
6 およびＴｉＣｌ4 を導入するに先立ち、反応容器内を
真空状態にしたが、反応容器内にＨ2 またはＡｒ等の不
活性ガスを０．１〜０．０１Ｔｏｒｒの範囲で充満させ
た後、同様の工程を得た場合にも有効であった。このと
き、充満させたＨ2 またはＡｒ等の不活性ガスにより、
基板表面が残留不純物により工程中で汚染されることが
なく、到達真空度の低い装置を用いた場合でも本発明の
効果が得られた。
6 およびＴｉＣｌ4 を導入するに先立ち、反応容器内を
真空状態にしたが、反応容器内にＨ2 またはＡｒ等の不
活性ガスを０．１〜０．０１Ｔｏｒｒの範囲で充満させ
た後、同様の工程を得た場合にも有効であった。このと
き、充満させたＨ2 またはＡｒ等の不活性ガスにより、
基板表面が残留不純物により工程中で汚染されることが
なく、到達真空度の低い装置を用いた場合でも本発明の
効果が得られた。
【００５８】図４は、本発明の第２の実施例に係るＦＥ
Ｔの製造方法を示す工程断面図である。先ず、図４
（ａ）に示すように、先の実施例と同様に、フィールド
酸化膜２，ｐウェル３，ゲート酸化膜４，ポリシリコン
膜５，ＷＳｉ2 膜６，ＣＶＤ−ＳＮ膜７，ＳｉＮ膜８，
ｐ+ 型不純物拡散層９およびｎ+ 型不純物拡散層１０を
形成する。
Ｔの製造方法を示す工程断面図である。先ず、図４
（ａ）に示すように、先の実施例と同様に、フィールド
酸化膜２，ｐウェル３，ゲート酸化膜４，ポリシリコン
膜５，ＷＳｉ2 膜６，ＣＶＤ−ＳＮ膜７，ＳｉＮ膜８，
ｐ+ 型不純物拡散層９およびｎ+ 型不純物拡散層１０を
形成する。
【００５９】次に前処理を行なったシリコン基板１を成
膜チャンバーに導入した後、シリコン基板１を４５０℃
に加熱すると同時に、成膜チャンバー内にＡｒとＨ2 と
の混合ガスプラズマを導入する。このとき、混合ガスプ
ラズマの圧力は１×１０-3Ｔｏｒｒに設定する。
膜チャンバーに導入した後、シリコン基板１を４５０℃
に加熱すると同時に、成膜チャンバー内にＡｒとＨ2 と
の混合ガスプラズマを導入する。このとき、混合ガスプ
ラズマの圧力は１×１０-3Ｔｏｒｒに設定する。
【００６０】この状態で先の実施例と同様に、Ｓｉ2 Ｈ
6 ガスとＴｉＣｌ4 ガスとをパルス的に交互に導入し
た。このとき、各々のガスの供給量は先の実施例の場合
と同様に設定する。
6 ガスとＴｉＣｌ4 ガスとをパルス的に交互に導入し
た。このとき、各々のガスの供給量は先の実施例の場合
と同様に設定する。
【００６１】上記工程を行なった後の基板表面を観察し
たところ、図４（ｂ）に示すように、基板の全面にＴｉ
Ｓｉ2 膜１１ａが一様に形成されていることが確認され
た。最後に、図４（ｃ）に示すように、先の実施例と同
様に、層間絶縁膜１２，ＴｉＮ膜１３，ＣＶＤ−Ｗ膜１
４，積層電極膜１５を順次形成し、素子を完成させる。
たところ、図４（ｂ）に示すように、基板の全面にＴｉ
Ｓｉ2 膜１１ａが一様に形成されていることが確認され
た。最後に、図４（ｃ）に示すように、先の実施例と同
様に、層間絶縁膜１２，ＴｉＮ膜１３，ＣＶＤ−Ｗ膜１
４，積層電極膜１５を順次形成し、素子を完成させる。
【００６２】本実施例によれば、従来のプラズマ気相成
長法の場合とは異なり、シリコン基板１のＳｉ露出面上
においても、ＴｉＳｉ2 膜１１ａの形成に伴うＳｉ浸蝕
の発生は認められず、急峻なＴｉＳｉ２／Ｓｉ界面の形
成され、良好なコンタクト特性を持つＴｉＳｉ膜１１ａ
が形成されていることが確認された。
長法の場合とは異なり、シリコン基板１のＳｉ露出面上
においても、ＴｉＳｉ2 膜１１ａの形成に伴うＳｉ浸蝕
の発生は認められず、急峻なＴｉＳｉ２／Ｓｉ界面の形
成され、良好なコンタクト特性を持つＴｉＳｉ膜１１ａ
が形成されていることが確認された。
【００６３】これは、従来のプラズマ気相成長法の場合
には、シリコン基板のＳｉ露出面上でのＴｉＳｉ2 の形
成反応の際に、ＴｉＣｌ4 の供給が過多状態になり、シ
リコン基板の浸蝕の抑制が不可能であるのに対し、本実
施例のプラズマ気相成長法の場合には、ＴｉＣｌ4 の供
給がパルス的に精密に行なわれ、一層ずつＴｉＳｉ2の
形成が進行するからである。
には、シリコン基板のＳｉ露出面上でのＴｉＳｉ2 の形
成反応の際に、ＴｉＣｌ4 の供給が過多状態になり、シ
リコン基板の浸蝕の抑制が不可能であるのに対し、本実
施例のプラズマ気相成長法の場合には、ＴｉＣｌ4 の供
給がパルス的に精密に行なわれ、一層ずつＴｉＳｉ2の
形成が進行するからである。
【００６４】なお、本発明は上述した実施例に限定され
るものではない。例えば、上記実施例では、Ｓｉ源とし
て、Ｓｉ2 Ｈ6 ガスおよびＳｉＨ4 ガスを用いた場合に
ついて述べたが、他のＳｉ源、例えば、ＳｉＨ2 Ｃｌ
2 、ＳｉＨＣｌ3 などのＳｉ水素化物にハロゲン元素が
化合したＳｉソースガスを用いても同様の効果が得られ
る。また、Ｔｉ源として、ＴｉＣｌ4 を使用したが、そ
の代わりに金属元素としてＴｉを含む有機金属化合物、
例えば、Ｔｉ｛Ｎ（ＣＨ3 ）2 ｝4 や、Ｔｉ｛Ｎ（Ｃ2
Ｈ4 ）｝4 や、ＴｉＣｌ3 （ＣＨ3 ）などを用いても良
い。
るものではない。例えば、上記実施例では、Ｓｉ源とし
て、Ｓｉ2 Ｈ6 ガスおよびＳｉＨ4 ガスを用いた場合に
ついて述べたが、他のＳｉ源、例えば、ＳｉＨ2 Ｃｌ
2 、ＳｉＨＣｌ3 などのＳｉ水素化物にハロゲン元素が
化合したＳｉソースガスを用いても同様の効果が得られ
る。また、Ｔｉ源として、ＴｉＣｌ4 を使用したが、そ
の代わりに金属元素としてＴｉを含む有機金属化合物、
例えば、Ｔｉ｛Ｎ（ＣＨ3 ）2 ｝4 や、Ｔｉ｛Ｎ（Ｃ2
Ｈ4 ）｝4 や、ＴｉＣｌ3 （ＣＨ3 ）などを用いても良
い。
【００６５】上記Ｓｉソースガスは、Ｓｉ2 Ｈ6 ガス
や、ＳｉＨ4 ガスの場合に比べて、供給量をより精密に
制御することにより、コントロールが可能であるため、
良好なＴｉＳｉ2 膜を形成できる。
や、ＳｉＨ4 ガスの場合に比べて、供給量をより精密に
制御することにより、コントロールが可能であるため、
良好なＴｉＳｉ2 膜を形成できる。
【００６６】また、供給するガス流束を適当な値に設定
し、パルス数およびデューティー比（ガスを流す時間と
止める時間の比）の両者を変化させることによって、Ｔ
ｉＳｉ2 の膜厚を制御しても、同様の効果が得られる。
し、パルス数およびデューティー比（ガスを流す時間と
止める時間の比）の両者を変化させることによって、Ｔ
ｉＳｉ2 の膜厚を制御しても、同様の効果が得られる。
【００６７】更に、上記実施例では、シリコン基板上に
シリサイド（ＴｉＳｉ2 ）を形成する場合について述べ
たが、他の遷移金属元素のシリサイド化合物を形成する
ことも可能である。例えば、Ｎｉソースガスとして、Ｎ
ｉ（Ｃ5 Ｈ5 ）2 ，Ｎｉ（ＣＯ）4 等を用いることによ
りＮｉシリサイドを、ＴａソースガスにＴａＣｌ5 等を
用いることによりＴａシリサイドを、Ｍｏソースガスに
ＭｏＦ6 ，ＭｏＣｌ6等を用いることによりＭｏシリサ
イドを、ＷソースガスにＷＦ6 ，ＷＣｌ6 等を用いるこ
とによりＷシリサイドを、ＣｏソースガスにＣｏ（Ｃ
Ｏ）4 等を用いることによりＣｏシリサイドを形成する
ことができる。また、下地の半導体基板は、Ｇｅ基板や
Ｓｉ−Ｇｅ基板であっても良い。更に、原料ガスにＧｅ
Ｈ4 など他の水素化物を用いて金属ジャーマナイドを形
成する場合等にも全く同様に適用である。
シリサイド（ＴｉＳｉ2 ）を形成する場合について述べ
たが、他の遷移金属元素のシリサイド化合物を形成する
ことも可能である。例えば、Ｎｉソースガスとして、Ｎ
ｉ（Ｃ5 Ｈ5 ）2 ，Ｎｉ（ＣＯ）4 等を用いることによ
りＮｉシリサイドを、ＴａソースガスにＴａＣｌ5 等を
用いることによりＴａシリサイドを、Ｍｏソースガスに
ＭｏＦ6 ，ＭｏＣｌ6等を用いることによりＭｏシリサ
イドを、ＷソースガスにＷＦ6 ，ＷＣｌ6 等を用いるこ
とによりＷシリサイドを、ＣｏソースガスにＣｏ（Ｃ
Ｏ）4 等を用いることによりＣｏシリサイドを形成する
ことができる。また、下地の半導体基板は、Ｇｅ基板や
Ｓｉ−Ｇｅ基板であっても良い。更に、原料ガスにＧｅ
Ｈ4 など他の水素化物を用いて金属ジャーマナイドを形
成する場合等にも全く同様に適用である。
【００６８】更にまた、上記実施例では、シリサイドを
不純物拡散層（ソース，ドレイン）上に形成する工程に
本発明を適用したが、コンタクトホール内やゲート電極
上、或いはポリシリコンで形成されたワード線上やビッ
ト線上など、半導体材料の露出した部分に成膜を行なう
工程にも本発明を適用できる。その他、本発明の要旨を
逸脱しない範囲で、種々変形して実施できる。
不純物拡散層（ソース，ドレイン）上に形成する工程に
本発明を適用したが、コンタクトホール内やゲート電極
上、或いはポリシリコンで形成されたワード線上やビッ
ト線上など、半導体材料の露出した部分に成膜を行なう
工程にも本発明を適用できる。その他、本発明の要旨を
逸脱しない範囲で、種々変形して実施できる。
【００６９】
【発明の効果】本発明によれば、半導体元素を含む第１
の原料ガスと遷移金属元素を含む第２の原料ガスとを交
互に供給する気相成長法により、半導体層の浸蝕を抑え
つつ、浅い不純物拡散層上においても、上記半導体元素
と遷移金属元素とを含む化合物膜を形成できる。
の原料ガスと遷移金属元素を含む第２の原料ガスとを交
互に供給する気相成長法により、半導体層の浸蝕を抑え
つつ、浅い不純物拡散層上においても、上記半導体元素
と遷移金属元素とを含む化合物膜を形成できる。
【図１】本発明の第１の実施例に係るＦＥＴの製造方法
を示す工程断面図。
を示す工程断面図。
【図２】原料ガスの供給方法を示す図。
【図３】本発明の効果を示す図。
【図４】本発明の第２の実施例に係るＦＥＴの製造方法
を示す工程断面図。
を示す工程断面図。
【図５】従来のＦＥＴの製造方法を示す工程断面図。
１…シリコン基板 ２…フィールド酸化膜 ３…ｐウェル ４…ゲート酸化膜 ５…ポリシリコン膜 ６…珪化タングステン（ＷＳｉ2 ）膜 ７…ＣＶＤ−ＳＮ膜 ８…ＳｉＮ膜 ９…ｐ+ 型不純物拡散層 １０…ｎ+ 型不純物拡散層 １１，１１ａ…珪化チタン（ＴｉＳｉ2 ）膜 １２…層間絶縁膜 １３…ＴｉＮ膜 １４…ＣＶＤ−Ｗ膜 １５…積層電極膜
Claims (1)
- 【請求項１】基体表面に形成され、半導体元素を構成元
素とする導電層上に、前記半導体元素と遷移金属元素と
を含む化合物膜を気相成長法によって形成する工程を有
し、 原料ガスとして、前記半導体元素を含む第１の原料ガス
と前記遷移金属元素を含む第２の原料ガスとを用い、前
記第１の原料ガスと前記第２の原料ガスとを交互に供給
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23480493A JPH0794727A (ja) | 1993-09-21 | 1993-09-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23480493A JPH0794727A (ja) | 1993-09-21 | 1993-09-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794727A true JPH0794727A (ja) | 1995-04-07 |
Family
ID=16976652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23480493A Pending JPH0794727A (ja) | 1993-09-21 | 1993-09-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794727A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144032A (ja) * | 1999-11-17 | 2001-05-25 | Tokyo Electron Ltd | ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置 |
| JP2002038271A (ja) * | 2000-06-28 | 2002-02-06 | Applied Materials Inc | 順次堆積技術を使用して耐熱金属層を堆積させ核生成層を形成させる方法及び装置 |
| WO2002041379A1 (en) * | 2000-11-17 | 2002-05-23 | Tokyo Electron Limited | Method of forming metal wiring and semiconductor manufacturing apparatus for forming metal wiring |
| JP2005518088A (ja) * | 2001-07-16 | 2005-06-16 | アプライド マテリアルズ インコーポレイテッド | タングステン複合膜の形成 |
| JP2008303466A (ja) * | 2001-10-10 | 2008-12-18 | Applied Materials Inc | 一連の堆積技術を用いる耐火性金属層を堆積する方法 |
| US8211799B2 (en) | 2005-01-19 | 2012-07-03 | Applied Materials, Inc. | Atomic layer deposition of tungsten materials |
-
1993
- 1993-09-21 JP JP23480493A patent/JPH0794727A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144032A (ja) * | 1999-11-17 | 2001-05-25 | Tokyo Electron Ltd | ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置 |
| JP2002038271A (ja) * | 2000-06-28 | 2002-02-06 | Applied Materials Inc | 順次堆積技術を使用して耐熱金属層を堆積させ核生成層を形成させる方法及び装置 |
| WO2002041379A1 (en) * | 2000-11-17 | 2002-05-23 | Tokyo Electron Limited | Method of forming metal wiring and semiconductor manufacturing apparatus for forming metal wiring |
| US6913996B2 (en) | 2000-11-17 | 2005-07-05 | Tokyo Electron Limited | Method of forming metal wiring and semiconductor manufacturing apparatus for forming metal wiring |
| JP2005518088A (ja) * | 2001-07-16 | 2005-06-16 | アプライド マテリアルズ インコーポレイテッド | タングステン複合膜の形成 |
| JP2008303466A (ja) * | 2001-10-10 | 2008-12-18 | Applied Materials Inc | 一連の堆積技術を用いる耐火性金属層を堆積する方法 |
| US8211799B2 (en) | 2005-01-19 | 2012-07-03 | Applied Materials, Inc. | Atomic layer deposition of tungsten materials |
| US8513116B2 (en) | 2005-01-19 | 2013-08-20 | Applied Materials, Inc. | Atomic layer deposition of tungsten materials |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0172772B1 (ko) | 반도체 장치의 확산장벽용 산화루테늄막 형성 방법 | |
| US8835311B2 (en) | High temperature tungsten metallization process | |
| US7838441B2 (en) | Deposition and densification process for titanium nitride barrier layers | |
| US4540607A (en) | Selective LPCVD tungsten deposition by the silicon reduction method | |
| KR100298970B1 (ko) | 실리콘 집적 회로 제조 방법 | |
| JP3285934B2 (ja) | 半導体装置の製造方法 | |
| TW569322B (en) | Semiconductor device having a low-resistance gate electrode | |
| US6537910B1 (en) | Forming metal silicide resistant to subsequent thermal processing | |
| US20100151676A1 (en) | Densification process for titanium nitride layer for submicron applications | |
| US6100188A (en) | Stable and low resistance metal/barrier/silicon stack structure and related process for manufacturing | |
| JPH11238736A (ja) | 半導体デバイスの製造方法 | |
| US7411254B2 (en) | Semiconductor substrate | |
| US7968463B2 (en) | Formation method of metallic compound layer, manufacturing method of semiconductor device, and formation apparatus for metallic compound layer | |
| KR20170104936A (ko) | 금속 규화물들의 선택적 형성 | |
| JP3332909B2 (ja) | ゲート電極構造体、その形成方法及び電極構造体の形成方法 | |
| US6121139A (en) | Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure | |
| JPH10284717A (ja) | 半導体デバイスの製造方法 | |
| JPH0794727A (ja) | 半導体装置の製造方法 | |
| JP3262676B2 (ja) | 半導体装置 | |
| JP4955848B2 (ja) | 電子素子用基板製造方法 | |
| JPH1167688A (ja) | シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 | |
| JP3250543B2 (ja) | 半導体装置の製造方法 | |
| JP2932484B2 (ja) | 高融点金属多層膜形成法 | |
| JP3238437B2 (ja) | 半導体装置およびその製造方法 | |
| JP2882352B2 (ja) | 半導体装置の製造方法 |