JP3262676B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3262676B2 JP3262676B2 JP10443894A JP10443894A JP3262676B2 JP 3262676 B2 JP3262676 B2 JP 3262676B2 JP 10443894 A JP10443894 A JP 10443894A JP 10443894 A JP10443894 A JP 10443894A JP 3262676 B2 JP3262676 B2 JP 3262676B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- silicide
- substrate
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000010408 film Substances 0.000 claims description 139
- 229910021332 silicide Inorganic materials 0.000 claims description 54
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 16
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 description 46
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 45
- 229910052719 titanium Inorganic materials 0.000 description 45
- 238000004544 sputter deposition Methods 0.000 description 31
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 29
- 239000010410 layer Substances 0.000 description 27
- 238000000034 method Methods 0.000 description 22
- 238000010438 heat treatment Methods 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 229910052757 nitrogen Inorganic materials 0.000 description 14
- 239000012298 atmosphere Substances 0.000 description 11
- 239000003870 refractory metal Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 230000008018 melting Effects 0.000 description 7
- 238000002844 melting Methods 0.000 description 7
- 238000003917 TEM image Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 229910021341 titanium silicide Inorganic materials 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000009833 condensation Methods 0.000 description 4
- 230000005494 condensation Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000005300 metallic glass Substances 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- CMLMFNACXHHYRY-UHFFFAOYSA-N azanylidynetin Chemical compound [N].[Sn] CMLMFNACXHHYRY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000003334 potential effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は大規模集積回路装置を含
む半導体装置とその製造方法に関し、特に基板と金属配
線層のコンタクト部分やゲート電極のシリサイド化に特
徴を有する半導体装置とその製造方法に関するものであ
る。
む半導体装置とその製造方法に関し、特に基板と金属配
線層のコンタクト部分やゲート電極のシリサイド化に特
徴を有する半導体装置とその製造方法に関するものであ
る。
【０００２】
【従来の技術】半導体集積回路装置が大規模になり、パ
ターンが微細化されるにともなって、高速動作をさせる
ために基板とメタル配線との間のコンタクト抵抗や、配
線やゲート電極の低抵抗化のために、シリサイド化する
方法が採用されている。シリサイド化では、シリコン基
板の露出部や多結晶シリコン配線上にスパッタリング法
を用いてチタンなどの高融点金属多結晶膜を形成し、窒
素雰囲気中で急速熱処理を施すことによって基板露出部
や多結晶シリコン膜と接している部分の金属膜をシリサ
イド化する方法が行なわれている。図１（Ａ）はそのよ
うな従来のシリサイド化工程を示したものである。シリ
コン基板２上にスパッタリング法により多結晶チタン膜
４を形成する。チタン膜４形成の通常のスパッタリング
条件は、ＤＣスパッタリング法で、グラウンド電位の成
膜室に対してターゲットを−４００〜−６００Ｖ、基板
を−１０〜−１００Ｖに設定し、スパッタリング雰囲気
をＡｒガスとしたものである。（ａ１）に示されるよう
に、多結晶チタン膜４には結晶粒界６が存在する。この
多結晶チタン膜４を急速熱処理によりシリサイド化する
が、その際シリサイド化は不安定な粒界部分６から優先
的に進行するため、（ａ２）に示されるように、形成さ
れるシリサイド膜８が不均一なものとなる。はなはだし
い場合は、シリサイド膜形成の急速熱処理おいて、拡散
層上及びゲート電極上のシリサイド膜が形成されるべき
部分で、局部的にシリサイド膜の存在しない不連続なシ
リサイド層となる。また、シリサイド膜の結晶粒界は数
１００ｎｍの大きさのものから数μｍのものまで広い範
囲にわたって分布している。
ターンが微細化されるにともなって、高速動作をさせる
ために基板とメタル配線との間のコンタクト抵抗や、配
線やゲート電極の低抵抗化のために、シリサイド化する
方法が採用されている。シリサイド化では、シリコン基
板の露出部や多結晶シリコン配線上にスパッタリング法
を用いてチタンなどの高融点金属多結晶膜を形成し、窒
素雰囲気中で急速熱処理を施すことによって基板露出部
や多結晶シリコン膜と接している部分の金属膜をシリサ
イド化する方法が行なわれている。図１（Ａ）はそのよ
うな従来のシリサイド化工程を示したものである。シリ
コン基板２上にスパッタリング法により多結晶チタン膜
４を形成する。チタン膜４形成の通常のスパッタリング
条件は、ＤＣスパッタリング法で、グラウンド電位の成
膜室に対してターゲットを−４００〜−６００Ｖ、基板
を−１０〜−１００Ｖに設定し、スパッタリング雰囲気
をＡｒガスとしたものである。（ａ１）に示されるよう
に、多結晶チタン膜４には結晶粒界６が存在する。この
多結晶チタン膜４を急速熱処理によりシリサイド化する
が、その際シリサイド化は不安定な粒界部分６から優先
的に進行するため、（ａ２）に示されるように、形成さ
れるシリサイド膜８が不均一なものとなる。はなはだし
い場合は、シリサイド膜形成の急速熱処理おいて、拡散
層上及びゲート電極上のシリサイド膜が形成されるべき
部分で、局部的にシリサイド膜の存在しない不連続なシ
リサイド層となる。また、シリサイド膜の結晶粒界は数
１００ｎｍの大きさのものから数μｍのものまで広い範
囲にわたって分布している。
【０００３】このように、拡散層とゲート電極表面に不
連続なシリサイド膜が形成されると、シリサイド膜のシ
ート抵抗が大きくなる。また、結晶粒界が数１００ｎｍ
から数μｍの広い範囲にわたって分布すると、１μｍ以
下というような幅の狭いゲート電極を形成したときにそ
のシート抵抗が不均一となる。
連続なシリサイド膜が形成されると、シリサイド膜のシ
ート抵抗が大きくなる。また、結晶粒界が数１００ｎｍ
から数μｍの広い範囲にわたって分布すると、１μｍ以
下というような幅の狭いゲート電極を形成したときにそ
のシート抵抗が不均一となる。
【０００４】さらに、不均一なシリサイド膜では、その
後の層間絶縁膜の形成時などの熱処理工程において凝縮
化（agglomeration；アグロメレーション）が起こる問
題がある。そこで、シリサイド膜の凝縮化を防ぐ１つの
方法として、シリコン基板露出部や多結晶シリコン膜上
に多結晶チタン膜を形成した後、窒素をイオン注入し、
その後に熱処理を施してシリサイド化する方法が提案さ
れている（IEEE 1990,VMIC Conf., pp.310〜316 参
照）。
後の層間絶縁膜の形成時などの熱処理工程において凝縮
化（agglomeration；アグロメレーション）が起こる問
題がある。そこで、シリサイド膜の凝縮化を防ぐ１つの
方法として、シリコン基板露出部や多結晶シリコン膜上
に多結晶チタン膜を形成した後、窒素をイオン注入し、
その後に熱処理を施してシリサイド化する方法が提案さ
れている（IEEE 1990,VMIC Conf., pp.310〜316 参
照）。
【０００５】
【発明が解決しようとする課題】引例に紹介されている
方法は、イオン注入工程が加わることにより製造装置の
稼動率が悪化する問題がある。本発明の目的は、シート
抵抗の小さい金属シリサイド層を有する半導体装置を提
供することである。
方法は、イオン注入工程が加わることにより製造装置の
稼動率が悪化する問題がある。本発明の目的は、シート
抵抗の小さい金属シリサイド層を有する半導体装置を提
供することである。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
単結晶シリコン基板の露出部とその基板上に絶縁膜を介
して形成されパターン化された多結晶シリコン膜の少な
くとも一方に金属シリサイド膜が形成され、その金属シ
リサイド膜が連続した薄膜であり、その結晶粒径の平均
値が０．５μｍ以上で１．５μｍ未満である。また、金
属シリサイド膜の結晶粒径が０．５μｍ以上で１．５μ
ｍ未満のものが全体の８０％以上を占めていることが好
ましい。
単結晶シリコン基板の露出部とその基板上に絶縁膜を介
して形成されパターン化された多結晶シリコン膜の少な
くとも一方に金属シリサイド膜が形成され、その金属シ
リサイド膜が連続した薄膜であり、その結晶粒径の平均
値が０．５μｍ以上で１．５μｍ未満である。また、金
属シリサイド膜の結晶粒径が０．５μｍ以上で１．５μ
ｍ未満のものが全体の８０％以上を占めていることが好
ましい。
【０００７】本発明の半導体装置を製造する方法とし
て、その金属シリサイド膜形成工程では単結晶シリコン
基板の露出部とその基板上に絶縁膜を介して形成されパ
ターン化された多結晶シリコン膜の少なくとも一方を有
する下地上に、アモルファス高融点金属膜を形成した
後、熱処理を施して前記基板露出部及び多結晶シリコン
膜上に選択的に金属シリサイド膜を形成することができ
る。好ましい態様では、そのアモルファス高融点金属膜
はスパッタリング法で形成されたチタン膜であり、基板
電位をターゲット電位と同程度又はそれよりも負の高電
圧に保って行なうことにより、又はスパッタリング雰囲
気中に窒素を含有させ、その窒素分圧を制御することに
より形成することができる。
て、その金属シリサイド膜形成工程では単結晶シリコン
基板の露出部とその基板上に絶縁膜を介して形成されパ
ターン化された多結晶シリコン膜の少なくとも一方を有
する下地上に、アモルファス高融点金属膜を形成した
後、熱処理を施して前記基板露出部及び多結晶シリコン
膜上に選択的に金属シリサイド膜を形成することができ
る。好ましい態様では、そのアモルファス高融点金属膜
はスパッタリング法で形成されたチタン膜であり、基板
電位をターゲット電位と同程度又はそれよりも負の高電
圧に保って行なうことにより、又はスパッタリング雰囲
気中に窒素を含有させ、その窒素分圧を制御することに
より形成することができる。
【０００８】他の態様の金属シリサイド膜形成工程で
は、単結晶シリコン基板の露出部とその基板上に絶縁膜
を介して形成されパターン化された多結晶シリコン膜の
少なくとも一方を有する下地上に、スパッタリング法に
よりスパッタリング雰囲気中に窒素を含有させ、その窒
素分圧を制御することにより膜中に窒素を含んだ多結晶
高融点金属膜を形成した後、熱処理を施して前記基板露
出部及び多結晶シリコン膜上に選択的に金属シリサイド
膜を形成する。
は、単結晶シリコン基板の露出部とその基板上に絶縁膜
を介して形成されパターン化された多結晶シリコン膜の
少なくとも一方を有する下地上に、スパッタリング法に
よりスパッタリング雰囲気中に窒素を含有させ、その窒
素分圧を制御することにより膜中に窒素を含んだ多結晶
高融点金属膜を形成した後、熱処理を施して前記基板露
出部及び多結晶シリコン膜上に選択的に金属シリサイド
膜を形成する。
【０００９】図１（Ｂ）はチタンなどの高融点金属膜を
アモルファス状態に形成することによってシリサイド膜
の凝縮化を防ぐ方法を示したものである。（ｂ１）に示
されるように、シリコン基板２上にアモルファス高融点
金属膜１０を形成するが、アモルファス金属膜１０はス
パッタリング時の条件を制御することによって形成する
ことができる。１つの方法はスパッタリングの際、ＤＣ
スパッタリング法で、ターゲット電位が成膜室電位に対
して−４００〜−６００Ｖに保たれているとして、基板
電位を成膜室電位に対して−５００Ｖというような負の
高電圧に保つことである。アモルファス化させるための
他の方法は、通常のＤＣスパッタリング条件で、スパッ
タリング雰囲気中に所定の分圧の窒素を含有させること
である。粒界の存在しないアモルファス金属膜１０を急
速熱処理してシリサイド化することにより、（ｂ２）に
示されるように、均一なシリサイド膜１２を形成するこ
とができる。
アモルファス状態に形成することによってシリサイド膜
の凝縮化を防ぐ方法を示したものである。（ｂ１）に示
されるように、シリコン基板２上にアモルファス高融点
金属膜１０を形成するが、アモルファス金属膜１０はス
パッタリング時の条件を制御することによって形成する
ことができる。１つの方法はスパッタリングの際、ＤＣ
スパッタリング法で、ターゲット電位が成膜室電位に対
して−４００〜−６００Ｖに保たれているとして、基板
電位を成膜室電位に対して−５００Ｖというような負の
高電圧に保つことである。アモルファス化させるための
他の方法は、通常のＤＣスパッタリング条件で、スパッ
タリング雰囲気中に所定の分圧の窒素を含有させること
である。粒界の存在しないアモルファス金属膜１０を急
速熱処理してシリサイド化することにより、（ｂ２）に
示されるように、均一なシリサイド膜１２を形成するこ
とができる。
【００１０】図１（Ｃ）はチタンなどの高融点金属膜を
窒素を含んだ多結晶状態に形成することによってシリサ
イド膜の凝縮化を防ぐ方法を示したものである。（ｃ
１）に示されるように、シリコン基板２上に多結晶高融
点金属膜１４を形成するが、この多結晶高融点金属膜１
４は粒界部分に窒素原子を高濃度に有する窒素含有チタ
ン膜などの多結晶高融点金属膜である。このような多結
晶高融点金属膜１４は、通常条件のＤＣスパッタリング
時にスパッタリング雰囲気に所定の分圧で窒素ガスを含
有させることによって形成することができる。この窒素
含有高融点金属膜１４に急速熱処理を施すと、（ｃ２）
に示されるように、得られるシリサイド膜１８は均一な
ものとなる。これはその粒界１６に窒素原子と高融点金
属原子との結合が存在し、粒界部分での拡散障壁が高く
なって、つまり粒界が窒素でブロックされて、粒界から
優先的にシリサイド化されることがなくなるためである
と考えられる。均一なシリサイド膜１２，１８は高温処
理時に凝縮化しにくく、耐熱性に優れたものとなる。
窒素を含んだ多結晶状態に形成することによってシリサ
イド膜の凝縮化を防ぐ方法を示したものである。（ｃ
１）に示されるように、シリコン基板２上に多結晶高融
点金属膜１４を形成するが、この多結晶高融点金属膜１
４は粒界部分に窒素原子を高濃度に有する窒素含有チタ
ン膜などの多結晶高融点金属膜である。このような多結
晶高融点金属膜１４は、通常条件のＤＣスパッタリング
時にスパッタリング雰囲気に所定の分圧で窒素ガスを含
有させることによって形成することができる。この窒素
含有高融点金属膜１４に急速熱処理を施すと、（ｃ２）
に示されるように、得られるシリサイド膜１８は均一な
ものとなる。これはその粒界１６に窒素原子と高融点金
属原子との結合が存在し、粒界部分での拡散障壁が高く
なって、つまり粒界が窒素でブロックされて、粒界から
優先的にシリサイド化されることがなくなるためである
と考えられる。均一なシリサイド膜１２，１８は高温処
理時に凝縮化しにくく、耐熱性に優れたものとなる。
【００１１】チタン膜をスパッタリング法により形成す
る際の基板電位効果と雰囲気中の窒素分圧効果について
図２により説明する。図２（Ａ）は成膜室電位に対する
基板電位を変えた場合に、形成されるチタン膜のＸ線回
折スペクトルを表わしたものである。ターゲット電位は
成膜室電位に対して−４５０Ｖに設定した。それらのチ
タン膜は、４×１０-8Torrの真空度まで排気したチャン
バに、６０ｓｃｃｍでＡｒガスを導入してチャンバ内の
圧力を２.０mTorrとし、純度９９.９９８％の１２イン
チのチタンターゲットに直流電力６ｋＷを印加してスパ
ッタリングを行なって形成したものである。このときの
基板に印加する負電圧を種々に変化させることによって
得られるチタン膜の結晶配向性が変化する。基板電位０
Ｖ〜−３００ＶではＴｉの（０１０）結晶面と（００
２）結晶面がみられ、多結晶状態であることが分かる。
基板電位が−５００Ｖでは結晶面がみられなくなり、得
られるチタン膜はアモルファス膜であることが分かる。
る際の基板電位効果と雰囲気中の窒素分圧効果について
図２により説明する。図２（Ａ）は成膜室電位に対する
基板電位を変えた場合に、形成されるチタン膜のＸ線回
折スペクトルを表わしたものである。ターゲット電位は
成膜室電位に対して−４５０Ｖに設定した。それらのチ
タン膜は、４×１０-8Torrの真空度まで排気したチャン
バに、６０ｓｃｃｍでＡｒガスを導入してチャンバ内の
圧力を２.０mTorrとし、純度９９.９９８％の１２イン
チのチタンターゲットに直流電力６ｋＷを印加してスパ
ッタリングを行なって形成したものである。このときの
基板に印加する負電圧を種々に変化させることによって
得られるチタン膜の結晶配向性が変化する。基板電位０
Ｖ〜−３００ＶではＴｉの（０１０）結晶面と（００
２）結晶面がみられ、多結晶状態であることが分かる。
基板電位が−５００Ｖでは結晶面がみられなくなり、得
られるチタン膜はアモルファス膜であることが分かる。
【００１２】図２（Ｂ）は雰囲気中の窒素ガス分圧を変
えて形成したチタン膜のＸ線回折スペクトルを表わした
ものである。それらのチタン膜は、４×１０-8Torrの真
空度まで排気したチャンバに、６０ｓｃｃｍでＮ2とＡ
ｒの混合ガスを導入してチャンバ内の圧力を２.０mTorr
とし、純度９９.９９８％の１２インチのチタンターゲ
ットに直流電力５ｋＷを印加してスパッタリングを行な
って形成したものである。成膜室電位に対して基板電位
を−１４Ｖ、ターゲット電位を−４５０Ｖとし、混合雰
囲気ガス中のＡｒに対するＮ2の比率を１０〜５０％の
範囲で変えた。窒素の割合が１０％では多結晶チタン膜
が形成され、１５〜２０％ではアモルファスチタン膜が
形成され、２５〜５０％では多結晶ＴｉＮ膜が形成され
た。
えて形成したチタン膜のＸ線回折スペクトルを表わした
ものである。それらのチタン膜は、４×１０-8Torrの真
空度まで排気したチャンバに、６０ｓｃｃｍでＮ2とＡ
ｒの混合ガスを導入してチャンバ内の圧力を２.０mTorr
とし、純度９９.９９８％の１２インチのチタンターゲ
ットに直流電力５ｋＷを印加してスパッタリングを行な
って形成したものである。成膜室電位に対して基板電位
を−１４Ｖ、ターゲット電位を−４５０Ｖとし、混合雰
囲気ガス中のＡｒに対するＮ2の比率を１０〜５０％の
範囲で変えた。窒素の割合が１０％では多結晶チタン膜
が形成され、１５〜２０％ではアモルファスチタン膜が
形成され、２５〜５０％では多結晶ＴｉＮ膜が形成され
た。
【００１３】
【実施例】（実施例１）図３により第１の実施例を説明
する。 （Ａ）単結晶シリコン（１００）基板２０上に、既知の
選択酸化法（ＬＯＣＯＳ法）により、素子分離領域にを
形成する。 （Ｂ）熱酸化法によりシリコン基板露出部に約１５０Å
の厚さのシリコン酸化膜２４を形成する。
する。 （Ａ）単結晶シリコン（１００）基板２０上に、既知の
選択酸化法（ＬＯＣＯＳ法）により、素子分離領域にを
形成する。 （Ｂ）熱酸化法によりシリコン基板露出部に約１５０Å
の厚さのシリコン酸化膜２４を形成する。
【００１４】（Ｃ）シリコン酸化膜２４上にＣＶＤ法に
より多結晶シリコン膜２６を形成し、フォトリソグラフ
ィー法でレジストパターンを形成し、それをマスクにし
てドライエッチング法により多結晶シリコン膜２６とシ
リコン酸化膜２４をパターン化して多結晶シリコン電極
を形成する。その多結晶シリコン電極とフィールド酸化
膜２２をマスクとしてシリコン基板２０にリンをイオン
注入し、ＬＤＤ(Lightly Doped Drain)構造の低濃度拡
散層Ｎ-層２７を形成する。ここでのイオン注入条件
は、エネルギーが１０〜６０ＫｅＶ、例えば３０Ｋｅ
Ｖ、ドーズ量が１×１０12〜１×１０14／ｃｍ2、例え
ば２×１０13／ｃｍ2である。
より多結晶シリコン膜２６を形成し、フォトリソグラフ
ィー法でレジストパターンを形成し、それをマスクにし
てドライエッチング法により多結晶シリコン膜２６とシ
リコン酸化膜２４をパターン化して多結晶シリコン電極
を形成する。その多結晶シリコン電極とフィールド酸化
膜２２をマスクとしてシリコン基板２０にリンをイオン
注入し、ＬＤＤ(Lightly Doped Drain)構造の低濃度拡
散層Ｎ-層２７を形成する。ここでのイオン注入条件
は、エネルギーが１０〜６０ＫｅＶ、例えば３０Ｋｅ
Ｖ、ドーズ量が１×１０12〜１×１０14／ｃｍ2、例え
ば２×１０13／ｃｍ2である。
【００１５】（Ｄ）ＣＶＤ法によりシリコン酸化膜を形
成し、シリコン基板２０が露出するまでその酸化膜をエ
ッチバックすることにより、多結晶シリコン電極の側面
にサイドウォール２８を形成する。多結晶シリコン電極
及びその側面のサイドウォール８とフィールド酸化膜２
２をマスクとしてシリコン基板２０に砒素を注入してソ
ース・ドレイン領域となるＬＤＤ構造の高濃度拡散層Ｎ
+層２９を形成する。ここでのイオン注入条件は、エネ
ルギーが１０〜６０ＫｅＶ、例えば５０ＫｅＶ、ドーズ
量が１×１０15〜１×１０16／ｃｍ2、例えば６×１０
15／ｃｍ2である。
成し、シリコン基板２０が露出するまでその酸化膜をエ
ッチバックすることにより、多結晶シリコン電極の側面
にサイドウォール２８を形成する。多結晶シリコン電極
及びその側面のサイドウォール８とフィールド酸化膜２
２をマスクとしてシリコン基板２０に砒素を注入してソ
ース・ドレイン領域となるＬＤＤ構造の高濃度拡散層Ｎ
+層２９を形成する。ここでのイオン注入条件は、エネ
ルギーが１０〜６０ＫｅＶ、例えば５０ＫｅＶ、ドーズ
量が１×１０15〜１×１０16／ｃｍ2、例えば６×１０
15／ｃｍ2である。
【００１６】（Ｅ）４×１０-8Torrの真空度まで排気し
たチャンバに、６０ｓｃｃｍでＡｒガスを導入してチャ
ンバ内の圧力を２.０mTorrとし、純度９９.９９８％の
１２インチのチタンターゲットに直流電力６ｋＷを印加
してＤＣスパッタリングを行なう。このとき、成膜室電
位に対して基板電位を−５００Ｖ、ターゲット電位を−
４５０Ｖに設定し、アモルファスチタン膜３０を形成す
る。
たチャンバに、６０ｓｃｃｍでＡｒガスを導入してチャ
ンバ内の圧力を２.０mTorrとし、純度９９.９９８％の
１２インチのチタンターゲットに直流電力６ｋＷを印加
してＤＣスパッタリングを行なう。このとき、成膜室電
位に対して基板電位を−５００Ｖ、ターゲット電位を−
４５０Ｖに設定し、アモルファスチタン膜３０を形成す
る。
【００１７】（Ｆ）Ｘｅアークランプを用いて７５０℃
で３０秒間の急速熱処理を施し、シリコン基板２０上及
び多結晶シリコン電極上に選択的にシリサイド膜３２を
形成する。その後、素子分離領域２２上及びサイドウォ
ール２８上の未反応チタンは水酸化アンモニウムと過酸
化水素水の混合液により除去する。ここで形成されるシ
リサイド膜３２はアモルファスチタン膜をシリサイド化
したものであり、均一にシリサイド化されている。
で３０秒間の急速熱処理を施し、シリコン基板２０上及
び多結晶シリコン電極上に選択的にシリサイド膜３２を
形成する。その後、素子分離領域２２上及びサイドウォ
ール２８上の未反応チタンは水酸化アンモニウムと過酸
化水素水の混合液により除去する。ここで形成されるシ
リサイド膜３２はアモルファスチタン膜をシリサイド化
したものであり、均一にシリサイド化されている。
【００１８】図４はこのようにして形成したシリサイド
膜３２を有するＬＤＤ構造のＭＯＳＦＥＴの一例を示し
たものである。フィールド酸化膜２２とサイドウォール
２８の間のソース・ドレイン領域の基板表面と、多結晶
シリコン電極２６上には均一で連続した薄膜のシリサイ
ド膜３２が形成されている。３４はＰＳＧ膜やＢＰＳＧ
膜などの層間絶縁膜であり、そのコンタクトホールでは
アルミニウム系のメタル配線３８がバリア層３６及びチ
タンシリサイド層３２を介してソース・ドレイン拡散層
２９に接続されている。バリア層３６はＴｉＷなどの高
融点金属合金膜又はＴｉＮなどの高融点金属化合物膜で
ある。
膜３２を有するＬＤＤ構造のＭＯＳＦＥＴの一例を示し
たものである。フィールド酸化膜２２とサイドウォール
２８の間のソース・ドレイン領域の基板表面と、多結晶
シリコン電極２６上には均一で連続した薄膜のシリサイ
ド膜３２が形成されている。３４はＰＳＧ膜やＢＰＳＧ
膜などの層間絶縁膜であり、そのコンタクトホールでは
アルミニウム系のメタル配線３８がバリア層３６及びチ
タンシリサイド層３２を介してソース・ドレイン拡散層
２９に接続されている。バリア層３６はＴｉＷなどの高
融点金属合金膜又はＴｉＮなどの高融点金属化合物膜で
ある。
【００１９】（実施例２）第２の実施例は第１の実施例
と比較すると、チタン膜の形成工程のスパッタリング条
件が異なる。この実施例では４×１０-8Torrの真空度ま
で排気したチャンバに、６０ｓｃｃｍでＮ2とＡｒの混
合ガスを導入してチャンバ内の圧力を２.０mTorrとす
る。この混合雰囲気ガス中のＡｒに対するＮ2の比率を
１５％とする。成膜室電位に対して基板電位を−１４
Ｖ、ターゲット電位を−４５０Ｖとし、純度９９.９９
８％の１２インチのチタンターゲットに直流電力５ｋＷ
を印加してＤＣスパッタリングを行なった。
と比較すると、チタン膜の形成工程のスパッタリング条
件が異なる。この実施例では４×１０-8Torrの真空度ま
で排気したチャンバに、６０ｓｃｃｍでＮ2とＡｒの混
合ガスを導入してチャンバ内の圧力を２.０mTorrとす
る。この混合雰囲気ガス中のＡｒに対するＮ2の比率を
１５％とする。成膜室電位に対して基板電位を−１４
Ｖ、ターゲット電位を−４５０Ｖとし、純度９９.９９
８％の１２インチのチタンターゲットに直流電力５ｋＷ
を印加してＤＣスパッタリングを行なった。
【００２０】得られるチタン膜はアモルファスチタン膜
であり、粒界が存在しない。第１の実施例と同様にＸｅ
アークランプを用いて７５０℃で３０秒間の急速熱処理
を施すと、シリコン基板上及び多結晶シリコン電極上に
選択的にシリサイド膜が形成され、そのシリサイド膜は
均一にシリサイド化された。
であり、粒界が存在しない。第１の実施例と同様にＸｅ
アークランプを用いて７５０℃で３０秒間の急速熱処理
を施すと、シリコン基板上及び多結晶シリコン電極上に
選択的にシリサイド膜が形成され、そのシリサイド膜は
均一にシリサイド化された。
【００２１】（実施例３）第３の実施例は、第１の実施
例と比較すると、チタン膜の形成工程のスパッタリング
条件が異なる。この実施例では４×１０-8Torrの真空度
まで排気したチャンバに、６０ｓｃｃｍでＮ2とＡｒの
混合ガスを導入してチャンバ内の圧力を２.０mTorrとす
る。この混合雰囲気ガス中のＡｒに対するＮ2の比率を
１０％とする。成膜室電位に対して基板電位を−１４
Ｖ、ターゲット電位を−４５０Ｖとし、純度９９.９９
８％の１２インチのチタンターゲットに直流電力５ｋＷ
を印加してＤＣスパッタリングを行なった。この条件で
形成されたチタン膜は多結晶チタン膜である。この多結
晶チタン膜の急速熱処理工程では粒界部分で優先的にシ
リサイド化が起こることなく、均一なシリサイド膜が形
成された。
例と比較すると、チタン膜の形成工程のスパッタリング
条件が異なる。この実施例では４×１０-8Torrの真空度
まで排気したチャンバに、６０ｓｃｃｍでＮ2とＡｒの
混合ガスを導入してチャンバ内の圧力を２.０mTorrとす
る。この混合雰囲気ガス中のＡｒに対するＮ2の比率を
１０％とする。成膜室電位に対して基板電位を−１４
Ｖ、ターゲット電位を−４５０Ｖとし、純度９９.９９
８％の１２インチのチタンターゲットに直流電力５ｋＷ
を印加してＤＣスパッタリングを行なった。この条件で
形成されたチタン膜は多結晶チタン膜である。この多結
晶チタン膜の急速熱処理工程では粒界部分で優先的にシ
リサイド化が起こることなく、均一なシリサイド膜が形
成された。
【００２２】実施例３の条件で単結晶基板上にチタン膜
を形成した後、ランプ加熱によりシリサイド層を形成し
た試料の断面透過電子顕微鏡写真を図５と図６に示す。
図５の倍率は１０万倍、図６の倍率は５０万倍である。
シリコン基板の表面に窒素を含んだチタン層（ＴｉＮ）
が約２００Åの厚さに形成されており、そのＴｉＮ層と
基板との界面に１５０〜３５０Åのチタンシリサイド層
（ＴｉＳｉ）が形成されている。チタンシリサイド層は
基板表面の全面にわたって連続した薄膜であり、また図
６の写真から結晶粒の大きさの分布の幅が小さいことも
わかる。
を形成した後、ランプ加熱によりシリサイド層を形成し
た試料の断面透過電子顕微鏡写真を図５と図６に示す。
図５の倍率は１０万倍、図６の倍率は５０万倍である。
シリコン基板の表面に窒素を含んだチタン層（ＴｉＮ）
が約２００Åの厚さに形成されており、そのＴｉＮ層と
基板との界面に１５０〜３５０Åのチタンシリサイド層
（ＴｉＳｉ）が形成されている。チタンシリサイド層は
基板表面の全面にわたって連続した薄膜であり、また図
６の写真から結晶粒の大きさの分布の幅が小さいことも
わかる。
【００２３】実施例１〜３で得られるシリサイド膜は粒
界部分での優先的なシリサイド化が起こらず、均一なシ
リサイド膜となっているため、後工程のＢＰＳＧ層間絶
縁膜のリフロー工程における８５０℃以上の高温熱処理
においても凝縮化することなく、安定な低抵抗拡散層や
低抵抗ゲート電極を構成することができる。
界部分での優先的なシリサイド化が起こらず、均一なシ
リサイド膜となっているため、後工程のＢＰＳＧ層間絶
縁膜のリフロー工程における８５０℃以上の高温熱処理
においても凝縮化することなく、安定な低抵抗拡散層や
低抵抗ゲート電極を構成することができる。
【００２４】（比較例）実施例と比較してチタン膜の形
成工程のスパッタリング条件を異ならせ、窒素を含まな
い多結晶チタン膜を形成した。そのスパッタリング条件
では、４×１０-8Torrの真空度まで排気したチャンバ
に、６０ｓｃｃｍでＡｒガスを導入してチャンバ内の圧
力を２.０mTorrとする。成膜室電位に対して基板電位を
−１４Ｖ、ターゲット電位を−４５０Ｖとして、純度９
９.９９８％の１２インチのチタンターゲットに直流電
力６ｋＷを印加し、ＤＣスパッタリングを行なった。こ
の条件で形成されたチタン膜は多結晶チタン膜であっ
た。
成工程のスパッタリング条件を異ならせ、窒素を含まな
い多結晶チタン膜を形成した。そのスパッタリング条件
では、４×１０-8Torrの真空度まで排気したチャンバ
に、６０ｓｃｃｍでＡｒガスを導入してチャンバ内の圧
力を２.０mTorrとする。成膜室電位に対して基板電位を
−１４Ｖ、ターゲット電位を−４５０Ｖとして、純度９
９.９９８％の１２インチのチタンターゲットに直流電
力６ｋＷを印加し、ＤＣスパッタリングを行なった。こ
の条件で形成されたチタン膜は多結晶チタン膜であっ
た。
【００２５】比較例で形成したチタン膜はシリサイド化
のための熱処理時に粒界部分で優先的にシリサイド化が
起こり、形成されるシリサイド膜は不均一なものとなっ
た。この不均一なシリサイド膜は後工程の層間絶縁膜の
リフロー工程における８５０℃の熱処理で凝縮化を起こ
し、拡散層及びゲート電極のシート抵抗が増加した。
のための熱処理時に粒界部分で優先的にシリサイド化が
起こり、形成されるシリサイド膜は不均一なものとなっ
た。この不均一なシリサイド膜は後工程の層間絶縁膜の
リフロー工程における８５０℃の熱処理で凝縮化を起こ
し、拡散層及びゲート電極のシート抵抗が増加した。
【００２６】比較例の条件で単結晶基板上にチタン膜を
形成した後、ランプ加熱によりシリサイド層を形成した
試料の断面透過電子顕微鏡写真を図７と図８に示す。図
７の倍率は１０万倍、図８の倍率は５０万倍である。図
７から分かるように、この条件で形成したシリサイド膜
には矢印で示される位置のようにシリサイド膜が形成さ
れていない部分が存在する。また、その拡大写真の図８
から分かるように、シリサイド膜の結晶粒の大きさが不
均一であり、その分布幅が大きい。ＴｉＮ膜の膜厚は約
１００Å、ＴｉＳｉ膜の膜厚は約２００Åである。実施
例３で形成したチタンシリサイド膜と比較例で作成した
チタンシリサイド膜の粒径の分布を表１と表２にそれぞ
れ示す。
形成した後、ランプ加熱によりシリサイド層を形成した
試料の断面透過電子顕微鏡写真を図７と図８に示す。図
７の倍率は１０万倍、図８の倍率は５０万倍である。図
７から分かるように、この条件で形成したシリサイド膜
には矢印で示される位置のようにシリサイド膜が形成さ
れていない部分が存在する。また、その拡大写真の図８
から分かるように、シリサイド膜の結晶粒の大きさが不
均一であり、その分布幅が大きい。ＴｉＮ膜の膜厚は約
１００Å、ＴｉＳｉ膜の膜厚は約２００Åである。実施
例３で形成したチタンシリサイド膜と比較例で作成した
チタンシリサイド膜の粒径の分布を表１と表２にそれぞ
れ示す。
【００２７】
【表１】
【００２８】
【表２】
【００２９】表１における粒径分布から、粒径が０．５
μｍ以上で１．５μｍ未満のものが全体の９０％を占め
ている。これに対し、表２に示される比較例の場合は、
０．５μｍ未満のものが５０％もあり、また１．５μｍ
以上の大きな粒径のものが３０％もある。
μｍ以上で１．５μｍ未満のものが全体の９０％を占め
ている。これに対し、表２に示される比較例の場合は、
０．５μｍ未満のものが５０％もあり、また１．５μｍ
以上の大きな粒径のものが３０％もある。
【００３０】実施例１〜３と比較例により形成したシリ
サイド拡散層及び０.５μｍ幅で多結晶シリコンとシリ
サイドの積層構造のゲート電極（ポリサイド電極）のＢ
ＰＳＧ層間絶縁膜リフロー工程後のシート抵抗値、並び
にシリサイド拡散層上のコンタクト径０.５μｍのコン
タクトホールにおけるコンタクト抵抗値を表３にまとめ
て示す。この結果から比較例では大幅な抵抗値増加がみ
られる。
サイド拡散層及び０.５μｍ幅で多結晶シリコンとシリ
サイドの積層構造のゲート電極（ポリサイド電極）のＢ
ＰＳＧ層間絶縁膜リフロー工程後のシート抵抗値、並び
にシリサイド拡散層上のコンタクト径０.５μｍのコン
タクトホールにおけるコンタクト抵抗値を表３にまとめ
て示す。この結果から比較例では大幅な抵抗値増加がみ
られる。
【００３１】
【表３】
【００３２】実施例ではソース・ドレインがＬＤＤ構造
のＭＯＳＦＥＴを例示しているが、本発明はＬＤＤ構造
に限らず、シングルドレイン又はその他の構造のソース
・ドレインをもつＭＯＳＦＥＴに対しても適用すること
ができる。
のＭＯＳＦＥＴを例示しているが、本発明はＬＤＤ構造
に限らず、シングルドレイン又はその他の構造のソース
・ドレインをもつＭＯＳＦＥＴに対しても適用すること
ができる。
【００３３】
【発明の効果】本発明ではシリサイド化のための高融点
金属膜形成工程をスパッタリング法で行ない、その際の
スパッタリング条件を制御することによってアモルファ
ス高融点金属膜又は粒界を窒素でブロックした多結晶高
融点金属膜とすることによって、その後のシリサイド化
を均一に行なわせ、後工程の高温熱処理においても凝縮
化が起こらず、したがって耐熱性の優れたシリサイド膜
を形成することができる。本発明により形成されたシリ
サイド膜をもつ半導体装置はそのシリサイド膜のシート
抵抗が小さく、また耐熱性にも優れている。
金属膜形成工程をスパッタリング法で行ない、その際の
スパッタリング条件を制御することによってアモルファ
ス高融点金属膜又は粒界を窒素でブロックした多結晶高
融点金属膜とすることによって、その後のシリサイド化
を均一に行なわせ、後工程の高温熱処理においても凝縮
化が起こらず、したがって耐熱性の優れたシリサイド膜
を形成することができる。本発明により形成されたシリ
サイド膜をもつ半導体装置はそのシリサイド膜のシート
抵抗が小さく、また耐熱性にも優れている。
【図１】従来のシリサイド化工程（Ａ）と本発明のシリ
サイド化工程（Ｂ)，(Ｃ）を概略的に示す要部断面図で
ある。
サイド化工程（Ｂ)，(Ｃ）を概略的に示す要部断面図で
ある。
【図２】スパッタリング条件によるチタン膜の結晶状態
の変化を示したものであり、（Ａ）は基板電位効果、
（Ｂ）はスパッタリング雰囲気中の窒素ガス分圧効果を
示している。
の変化を示したものであり、（Ａ）は基板電位効果、
（Ｂ）はスパッタリング雰囲気中の窒素ガス分圧効果を
示している。
【図３】一実施例におけるシリサイド膜形成工程を示す
工程断面図である。
工程断面図である。
【図４】一実施例におけるＭＯＳＦＥＴを示す断面図で
ある。
ある。
【図５】一実施例の方法によりシリサイド層を形成した
試料の倍率１０万倍での断面透過電子顕微鏡写真であ
る。
試料の倍率１０万倍での断面透過電子顕微鏡写真であ
る。
【図６】同実施例の方法によりシリサイド層を形成した
試料の倍率５０万倍での断面透過電子顕微鏡写真であ
る。
試料の倍率５０万倍での断面透過電子顕微鏡写真であ
る。
【図７】比較例の方法によりシリサイド層を形成した試
料の倍率１０万倍での断面透過電子顕微鏡写真である。
料の倍率１０万倍での断面透過電子顕微鏡写真である。
【図８】同比較例の方法によりシリサイド層を形成した
試料の倍率５０万倍での断面透過電子顕微鏡写真であ
る。
試料の倍率５０万倍での断面透過電子顕微鏡写真であ
る。
【符号の説明】 ２，２０ シリコン基板 １０ アモルファス高融点金属膜 １４ 窒素含有多結晶高融点金属膜 １６ 粒界 １２，１８，３２ シリサイド膜 ２６ 多結晶シリコン電極 ２８ サイドウォール ３０ アモルファスチタン膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−231715（ＪＰ，Ａ) 特開 平２−96374（ＪＰ，Ａ) 特開 平２−3917（ＪＰ，Ａ) 特開 昭62−50462（ＪＰ，Ａ) 特開 昭57−198635（ＪＰ，Ａ) 特開 昭63−4062（ＪＰ，Ａ) 特開 平２−251140（ＪＰ，Ａ) 特開 平５−102074（ＪＰ，Ａ) 特開 平７−254574（ＪＰ，Ａ) 特開 平６−283465（ＪＰ，Ａ) 特開 平４−74863（ＪＰ，Ａ) 特開 平２−230739（ＪＰ，Ａ) 特開 平２−58874（ＪＰ，Ａ) 特開 昭62−76560（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 301 H01L 21/336 H01L 21/768 H01L 29/78
Claims (2)
- 【請求項１】 単結晶シリコン基板の露出部とその基板
上に絶縁膜を介して形成されパターン化された多結晶シ
リコン膜の少なくとも一方には金属シリサイド膜が形成
され、その金属シリサイド膜は連続した薄膜であり、そ
の結晶粒径の平均値が０．５μｍ以上で１．５μｍ未満
であることを特徴とする半導体装置。 - 【請求項２】 金属シリサイド膜の結晶粒径が０．５μ
ｍ以上で１．５μｍ未満のものが全体の８０％以上を占
めている請求項１に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10443894A JP3262676B2 (ja) | 1993-06-25 | 1994-04-19 | 半導体装置 |
| US08/264,447 US5545925A (en) | 1993-04-19 | 1994-06-23 | Semiconductor device having a metallic silicide layer for improved operational rates |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18002493 | 1993-06-25 | ||
| JP5-180024 | 1993-06-25 | ||
| JP10443894A JP3262676B2 (ja) | 1993-06-25 | 1994-04-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774129A JPH0774129A (ja) | 1995-03-17 |
| JP3262676B2 true JP3262676B2 (ja) | 2002-03-04 |
Family
ID=26444912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10443894A Expired - Lifetime JP3262676B2 (ja) | 1993-04-19 | 1994-04-19 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5545925A (ja) |
| JP (1) | JP3262676B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100198621B1 (ko) * | 1995-12-26 | 1999-06-15 | 구본준 | 반도체소자의 실리사이드막 형성방법 |
| JP3191728B2 (ja) | 1997-06-23 | 2001-07-23 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6136682A (en) * | 1997-10-20 | 2000-10-24 | Motorola Inc. | Method for forming a conductive structure having a composite or amorphous barrier layer |
| US6087214A (en) * | 1998-04-29 | 2000-07-11 | Vlsi Technology, Inc. | Arrangement and method for DRAM cell using shallow trench isolation |
| JP2002118078A (ja) * | 2000-10-12 | 2002-04-19 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| JP2005217176A (ja) * | 2004-01-29 | 2005-08-11 | Tokyo Electron Ltd | 半導体装置および積層膜の形成方法 |
| US20050253205A1 (en) * | 2004-05-17 | 2005-11-17 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
| KR100843879B1 (ko) * | 2007-03-15 | 2008-07-03 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| JP5504784B2 (ja) | 2009-03-18 | 2014-05-28 | 株式会社リコー | 面発光レーザ、面発光レーザアレイ、光走査装置及び画像形成装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860086A (en) * | 1983-08-30 | 1989-08-22 | Hitachi, Ltd. | Semiconductor device |
| US4974046A (en) * | 1986-07-02 | 1990-11-27 | National Seimconductor Corporation | Bipolar transistor with polysilicon stringer base contact |
| JPH07114214B2 (ja) * | 1987-08-03 | 1995-12-06 | 三菱電機株式会社 | 半導体装置 |
| US5336911A (en) * | 1988-05-10 | 1994-08-09 | Seiko Epson Corporation | Semiconductor device |
| JPH0258874A (ja) * | 1988-08-24 | 1990-02-28 | Nec Corp | 半導体集積回路装置 |
| US5221853A (en) * | 1989-01-06 | 1993-06-22 | International Business Machines Corporation | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region |
-
1994
- 1994-04-19 JP JP10443894A patent/JP3262676B2/ja not_active Expired - Lifetime
- 1994-06-23 US US08/264,447 patent/US5545925A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5545925A (en) | 1996-08-13 |
| JPH0774129A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3285934B2 (ja) | 半導体装置の製造方法 | |
| JP3781666B2 (ja) | ゲート電極の形成方法及びゲート電極構造 | |
| US6451690B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
| US5739064A (en) | Second implanted matrix for agglomeration control and thermal stability | |
| US6004871A (en) | Implant enhancement of titanium silicidation | |
| JP2861869B2 (ja) | 半導体装置の製造方法 | |
| US20080299720A1 (en) | STABILIZATION OF Ni MONOSILICIDE THIN FILMS IN CMOS DEVICES USING IMPLANTATION OF IONS BEFORE SILICIDATION | |
| US5828131A (en) | Low temperature formation of low resistivity titanium silicide | |
| JPS5830162A (ja) | 電極の形成方法 | |
| EP0694962A2 (en) | Prevention of agglomeration and inversion in a semiconductor polycide process | |
| JP2720827B2 (ja) | 半導体装置の製造方法 | |
| KR0148684B1 (ko) | 반도체 디바이스의 제조방법 | |
| JP3195197B2 (ja) | 導体および半導体装置の製造方法 | |
| JP3262676B2 (ja) | 半導体装置 | |
| JP3305301B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
| US6069045A (en) | Method of forming C49-structure tungsten-containing titanium salicide structure | |
| US8034715B2 (en) | Method of fabricating semiconductor integrated circuit device | |
| JP2930042B2 (ja) | 半導体装置の製造方法 | |
| JP3639009B2 (ja) | Ｔｉシリサイド層を有する半導体装置の製造方法 | |
| JPH11195619A (ja) | 半導体装置の製造方法 | |
| JP2900897B2 (ja) | 半導体装置の製造方法 | |
| JP3076243B2 (ja) | 半導体装置および該半導体装置の製造方法 | |
| JPH06177067A (ja) | 半導体集積回路装置の製造方法 | |
| JP2003031522A (ja) | 半導体素子の製造方法 | |
| JPH0950973A (ja) | シリサイド層の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |