JP3262676B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3262676B2
JP3262676B2 JP10443894A JP10443894A JP3262676B2 JP 3262676 B2 JP3262676 B2 JP 3262676B2 JP 10443894 A JP10443894 A JP 10443894A JP 10443894 A JP10443894 A JP 10443894A JP 3262676 B2 JP3262676 B2 JP 3262676B2
Authority
JP
Japan
Prior art keywords
film
titanium
silicide
substrate
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10443894A
Other languages
English (en)
Other versions
JPH0774129A (ja
Inventor
克成 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP10443894A priority Critical patent/JP3262676B2/ja
Priority to US08/264,447 priority patent/US5545925A/en
Publication of JPH0774129A publication Critical patent/JPH0774129A/ja
Application granted granted Critical
Publication of JP3262676B2 publication Critical patent/JP3262676B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は大規模集積回路装置を含
む半導体装置とその製造方法に関し、特に基板と金属配
線層のコンタクト部分やゲート電極のシリサイド化に特
徴を有する半導体装置とその製造方法に関するものであ
る。
【0002】
【従来の技術】半導体集積回路装置が大規模になり、パ
ターンが微細化されるにともなって、高速動作をさせる
ために基板とメタル配線との間のコンタクト抵抗や、配
線やゲート電極の低抵抗化のために、シリサイド化する
方法が採用されている。シリサイド化では、シリコン基
板の露出部や多結晶シリコン配線上にスパッタリング法
を用いてチタンなどの高融点金属多結晶膜を形成し、窒
素雰囲気中で急速熱処理を施すことによって基板露出部
や多結晶シリコン膜と接している部分の金属膜をシリサ
イド化する方法が行なわれている。図1(A)はそのよ
うな従来のシリサイド化工程を示したものである。シリ
コン基板2上にスパッタリング法により多結晶チタン膜
4を形成する。チタン膜4形成の通常のスパッタリング
条件は、DCスパッタリング法で、グラウンド電位の成
膜室に対してターゲットを−400〜−600V、基板
を−10〜−100Vに設定し、スパッタリング雰囲気
をArガスとしたものである。(a1)に示されるよう
に、多結晶チタン膜4には結晶粒界6が存在する。この
多結晶チタン膜4を急速熱処理によりシリサイド化する
が、その際シリサイド化は不安定な粒界部分6から優先
的に進行するため、(a2)に示されるように、形成さ
れるシリサイド膜8が不均一なものとなる。はなはだし
い場合は、シリサイド膜形成の急速熱処理おいて、拡散
層上及びゲート電極上のシリサイド膜が形成されるべき
部分で、局部的にシリサイド膜の存在しない不連続なシ
リサイド層となる。また、シリサイド膜の結晶粒界は数
100nmの大きさのものから数μmのものまで広い範
囲にわたって分布している。
【0003】このように、拡散層とゲート電極表面に不
連続なシリサイド膜が形成されると、シリサイド膜のシ
ート抵抗が大きくなる。また、結晶粒界が数100nm
から数μmの広い範囲にわたって分布すると、1μm以
下というような幅の狭いゲート電極を形成したときにそ
のシート抵抗が不均一となる。
【0004】さらに、不均一なシリサイド膜では、その
後の層間絶縁膜の形成時などの熱処理工程において凝縮
化(agglomeration;アグロメレーション)が起こる問
題がある。そこで、シリサイド膜の凝縮化を防ぐ1つの
方法として、シリコン基板露出部や多結晶シリコン膜上
に多結晶チタン膜を形成した後、窒素をイオン注入し、
その後に熱処理を施してシリサイド化する方法が提案さ
れている(IEEE 1990,VMIC Conf., pp.310〜316 参
照)。
【0005】
【発明が解決しようとする課題】引例に紹介されている
方法は、イオン注入工程が加わることにより製造装置の
稼動率が悪化する問題がある。本発明の目的は、シート
抵抗の小さい金属シリサイド層を有する半導体装置を提
供することである。
【0006】
【課題を解決するための手段】本発明の半導体装置は、
単結晶シリコン基板の露出部とその基板上に絶縁膜を介
して形成されパターン化された多結晶シリコン膜の少な
くとも一方に金属シリサイド膜が形成され、その金属シ
リサイド膜が連続した薄膜であり、その結晶粒径の平均
値が0.5μm以上で1.5μm未満である。また、金
属シリサイド膜の結晶粒径が0.5μm以上で1.5μ
m未満のものが全体の80%以上を占めていることが好
ましい。
【0007】本発明の半導体装置を製造する方法とし
て、その金属シリサイド膜形成工程では単結晶シリコン
基板の露出部とその基板上に絶縁膜を介して形成されパ
ターン化された多結晶シリコン膜の少なくとも一方を有
する下地上に、アモルファス高融点金属膜を形成した
後、熱処理を施して前記基板露出部及び多結晶シリコン
膜上に選択的に金属シリサイド膜を形成することができ
。好ましい態様では、そのアモルファス高融点金属膜
はスパッタリング法で形成されたチタン膜であり、基板
電位をターゲット電位と同程度又はそれよりも負の高電
圧に保って行なうことにより、又はスパッタリング雰囲
気中に窒素を含有させ、その窒素分圧を制御することに
より形成することができる。
【0008】他の態様の金属シリサイド膜形成工程で
は、単結晶シリコン基板の露出部とその基板上に絶縁膜
を介して形成されパターン化された多結晶シリコン膜の
少なくとも一方を有する下地上に、スパッタリング法に
よりスパッタリング雰囲気中に窒素を含有させ、その窒
素分圧を制御することにより膜中に窒素を含んだ多結晶
高融点金属膜を形成した後、熱処理を施して前記基板露
出部及び多結晶シリコン膜上に選択的に金属シリサイド
膜を形成する。
【0009】図1(B)はチタンなどの高融点金属膜を
アモルファス状態に形成することによってシリサイド膜
の凝縮化を防ぐ方法を示したものである。(b1)に示
されるように、シリコン基板2上にアモルファス高融点
金属膜10を形成するが、アモルファス金属膜10はス
パッタリング時の条件を制御することによって形成する
ことができる。1つの方法はスパッタリングの際、DC
スパッタリング法で、ターゲット電位が成膜室電位に対
して−400〜−600Vに保たれているとして、基板
電位を成膜室電位に対して−500Vというような負の
高電圧に保つことである。アモルファス化させるための
他の方法は、通常のDCスパッタリング条件で、スパッ
タリング雰囲気中に所定の分圧の窒素を含有させること
である。粒界の存在しないアモルファス金属膜10を急
速熱処理してシリサイド化することにより、(b2)に
示されるように、均一なシリサイド膜12を形成するこ
とができる。
【0010】図1(C)はチタンなどの高融点金属膜を
窒素を含んだ多結晶状態に形成することによってシリサ
イド膜の凝縮化を防ぐ方法を示したものである。(c
1)に示されるように、シリコン基板2上に多結晶高融
点金属膜14を形成するが、この多結晶高融点金属膜1
4は粒界部分に窒素原子を高濃度に有する窒素含有チタ
ン膜などの多結晶高融点金属膜である。このような多結
晶高融点金属膜14は、通常条件のDCスパッタリング
時にスパッタリング雰囲気に所定の分圧で窒素ガスを含
有させることによって形成することができる。この窒素
含有高融点金属膜14に急速熱処理を施すと、(c2)
に示されるように、得られるシリサイド膜18は均一な
ものとなる。これはその粒界16に窒素原子と高融点金
属原子との結合が存在し、粒界部分での拡散障壁が高く
なって、つまり粒界が窒素でブロックされて、粒界から
優先的にシリサイド化されることがなくなるためである
と考えられる。均一なシリサイド膜12,18は高温処
理時に凝縮化しにくく、耐熱性に優れたものとなる。
【0011】チタン膜をスパッタリング法により形成す
る際の基板電位効果と雰囲気中の窒素分圧効果について
図2により説明する。図2(A)は成膜室電位に対する
基板電位を変えた場合に、形成されるチタン膜のX線回
折スペクトルを表わしたものである。ターゲット電位は
成膜室電位に対して−450Vに設定した。それらのチ
タン膜は、4×10-8Torrの真空度まで排気したチャン
バに、60sccmでArガスを導入してチャンバ内の
圧力を2.0mTorrとし、純度99.998%の12イン
チのチタンターゲットに直流電力6kWを印加してスパ
ッタリングを行なって形成したものである。このときの
基板に印加する負電圧を種々に変化させることによって
得られるチタン膜の結晶配向性が変化する。基板電位0
V〜−300VではTiの(010)結晶面と(00
2)結晶面がみられ、多結晶状態であることが分かる。
基板電位が−500Vでは結晶面がみられなくなり、得
られるチタン膜はアモルファス膜であることが分かる。
【0012】図2(B)は雰囲気中の窒素ガス分圧を変
えて形成したチタン膜のX線回折スペクトルを表わした
ものである。それらのチタン膜は、4×10-8Torrの真
空度まで排気したチャンバに、60sccmでN2とA
rの混合ガスを導入してチャンバ内の圧力を2.0mTorr
とし、純度99.998%の12インチのチタンターゲ
ットに直流電力5kWを印加してスパッタリングを行な
って形成したものである。成膜室電位に対して基板電位
を−14V、ターゲット電位を−450Vとし、混合雰
囲気ガス中のArに対するN2の比率を10〜50%の
範囲で変えた。窒素の割合が10%では多結晶チタン膜
が形成され、15〜20%ではアモルファスチタン膜が
形成され、25〜50%では多結晶TiN膜が形成され
た。
【0013】
【実施例】(実施例1)図3により第1の実施例を説明
する。 (A)単結晶シリコン(100)基板20上に、既知の
選択酸化法(LOCOS法)により、素子分離領域にを
形成する。 (B)熱酸化法によりシリコン基板露出部に約150Å
の厚さのシリコン酸化膜24を形成する。
【0014】(C)シリコン酸化膜24上にCVD法に
より多結晶シリコン膜26を形成し、フォトリソグラフ
ィー法でレジストパターンを形成し、それをマスクにし
てドライエッチング法により多結晶シリコン膜26とシ
リコン酸化膜24をパターン化して多結晶シリコン電極
を形成する。その多結晶シリコン電極とフィールド酸化
膜22をマスクとしてシリコン基板20にリンをイオン
注入し、LDD(Lightly Doped Drain)構造の低濃度拡
散層N-層27を形成する。ここでのイオン注入条件
は、エネルギーが10〜60KeV、例えば30Ke
V、ドーズ量が1×1012〜1×1014/cm2、例え
ば2×1013/cm2である。
【0015】(D)CVD法によりシリコン酸化膜を形
成し、シリコン基板20が露出するまでその酸化膜をエ
ッチバックすることにより、多結晶シリコン電極の側面
にサイドウォール28を形成する。多結晶シリコン電極
及びその側面のサイドウォール8とフィールド酸化膜2
2をマスクとしてシリコン基板20に砒素を注入してソ
ース・ドレイン領域となるLDD構造の高濃度拡散層N
+層29を形成する。ここでのイオン注入条件は、エネ
ルギーが10〜60KeV、例えば50KeV、ドーズ
量が1×1015〜1×1016/cm2、例えば6×10
15/cm2である。
【0016】(E)4×10-8Torrの真空度まで排気し
たチャンバに、60sccmでArガスを導入してチャ
ンバ内の圧力を2.0mTorrとし、純度99.998%の
12インチのチタンターゲットに直流電力6kWを印加
してDCスパッタリングを行なう。このとき、成膜室電
位に対して基板電位を−500V、ターゲット電位を−
450Vに設定し、アモルファスチタン膜30を形成す
る。
【0017】(F)Xeアークランプを用いて750℃
で30秒間の急速熱処理を施し、シリコン基板20上及
び多結晶シリコン電極上に選択的にシリサイド膜32を
形成する。その後、素子分離領域22上及びサイドウォ
ール28上の未反応チタンは水酸化アンモニウムと過酸
化水素水の混合液により除去する。ここで形成されるシ
リサイド膜32はアモルファスチタン膜をシリサイド化
したものであり、均一にシリサイド化されている。
【0018】図4はこのようにして形成したシリサイド
膜32を有するLDD構造のMOSFETの一例を示し
たものである。フィールド酸化膜22とサイドウォール
28の間のソース・ドレイン領域の基板表面と、多結晶
シリコン電極26上には均一で連続した薄膜のシリサイ
ド膜32が形成されている。34はPSG膜やBPSG
膜などの層間絶縁膜であり、そのコンタクトホールでは
アルミニウム系のメタル配線38がバリア層36及びチ
タンシリサイド層32を介してソース・ドレイン拡散層
29に接続されている。バリア層36はTiWなどの高
融点金属合金膜又はTiNなどの高融点金属化合物膜で
ある。
【0019】(実施例2)第2の実施例は第1の実施例
と比較すると、チタン膜の形成工程のスパッタリング条
件が異なる。この実施例では4×10-8Torrの真空度ま
で排気したチャンバに、60sccmでN2とArの混
合ガスを導入してチャンバ内の圧力を2.0mTorrとす
る。この混合雰囲気ガス中のArに対するN2の比率を
15%とする。成膜室電位に対して基板電位を−14
V、ターゲット電位を−450Vとし、純度99.99
8%の12インチのチタンターゲットに直流電力5kW
を印加してDCスパッタリングを行なった。
【0020】得られるチタン膜はアモルファスチタン膜
であり、粒界が存在しない。第1の実施例と同様にXe
アークランプを用いて750℃で30秒間の急速熱処理
を施すと、シリコン基板上及び多結晶シリコン電極上に
選択的にシリサイド膜が形成され、そのシリサイド膜は
均一にシリサイド化された。
【0021】(実施例3)第3の実施例は、第1の実施
例と比較すると、チタン膜の形成工程のスパッタリング
条件が異なる。この実施例では4×10-8Torrの真空度
まで排気したチャンバに、60sccmでN2とArの
混合ガスを導入してチャンバ内の圧力を2.0mTorrとす
る。この混合雰囲気ガス中のArに対するN2の比率を
10%とする。成膜室電位に対して基板電位を−14
V、ターゲット電位を−450Vとし、純度99.99
8%の12インチのチタンターゲットに直流電力5kW
を印加してDCスパッタリングを行なった。この条件で
形成されたチタン膜は多結晶チタン膜である。この多結
晶チタン膜の急速熱処理工程では粒界部分で優先的にシ
リサイド化が起こることなく、均一なシリサイド膜が形
成された。
【0022】実施例3の条件で単結晶基板上にチタン膜
を形成した後、ランプ加熱によりシリサイド層を形成し
た試料の断面透過電子顕微鏡写真を図5と図6に示す。
図5の倍率は10万倍、図6の倍率は50万倍である。
シリコン基板の表面に窒素を含んだチタン層(TiN)
が約200Åの厚さに形成されており、そのTiN層と
基板との界面に150〜350Åのチタンシリサイド層
(TiSi)が形成されている。チタンシリサイド層は
基板表面の全面にわたって連続した薄膜であり、また図
6の写真から結晶粒の大きさの分布の幅が小さいことも
わかる。
【0023】実施例1〜3で得られるシリサイド膜は粒
界部分での優先的なシリサイド化が起こらず、均一なシ
リサイド膜となっているため、後工程のBPSG層間絶
縁膜のリフロー工程における850℃以上の高温熱処理
においても凝縮化することなく、安定な低抵抗拡散層や
低抵抗ゲート電極を構成することができる。
【0024】(比較例)実施例と比較してチタン膜の形
成工程のスパッタリング条件を異ならせ、窒素を含まな
い多結晶チタン膜を形成した。そのスパッタリング条件
では、4×10-8Torrの真空度まで排気したチャンバ
に、60sccmでArガスを導入してチャンバ内の圧
力を2.0mTorrとする。成膜室電位に対して基板電位を
−14V、ターゲット電位を−450Vとして、純度9
9.998%の12インチのチタンターゲットに直流電
力6kWを印加し、DCスパッタリングを行なった。こ
の条件で形成されたチタン膜は多結晶チタン膜であっ
た。
【0025】比較例で形成したチタン膜はシリサイド化
のための熱処理時に粒界部分で優先的にシリサイド化が
起こり、形成されるシリサイド膜は不均一なものとなっ
た。この不均一なシリサイド膜は後工程の層間絶縁膜の
リフロー工程における850℃の熱処理で凝縮化を起こ
し、拡散層及びゲート電極のシート抵抗が増加した。
【0026】比較例の条件で単結晶基板上にチタン膜を
形成した後、ランプ加熱によりシリサイド層を形成した
試料の断面透過電子顕微鏡写真を図7と図8に示す。図
7の倍率は10万倍、図8の倍率は50万倍である。図
7から分かるように、この条件で形成したシリサイド膜
には矢印で示される位置のようにシリサイド膜が形成さ
れていない部分が存在する。また、その拡大写真の図8
から分かるように、シリサイド膜の結晶粒の大きさが不
均一であり、その分布幅が大きい。TiN膜の膜厚は約
100Å、TiSi膜の膜厚は約200Åである。実施
例3で形成したチタンシリサイド膜と比較例で作成した
チタンシリサイド膜の粒径の分布を表1と表2にそれぞ
れ示す。
【0027】
【表1】
【0028】
【表2】
【0029】表1における粒径分布から、粒径が0.5
μm以上で1.5μm未満のものが全体の90%を占め
ている。これに対し、表2に示される比較例の場合は、
0.5μm未満のものが50%もあり、また1.5μm
以上の大きな粒径のものが30%もある。
【0030】実施例1〜3と比較例により形成したシリ
サイド拡散層及び0.5μm幅で多結晶シリコンとシリ
サイドの積層構造のゲート電極(ポリサイド電極)のB
PSG層間絶縁膜リフロー工程後のシート抵抗値、並び
にシリサイド拡散層上のコンタクト径0.5μmのコン
タクトホールにおけるコンタクト抵抗値を表3にまとめ
て示す。この結果から比較例では大幅な抵抗値増加がみ
られる。
【0031】
【表3】
【0032】実施例ではソース・ドレインがLDD構造
のMOSFETを例示しているが、本発明はLDD構造
に限らず、シングルドレイン又はその他の構造のソース
・ドレインをもつMOSFETに対しても適用すること
ができる。
【0033】
【発明の効果】本発明ではシリサイド化のための高融点
金属膜形成工程をスパッタリング法で行ない、その際の
スパッタリング条件を制御することによってアモルファ
ス高融点金属膜又は粒界を窒素でブロックした多結晶高
融点金属膜とすることによって、その後のシリサイド化
を均一に行なわせ、後工程の高温熱処理においても凝縮
化が起こらず、したがって耐熱性の優れたシリサイド膜
を形成することができる。本発明により形成されたシリ
サイド膜をもつ半導体装置はそのシリサイド膜のシート
抵抗が小さく、また耐熱性にも優れている。
【図面の簡単な説明】
【図1】従来のシリサイド化工程(A)と本発明のシリ
サイド化工程(B),(C)を概略的に示す要部断面図で
ある。
【図2】スパッタリング条件によるチタン膜の結晶状態
の変化を示したものであり、(A)は基板電位効果、
(B)はスパッタリング雰囲気中の窒素ガス分圧効果を
示している。
【図3】一実施例におけるシリサイド膜形成工程を示す
工程断面図である。
【図4】一実施例におけるMOSFETを示す断面図で
ある。
【図5】一実施例の方法によりシリサイド層を形成した
試料の倍率10万倍での断面透過電子顕微鏡写真であ
る。
【図6】同実施例の方法によりシリサイド層を形成した
試料の倍率50万倍での断面透過電子顕微鏡写真であ
る。
【図7】比較例の方法によりシリサイド層を形成した試
料の倍率10万倍での断面透過電子顕微鏡写真である。
【図8】同比較例の方法によりシリサイド層を形成した
試料の倍率50万倍での断面透過電子顕微鏡写真であ
る。
【符号の説明】 2,20 シリコン基板 10 アモルファス高融点金属膜 14 窒素含有多結晶高融点金属膜 16 粒界 12,18,32 シリサイド膜 26 多結晶シリコン電極 28 サイドウォール 30 アモルファスチタン膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−231715(JP,A) 特開 平2−96374(JP,A) 特開 平2−3917(JP,A) 特開 昭62−50462(JP,A) 特開 昭57−198635(JP,A) 特開 昭63−4062(JP,A) 特開 平2−251140(JP,A) 特開 平5−102074(JP,A) 特開 平7−254574(JP,A) 特開 平6−283465(JP,A) 特開 平4−74863(JP,A) 特開 平2−230739(JP,A) 特開 平2−58874(JP,A) 特開 昭62−76560(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 301 H01L 21/336 H01L 21/768 H01L 29/78

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 単結晶シリコン基板の露出部とその基板
    上に絶縁膜を介して形成されパターン化された多結晶シ
    リコン膜の少なくとも一方には金属シリサイド膜が形成
    され、その金属シリサイド膜は連続した薄膜であり、そ
    の結晶粒径の平均値が0.5μm以上で1.5μm未満
    であることを特徴とする半導体装置。
  2. 【請求項2】 金属シリサイド膜の結晶粒径が0.5μ
    m以上で1.5μm未満のものが全体の80%以上を占
    めている請求項に記載の半導体装置。
JP10443894A 1993-04-19 1994-04-19 半導体装置 Expired - Lifetime JP3262676B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10443894A JP3262676B2 (ja) 1993-06-25 1994-04-19 半導体装置
US08/264,447 US5545925A (en) 1993-04-19 1994-06-23 Semiconductor device having a metallic silicide layer for improved operational rates

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP18002493 1993-06-25
JP5-180024 1993-06-25
JP10443894A JP3262676B2 (ja) 1993-06-25 1994-04-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH0774129A JPH0774129A (ja) 1995-03-17
JP3262676B2 true JP3262676B2 (ja) 2002-03-04

Family

ID=26444912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10443894A Expired - Lifetime JP3262676B2 (ja) 1993-04-19 1994-04-19 半導体装置

Country Status (2)

Country Link
US (1) US5545925A (ja)
JP (1) JP3262676B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100198621B1 (ko) * 1995-12-26 1999-06-15 구본준 반도체소자의 실리사이드막 형성방법
JP3191728B2 (ja) 1997-06-23 2001-07-23 日本電気株式会社 半導体装置及びその製造方法
US6136682A (en) * 1997-10-20 2000-10-24 Motorola Inc. Method for forming a conductive structure having a composite or amorphous barrier layer
US6087214A (en) * 1998-04-29 2000-07-11 Vlsi Technology, Inc. Arrangement and method for DRAM cell using shallow trench isolation
JP2002118078A (ja) * 2000-10-12 2002-04-19 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2005217176A (ja) * 2004-01-29 2005-08-11 Tokyo Electron Ltd 半導体装置および積層膜の形成方法
US20050253205A1 (en) * 2004-05-17 2005-11-17 Fujitsu Limited Semiconductor device and method for fabricating the same
KR100843879B1 (ko) * 2007-03-15 2008-07-03 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP5504784B2 (ja) 2009-03-18 2014-05-28 株式会社リコー 面発光レーザ、面発光レーザアレイ、光走査装置及び画像形成装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860086A (en) * 1983-08-30 1989-08-22 Hitachi, Ltd. Semiconductor device
US4974046A (en) * 1986-07-02 1990-11-27 National Seimconductor Corporation Bipolar transistor with polysilicon stringer base contact
JPH07114214B2 (ja) * 1987-08-03 1995-12-06 三菱電機株式会社 半導体装置
US5336911A (en) * 1988-05-10 1994-08-09 Seiko Epson Corporation Semiconductor device
JPH0258874A (ja) * 1988-08-24 1990-02-28 Nec Corp 半導体集積回路装置
US5221853A (en) * 1989-01-06 1993-06-22 International Business Machines Corporation MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region

Also Published As

Publication number Publication date
US5545925A (en) 1996-08-13
JPH0774129A (ja) 1995-03-17

Similar Documents

Publication Publication Date Title
JP3285934B2 (ja) 半導体装置の製造方法
JP3781666B2 (ja) ゲート電極の形成方法及びゲート電極構造
US6451690B1 (en) Method of forming electrode structure and method of fabricating semiconductor device
US5739064A (en) Second implanted matrix for agglomeration control and thermal stability
US6004871A (en) Implant enhancement of titanium silicidation
JP2861869B2 (ja) 半導体装置の製造方法
US20080299720A1 (en) STABILIZATION OF Ni MONOSILICIDE THIN FILMS IN CMOS DEVICES USING IMPLANTATION OF IONS BEFORE SILICIDATION
US5828131A (en) Low temperature formation of low resistivity titanium silicide
JPS5830162A (ja) 電極の形成方法
EP0694962A2 (en) Prevention of agglomeration and inversion in a semiconductor polycide process
JP2720827B2 (ja) 半導体装置の製造方法
KR0148684B1 (ko) 반도체 디바이스의 제조방법
JP3195197B2 (ja) 導体および半導体装置の製造方法
JP3262676B2 (ja) 半導体装置
JP3305301B2 (ja) 電極構造体の形成方法及び半導体装置の製造方法
US6069045A (en) Method of forming C49-structure tungsten-containing titanium salicide structure
US8034715B2 (en) Method of fabricating semiconductor integrated circuit device
JP2930042B2 (ja) 半導体装置の製造方法
JP3639009B2 (ja) Tiシリサイド層を有する半導体装置の製造方法
JPH11195619A (ja) 半導体装置の製造方法
JP2900897B2 (ja) 半導体装置の製造方法
JP3076243B2 (ja) 半導体装置および該半導体装置の製造方法
JPH06177067A (ja) 半導体集積回路装置の製造方法
JP2003031522A (ja) 半導体素子の製造方法
JPH0950973A (ja) シリサイド層の形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 12

EXPY Cancellation because of completion of term