JPS5830162A - 電極の形成方法 - Google Patents

電極の形成方法

Info

Publication number
JPS5830162A
JPS5830162A JP57131337A JP13133782A JPS5830162A JP S5830162 A JPS5830162 A JP S5830162A JP 57131337 A JP57131337 A JP 57131337A JP 13133782 A JP13133782 A JP 13133782A JP S5830162 A JPS5830162 A JP S5830162A
Authority
JP
Japan
Prior art keywords
silicon
layer
silicide
polycrystalline silicon
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57131337A
Other languages
English (en)
Other versions
JPH0234455B2 (ja
Inventor
ヘンリ−・ジヨン・ゲイペル・ジユニア
ニング・シ−
チヤ−ルズ・ウイリアム・コバ−ガ−・サ−ド
ラリ−・アラン・ネスビツト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5830162A publication Critical patent/JPS5830162A/ja
Publication of JPH0234455B2 publication Critical patent/JPH0234455B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、集積回路電極構造体の形成方法に係り、更に
具体的に云えば、自己整合ゲー）ＭＯ８ＦＥＴ素子のた
めの高導電率の多結晶シリコン電極を設けるための技術
に係る。
先行技術 集積回路技術の発展は、より高いレベルの集積度を得る
ために、絶えず減少するりソグラフイ寸法及び垂直方向
の素子寸法の使用を伴う。本来的に生じる伝播遅延の相
対的増加は、特に多レベルの相互接続導体が用いられて
いる場合に、相互接続技術に更に大きな重要性を与える
ことになった。
多結晶シリコンは、温度に対して高い安定性を有しそし
て直接的酸化によって自己表面安定化（５ｅｌｆ−ｐａ
ｓｓ’１ｖａｔｉｏｎ　）による安定した絶縁を達成し
得るので、ＭＯ８ＦＥＴ技術に於て広く用いられている
。多結晶シリマンに於ける１つの好ましくない特性は、
５００μΩ−副のオーダーの比較的高い抵抗率を有する
ことである。
多結晶シリコン相互接続技術に代る５つの代替的技術が
従来に於て提案されており、広く研究されている。その
１つの技術に於て、多結晶シリコンよりも大きいオーダ
ーの高導電率を有する、モリブデン及びタングステンの
如き耐熱性金属が提案されたが、それらは自己表面安定
化による安定した酸化物全形成する重要な能力を有して
いない。
もう１つの技術に於て、比較的高い導電率、高い溶融点
、及び小さい粒度含有し、そして二酸化シリコン絶縁層
と適合し得る、耐熱性金属珪化物が提案されている。し
かしながら、珪化物は限定された自己表面安定化能力し
か有していない。多結晶シリコンの電気的界面特性を保
持し且つ耐熱性金属系の高い導電率を与える、第３の代
替的技術は、Ｉ　ＢＭ　　Ｔｅｃｈｎｉｃａｌ　　Ｄｉ
ｓｃｌｏｓｕｒｅＢｕｌｌｅｔ−ｉｎ、　１９７４年１
１月、第１８３１頁乃至第１’　８５　！１頁に於てＲ
ｔｄｅｏｕｔにより提案されている。この技術に於ては
、珪化物形成金属の層が、露出されている多結晶シリコ
ン上のみに珪化物層が局部的に形成される様に、先に限
定されている多結晶シリコン・ゲート電極上に付着され
る。表面安定化は二酸化シリコン層の化学的気相付着に
よって達成される。
上記のＲｉｄｅｏｕｔによる技術の改良技術が米国特許
第４１８０５９６号の明細書に開示されており、この技
術に於ては、個別の珪化物層を形成するために、耐熱性
金属及びシリコンが、電極を限定する前に、二酸化シリ
コン又は多結晶シリコン上に、同時に蒸着される。所望
の電極パターンを食刻した後に、二酸化シリコン異面安
定化層を設けるために、珪化物／多結晶シリコン即ち“
ポリサイド（ｐｏｌｙｃｉｄｅ　）”の構造体が酸化さ
れる。
ボＩＪ−９−イドに関して更に行われた実験は、Ａｐｐ
ｌｉｅ＋Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ、第！１５巻
、第１号、１９７８年７月１日、第７６頁乃至第７８頁
に於てＺｉｒｉｎｓｋｙ等により報告されている如く、
ポリサイドの酸化のための反応機構が、珪化物の直接的
酸化によるものでなく、珪化物層を経てその下の多結晶
シリコンからのシリコンの拡散によるものであることを
示した。ＭＯ８ＦＥＴ素子へのポリサイドの適用につい
ては、Ｉ　ＥＥＥ　Ｊ　、５ｏｌｉｄ−８ｔａｔｅ　Ｃ
１ｒｃｕｉｔｓ、第５Ｃ−１４巻、第２号、１９７９年
４月、第２９１頁乃至第２９５頁に記載されている。
米国特許第４１２８６７０号の明細書は、多結晶シリコ
ン−珪化物の相互接続導体全形成するためのもう１つの
方法について開示しており、この場合には、単一の付着
チェンバ内で、薄いゲート誘電体上に、多結晶シリコン
、珪化物形成金属、及び多結晶シリコンの一連の層が付
着される。電極パターンが限定された後、その層構造体
が再酸化処理を施され、この処理は２つの多結晶シリコ
ン層の中間に珪化物の層を形成せしめると同時に上の多
結晶シリコン層を部分的に酸化させる。その結果得られ
た構造体は、ゲート酸化物、多結晶シリコン、珪化物、
多結晶シリコン、及び酸化された多結晶シリコン金倉む
。この様に珪化物をその場で形成することは、構造体中
に程々の珪化物の相を形成しそして余分の０虫な（ｆｒ
ｅｅ　）シリコン金存在させるために、最適な高い導電
率金与えない。この特許明細書は、付着時の層の厚さが
特定され不方法については何ら記載していない。
多結晶シリコン、耐熱性金属（チタン）、及び多結晶シ
リコンの一連の層を用いる同様な付着技術が、１９７９
　　Ｉｎｔｅｒｎａｔｉｏｎａｌ　　Ｅｌｅｃｔｒｏｎ
Ｄｅｖｉｃｅｓ　　Ｍｅｅｔｉｎｇ、Ｗａｓｈｉｎｇｔ
ｏｎＸＤ、Ｃ−。
１９７９年１２月５〜４〜５日に於ける論文２０゜１に
於てＭｕｒａｒｋａにより記載されている。この論文は
上の多結晶シリコンの目的について述べていないが、Ｉ
ＥＥＥＴｒａｎｓａｃｔｉｏｎｓ　　ｏｎＥｌｅｃｔｒ
ｏｎ　Ｄｅｖｉｃｅｓ、　　第ＥＤ−２７巻、第８号、
１９８０年８月、第１４ｏ９頁乃至第１４１７頁に於け
るＭｕｒａｒｋａ等によるその後の論文は、上の多結晶
シリコンが始めは弗化水素酸を含む溶媒に対する耐食刻
保護層を設けるために用いられたことを示している。し
かしながら、実験の結果は、上の多結晶シリコンを珪化
チタン層を経て拡散せしめる高温処理中に所望の保護が
失われてしまうことを示した。その結果、保護層が除か
れただけでなく、珪化物の抵抗率が増加した。
多層の多結晶シリコンと珪化物形成金属との構造体は１
更にＩ　ＢＭ　Ｔｅｃｈｎｉｃａｌ　　Ｄｉｓｃｌｏｓ
ｕｒｅＢｌｌｌｓｔｉｎ、第２１巻、第７号、１９７８
年１２月、第２８１１頁に於てＨｏｗａｒｄにより開示
されており、この場合にはＭＯ８ＦＥＴ素子のためのポ
リサイド・ゲート電極を形成するために希土類珪化物が
用いられている。
Ｓｐｒｉｎｇ　Ｍｅｅｔｉｎｇ　　ｏｆ　　ｔｈｅＥｌ
ｅｃｔｒｏｃｈｅｍｉｃａｌ　　５ｏｃｉｅｔｙＸＳｔ
、ＬｏｕｉｓＭｏ、、１９８０年５月１１〜１６日、Ａ
ｂｓｔｒａｃｔ＆１６１に於けるＨａｉｅｈ及びＮｅ５
ｂｉｔによる“０ｘｉｄａｔｉｏｎ　　Ｉｎｄｕｃｅｄ
　　Ｖｏｉｄｓ　　１ｎＰｏｌｙｓｉｌｉｃｏｎ／５ｉ
ｌｌｃｉｄｅ　　Ｆｉｌｍｓ　”と題する論文は、ポリ
サイド構造体の酸化は、酸化中にシリコンが珪化物を経
て迅速に拡散することにより下の多結晶シリコン中に空
隙金生じることが解ったと報告している。その様な空隙
の存在は、ポリサイド・ゲート構造体音用いているＭＯ
８ＦＥＴ素子の信頼性に著しい悪影響を与える。
Ｓｐｒｉｎｇ　Ｍｅｅｔｉｎｇ　　ｏｆ　　ｔｈｅＥｌ
ｅｃｔｒｏｃｈｅｍｉｃａｌ　　５ｏｃｉｅｔｙＸＳｔ
、Ｌｏｕｉｓ。
Ｍｏ、、１９８０年５月１１〜１６日、Ａｂｓｔｒａｃ
ｔＡ１６２に於けるｌ５ｈａｑ、Ｋｏｂｕｒｇｅｒ及び
Ｇｅ１ｐｅｌによる論文は、酸化されたポリサイド・ゲ
ートＭＯ８ＦＥＴのためのゲート誘電体の破壊電圧が珪
化物層の下の多結晶シリコンの厚さに依存すること全示
している。
多結晶シリコン／珪化物形成金属の電極系に関する更に
他の文献に於て、米国特許第３３８１１８２号の明細書
は、概して基板中に埋込まれた導体路を表面安定化する
ために耐熱性金属又は珪化物層上の多結晶シリコン層を
酸化することを開示している。米国特許第４２２８２１
２号の明細書は、予め限定された金属路上に多結晶シリ
コンを付着し、珪化物を形成するために加熱し、それか
ら表面安定化層を形成するために多結晶シリコン及び一
部の珪化物層全酸化することにより、酸化物で表面安定
化された耐熱性金属路を設ける方法について開示してい
る。
更に、多結晶シリコンを相互接続導体系に用いる技術に
於て、米国特許第５８８１９７１号の明細書は、ＰＮ接
合中にアルミニウムがスパイク（ｓｐｉｋｉｎｇ　）Ｌ
ない様にアルミニウムをシリコンで予め飽和させるため
に、アルミニウム層上にシリコンを付着してから絶縁材
料の表面安定化層全付着すること全含む方法について開
示しており、米国特許第４１５２８２３１号の明細書は
、導体と下のシリコン基板との間及び上のアルミニウム
導体路との間にシリコンの界面を設けるために、シリコ
ン、耐熱性金属、及びシリコンの一連の付着層を含む導
体系について開示している。
本発明の要旨 本発明の目的は、多結晶シリコン・ゲート電極及び耐熱
性金属ゲート電極の両方の所望の特性を看する、シリコ
ン・ゲー）ＭＯ８ＦＥＴ素子のための高導電率の相互接
続路の形成方法を提供することである。
本発明の他の目的は、多結晶シリコンの空隙の存在が相
当に減少された、極めて信頼性の高いＭＯ８ＦＥＴ素子
のためのゲート電極の形成方法全提供することである。
上記目的は、本発明の方法に従って、多結晶シリコン／
珪化物の構造体上にシリコンの酸化可能な層を設けてか
ら、そのシリコンの酸化可能な層のすべてを消費する酸
化工程を施す、一連の処理工程によって達成される。そ
の結果得られた構造体は、１００ナノメータ以上の厚さ
を有する多結晶シリコン層と、金属間化合物珪化物層と
、二酸化シリコン層とを含み、該二酸化シリコン層のシ
リコンの源は上記の酸化可能な層及び下の層によつて供
給される。上の酸化可能なシリコン層の厚さは、二酸化
シリコンの所望の厚さに依存し、必要なシリコンの３０
乃至１００％ｆｆｉ供給する。
本発明の好実施例 本発明の方法は、シリコン・ゲー）ＭＯＳ　Ｆ　ＥＴ処
理技術に於ける種々の処理条件に耐え得る、集積回路素
子の相互接続のための膜の形成に適用され得る。例えば
前述のＭｕｒａｒｋａ及びＨｏｗａｒｄによる論文に示
されている如く、ＭＯ８ＦＥＴ処理に於て用いられるた
めに種々の珪化物形成金属が提案されているが、好まし
い金属はコバルト、モリブデン、ニオブ、ロジウム、タ
ンタル、チタン及びタングステン等であり、それらの珪
化物形成温度は、半導体処理に通常用いられている典型
的温度である１０００’Ｃよシも低いが、それらの二珪
化物の融点は、半導体処理に於ては通常越えられること
のない温度である１２００ｔｆ越える温度である。タン
グステン及びモリブデンは、低抵抗率を有しそして従来
の半導体処理と適合し得るので、特に好ましい。
珪化物形成金属及び珪化物を付着するために、化学的気
相付着、スパッタリング及び蒸着の如き種々の付着技術
が提案されているが、源の材料全電子ビームにより加熱
することによって蒸着することが好ましく、この方法は
典型的には約ｌＸ１０””Ｔｏｒｒの真空レベルに於て
、膜の化学量論的レベル及び汚染レベル全制御し得る。
他の技術は、これよりも劣った膜を設けることが解った
。
珪化物形成金属及びシリコンの同時蒸着は、二つの電子
ビーム金剛いた蒸着装置中で達成されることが好ましい
。シリコンの付着速度は毎秒約０゜４７乃至０．５２ナ
ノメータであることが好ましく、これよりも相当に速い
速度は局部的過熱及び気泡の形成から不規則な蒸着を生
じる可能性を増加させる。毎秒約０．２ナノメータの金
属付着速度は、化学量論的比率の付着全可能にする。
適当な膜の特性は基板を予め加熱し冬くとも達成され得
るが、特にタングステン−シリコンの付着の場合には、
付着前に基板を５００℃に予め加熱することが好ましい
。予め加熱するために、約３５０℃迄の温度が用いられ
得る。
付着時の金属−シリコンの膜は非晶質であり、安定化さ
れた低抵抗率の状態に力る様に珪化物全均質化及び再結
晶化するために、例えば１０００℃に於て５０分間の簡
単な熱的アニーリングを必要とする。付着時の抵抗率を
２００μΩ−ｍ以上から約５０乃至５０μΩ−ｍに低下
させるためにアルゴン又は窒素の不活性雰囲気が適して
いることが解った。熱酸化雰囲気はアニーリング上筒し
得るが、膜の食刻特性を改良するために、付着層を食刻
する前に別個の・アニーリングを用いることが好ましい
。
本発明の方法に従って、電界効果型素子のための自己表
面安定化された複合シリコン−珪化物の導電性電極が次
の処理順序によって形成される。
１２Ω−副の抵抗率を有するＰ型シリコン・ウェハに、
半分埋設されたフィールド酸化物及び約２５乃至４５ｎ
ｍの熱的二酸化シリコン・ゲート絶縁体が、標準的な酸
素−ＨＣ１の雰囲気を用いて形成される。
その場で燐をドープされた多結晶シリコンが、窒素中に
於けるシラン及びホスフィンから低圧の化学的気相付着
により約２００ｎｍの厚さに設けられる。その始めの第
１多結晶シリコン層の厚さは、後に成長される自己表面
安定化酸化物の所望の厚さ及び上の第２シリコン層の厚
さに依存する。
その基準は、表面安定化された構造体に最終的に残され
た第１シリコン層の厚さが、良好なゲート絶縁体の破壊
電圧に必要な１００乃至２００ｎｍ以上になる様に選択
される。ドープされた多結晶シリコンの有用な厚さは１
５０乃至２５０ｎｍである。多結晶シリコンは又、真性
シリコンとして付着された後にドープされてもよい。
真性シリコンを蒸着してから金属及びシリコンを同時付
着しても、蒸着された下のシリコン中に何ら空隙を生じ
なかったことが既に確認されているが、その様な方法に
よっては必要な導電性を有するドープされた多結晶シリ
コンを設けることは現在不可能である。
導電性の第１シリコン層が形成された後に、タングステ
ン及びシリコンが、二珪化タングステンのための実質的
な化学量論的比率で、約１５０乃至５５０ｎｍの厚さに
、同時に蒸着される。化学量論的比率の使用は、その比
率が形成された珪化物に最も低いシート抵抗を与えるこ
とを示した実験に基づいている。又、同時付着された層
が余分のシリコン又は余分のタングステンを含んでいた
場合、即ち金属に対するシリコンの比率が化学量論的比
率のいずれかの側に変化した場合には、より厚い熱酸化
物が成長され得ること、そして熱成長された酸化物の誘
電強度の増加がタングステン全豊富に含む比率で達成さ
れ得ることも解った。
毎秒０．５　ｎ　ｍのシリコン及び毎秒０．２　ｎ　ｍ
のタングステンの蒸着条件の下で得られた実際の比率は
、マイクロプローブ分析により、化学量論的比率である
６６．７原子％（２３，４重量％）のシリコンに対して
７０原子チ（２６重量％）のシリコンであることが測定
された。
金属−シリコン層が同時に蒸着された後、付着チェンバ
内の真空状態を破壊せずにタングステンの源全ターン・
オフさせることにより、シリコン層が設けられる。その
第２シリコン層の厚さは、表面安定化酸化物の所望の厚
さに依存するが、１０乃至１１００ｎの範囲である。そ
の好ましい厚さは約８０ｎｍ、即ち表面安定化酸化物の
約８０％に成長させるために要する厚さである。
次に、基板をアルゴン又は窒素中で６００乃至１０００
℃に於て１５乃至３０分間アニールすることが好ましい
。この工程により、同時付着された層は化学的に二珪化
物を形成して、高密度化され、そして該珪化物層中の組
成のゆらぎが減少される。蒸着工程後そして電極パター
ン食刻前に行われる不活性のアニーリングも珪化物の膜
の食刻性を改良するために役立つ。
アニーリング後、所望の電極パターンを限定するために
、標準的なフォトリングラフィ処理工程が用いられる。
食刻ば、金型又は平行平板型の反応炉中でＣＦ４及び酸
素のプラズｗｔ用いた乾式プラズマ食刻方法により行わ
れることが好ましい。
次に、ソース及びドレイン領域が、好ましくはドパント
種として砒素を用いて８０Ｋ　ｅＶのエネルギ及び４乃
至８×１０１５／１−Ｉｎ２の注入量で、イオン注入さ
れる。第２シリコン層中の砒素の濃度プロフィル全減少
させて、より良好な酸化特性金与えるために、短時間の
熱的アニーリングが窒素中に於て９００乃至１１００℃
の温度、好ましくは１０００℃に於て約１０分間行われ
る。その直後に、上記ポリサイド構造体上に所定の厚さ
の二酸化シリコンを成長させるために、ソース及びドレ
インの再酸化工程が施される。典型的には、乾式−湿式
−乾式の熱酸化方法が各々約１０分−２２分−５０分の
間施されてから窒素中に於て４５分間アニールされ、そ
れらはすべて１０００℃で行われる。
２００ｎｍのドープされた多結晶シリコン、２ＱＱｎｍ
の珪化物、及び８０ｎｍのシリコンを有する好ましい構
造体に於ては、表面安定化酸化物の厚さは約２００ｎｍ
であシ、そのうちの約１６０ｎｍは第２シリコン層によ
って設けられ、残りは珪化物及びその下のドープされた
多結晶シリコン層中の自由なシリコンによって設けられ
る。
第２シリコン層の実際的な最小の厚さは、界面安定化酸
化物層のためのシリコンの約５０チを供給するために必
要な厚さであることが解った。該酸化物のために必要な
シリコンの約３０％よりも少ないシリコンの供給は、ド
ープされた多結晶シリコン層中に於ける空隙の形成を促
して信頼性全低下させながちである。薄すぎる層が用い
られた場合には、それは又、前述のＭｕｒａｒｋａ等に
よる論文に於て観察された如、＜、珪化物層中に拡散し
て珪化物又は自由な’７Ｍｌコンとして含まれ得る。
第２シリコン層の最大の厚さは、上の導体全ポリサイド
層へ接触させるために必要とされる、後の処理工程によ
って制限される。第２シリコン層のすべてが酸化されな
い場合には、珪化物上に残されたシリコンの厚さは、接
点開孔が表面安定化層中に設けられるときに食刻されな
い。その残留シリコン層は、珪化物とその上の導体との
間の接点抵抗を、金属と珪化物との間の場合の３乃至５
倍の係数だけ増加させる。貫通孔中の残留シリコン全選
択的に除去することは、シリコン及び珪化物の食刻速度
が単一の食刻液に於ては同様でありそして複数の選択的
食刻液の使用は処理の複雑さを増すので、実際的でない
。
以上に於て、多結晶シリコン・ゲー）ＭＯＳＦＥＴの処
理に於ける高導電性のポリサイド導体の達成全可能にし
、珪化物層の下に形成された多結晶シリコン層中に於け
る空隙の形成を除くことによって極めて信頼性の高い構
造体を達成する方法について述べた。この方法は、構造
体が自己表面安定化可能なこと、低抵抗率を与え得るこ
と、そして上のレベルの導体への低い接点抵抗を与え得
ることによって、製造条件に於て適していることが明ら
かである。
出願人　　インターナシタｆｋ−ビジネス・マシーンズ
・コーポレーション第１頁の続き ０発　明　者　ラリ−・アラン・ネスビットアメリカ合
衆国バーモント州つ イリストン・ゲイル・テラス４ 番地

Claims (1)

  1. 【特許請求の範囲】 一導電型の半導体基板を設け、 上記基板上にゲート誘電体層を設け、 上記ゲート誘電体層上に導電性の第１シリコン層を設け
    、 上記第１シリコン層上に珪化物形成金属層及び第２シリ
    コン層より成る層を付着し、 上記層構造体上に所定の厚さの二酸化シリコンを成長さ
    せるために上記層構造体を熱酸化雰囲気にさらす工程金
    倉む、 電界効果型素子用の自己表面安定化された複合シリコン
    −珪化物の導電性電極の形成方法であって、 上記の珪化物形成金属層を付着する工程が、金属間化合
    物珪化物の組成を有する合金層を形成する実質的に化学
    量論的比率でシリコンと上記珪化物形成金属とを同時付
    着することを含み、そして上記第２シリコン層の厚さが
    上記の酸化工程中に上記所定の厚さの二酸化シリコンを
    成長させるために必・要なシリコンの５０乃至１００パ
    ーセントを供給し、上記所定の厚さの二酸化シリコンを
    成長させるために必要な残量のシリコンが上記第１シリ
    コン層により供給されることを特徴とする、電極の形成
    方法。
JP57131337A 1981-07-30 1982-07-29 電極の形成方法 Granted JPS5830162A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/288,608 US4389257A (en) 1981-07-30 1981-07-30 Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes
US288608 1988-12-22

Publications (2)

Publication Number Publication Date
JPS5830162A true JPS5830162A (ja) 1983-02-22
JPH0234455B2 JPH0234455B2 (ja) 1990-08-03

Family

ID=23107854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57131337A Granted JPS5830162A (ja) 1981-07-30 1982-07-29 電極の形成方法

Country Status (4)

Country Link
US (1) US4389257A (ja)
EP (1) EP0071029B1 (ja)
JP (1) JPS5830162A (ja)
DE (1) DE3277753D1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3211752C2 (de) * 1982-03-30 1985-09-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum selektiven Abscheiden von aus Siliziden hochschmelzender Metalle bestehenden Schichtstrukturen auf im wesentlichen aus Silizium bestehenden Substraten und deren Verwendung
US4569122A (en) * 1983-03-09 1986-02-11 Advanced Micro Devices, Inc. Method of forming a low resistance quasi-buried contact
JPS59210642A (ja) * 1983-05-16 1984-11-29 Hitachi Ltd 半導体装置の製造方法
US4470189A (en) * 1983-05-23 1984-09-11 International Business Machines Corporation Process for making polycide structures
DE3326142A1 (de) * 1983-07-20 1985-01-31 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminiumlegierung bestehenden aeusseren kontaktleiterbahnebene
JPS6063926A (ja) * 1983-08-31 1985-04-12 Fujitsu Ltd 半導体装置の製造方法
US4716131A (en) * 1983-11-28 1987-12-29 Nec Corporation Method of manufacturing semiconductor device having polycrystalline silicon layer with metal silicide film
US4640844A (en) * 1984-03-22 1987-02-03 Siemens Aktiengesellschaft Method for the manufacture of gate electrodes formed of double layers of metal silicides having a high melting point and doped polycrystalline silicon
US4612258A (en) * 1984-12-21 1986-09-16 Zilog, Inc. Method for thermally oxidizing polycide substrates in a dry oxygen environment and semiconductor circuit structures produced thereby
US4803539A (en) * 1985-03-29 1989-02-07 International Business Machines Corporation Dopant control of metal silicide formation
US4660276A (en) * 1985-08-12 1987-04-28 Rca Corporation Method of making a MOS field effect transistor in an integrated circuit
US4663191A (en) * 1985-10-25 1987-05-05 International Business Machines Corporation Salicide process for forming low sheet resistance doped silicon junctions
JPH0616556B2 (ja) * 1987-04-14 1994-03-02 株式会社東芝 半導体装置
US4933994A (en) * 1987-06-11 1990-06-19 General Electric Company Method for fabricating a self-aligned lightly doped drain semiconductor device with silicide
EP0327210A1 (en) * 1988-01-20 1989-08-09 Advanced Micro Devices, Inc. Method of preventing silicide peel-off
GB2222416B (en) * 1988-08-31 1993-03-03 Watkins Johnson Co Processes using disilane
US4992391A (en) * 1989-11-29 1991-02-12 Advanced Micro Devices, Inc. Process for fabricating a control gate for a floating gate FET
KR920015622A (ko) * 1991-01-31 1992-08-27 원본미기재 집적 회로의 제조방법
US6107194A (en) * 1993-12-17 2000-08-22 Stmicroelectronics, Inc. Method of fabricating an integrated circuit
US6284584B1 (en) 1993-12-17 2001-09-04 Stmicroelectronics, Inc. Method of masking for periphery salicidation of active regions
US5804499A (en) * 1996-05-03 1998-09-08 Siemens Aktiengesellschaft Prevention of abnormal WSix oxidation by in-situ amorphous silicon deposition
GB2319658B (en) * 1996-09-21 2001-08-22 United Microelectronics Corp Method of fabricating a word line
DE19742972A1 (de) * 1997-09-29 1999-04-08 Siemens Ag Verfahren zur Ausbildung eines niederohmigen Leitbahnbereichs auf einem Halbleitersubstrat
DE10121240C1 (de) * 2001-04-30 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung für eine integrierte Schaltung, insbesondere eine Anti-Fuse, und entsprechende integrierte Schaltung
US6630394B2 (en) * 2001-12-28 2003-10-07 Texas Instruments Incorporated System for reducing silicon-consumption through selective deposition
KR100558284B1 (ko) * 2003-12-24 2006-03-10 한국전자통신연구원 폴리실리콘층의 결정화/활성화 방법 및 이를 이용한폴리실리콘 박막트랜지스터 제조방법
US20060079075A1 (en) * 2004-08-12 2006-04-13 Lee Chang-Won Gate structures with silicide sidewall barriers and methods of manufacturing the same
JP4969779B2 (ja) * 2004-12-28 2012-07-04 株式会社東芝 半導体装置の製造方法
JP4690120B2 (ja) * 2005-06-21 2011-06-01 エルピーダメモリ株式会社 半導体装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5441087A (en) * 1977-09-07 1979-03-31 Nec Corp Semiconductor integrated circuit device
JPS5469972A (en) * 1977-11-11 1979-06-05 Ibm Method of fabricating conductive polysilicon and silicon metal coupling structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3381182A (en) * 1964-10-19 1968-04-30 Philco Ford Corp Microcircuits having buried conductive layers
US3881971A (en) * 1972-11-29 1975-05-06 Ibm Method for fabricating aluminum interconnection metallurgy system for silicon devices
US3911168A (en) * 1973-06-01 1975-10-07 Fairchild Camera Instr Co Method for forming a continuous layer of silicon dioxide over a substrate
US4152823A (en) * 1975-06-10 1979-05-08 Micro Power Systems High temperature refractory metal contact assembly and multiple layer interconnect structure
US4180596A (en) * 1977-06-30 1979-12-25 International Business Machines Corporation Method for providing a metal silicide layer on a substrate
US4332839A (en) * 1978-12-29 1982-06-01 Bell Telephone Laboratories, Incorporated Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
US4228212A (en) * 1979-06-11 1980-10-14 General Electric Company Composite conductive structures in integrated circuits
GB2077993A (en) * 1980-06-06 1981-12-23 Standard Microsyst Smc Low sheet resistivity composite conductor gate MOS device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5441087A (en) * 1977-09-07 1979-03-31 Nec Corp Semiconductor integrated circuit device
JPS5469972A (en) * 1977-11-11 1979-06-05 Ibm Method of fabricating conductive polysilicon and silicon metal coupling structure

Also Published As

Publication number Publication date
EP0071029A3 (en) 1984-12-27
EP0071029A2 (en) 1983-02-09
DE3277753D1 (en) 1988-01-07
EP0071029B1 (en) 1987-11-25
US4389257A (en) 1983-06-21
JPH0234455B2 (ja) 1990-08-03

Similar Documents

Publication Publication Date Title
JPS5830162A (ja) 電極の形成方法
US4180596A (en) Method for providing a metal silicide layer on a substrate
EP0159935B1 (en) Method for inhibiting dopant out-diffusion
US5608266A (en) Thin film for a multilayer semiconductor device for improving thermal stability and a method thereof
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
JP2565665B2 (ja) シリサイド層の形成方法
US5801444A (en) Multilevel electronic structures containing copper layer and copper-semiconductor layers
EP0126424A2 (en) Process for making polycide structures
JPH06302542A (ja) 半導体装置の低抵抗接触構造およびその形成方法
US7320938B2 (en) Method for reducing dendrite formation in nickel silicon salicide processes
EP0769808A2 (en) Wet etching process with high selectivity between Cu and Cu3Ge
JP3262676B2 (ja) 半導体装置
JP3033526B2 (ja) 半導体装置の製造方法
US5329161A (en) Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
WO1990013912A1 (en) Silicon oxide film and semiconductor device having the same
Rosser et al. Rapid thermal annealing of TiSi2 for interconnects
JPH04299825A (ja) 半導体装置の製造方法
JPH08139056A (ja) Ｔｉシリサイド層を有する半導体装置の製造方法
KR100340868B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR960002065B1 (ko) 반도체장치의 제조방법
JPH05136398A (ja) 半導体装置の製造方法
JPH04359423A (ja) 半導体装置の製造方法
KR20010011553A (ko) 반도체 소자의 게이트 전극 형성 방법
JPS6167270A (ja) 半導体装置
KR20000073832A (ko) 실리사이드막의 형성 방법 및 그를 이용한 반도체 소자의 제조 방법