DE10121240C1 - Verfahren zur Herstellung für eine integrierte Schaltung, insbesondere eine Anti-Fuse, und entsprechende integrierte Schaltung - Google Patents

Verfahren zur Herstellung für eine integrierte Schaltung, insbesondere eine Anti-Fuse, und entsprechende integrierte Schaltung

Info

Publication number
DE10121240C1
DE10121240C1 DE10121240A DE10121240A DE10121240C1 DE 10121240 C1 DE10121240 C1 DE 10121240C1 DE 10121240 A DE10121240 A DE 10121240A DE 10121240 A DE10121240 A DE 10121240A DE 10121240 C1 DE10121240 C1 DE 10121240C1
Authority
DE
Germany
Prior art keywords
region
forming
providing
conducting
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10121240A
Other languages
English (en)
Inventor
Rene Tews
Sven Schmidbauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10121240A priority Critical patent/DE10121240C1/de
Priority to US10/135,580 priority patent/US6756254B2/en
Application granted granted Critical
Publication of DE10121240C1 publication Critical patent/DE10121240C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine integrierte Schaltung mit den Schritten: Bereitstellen eines Schaltungssubstrats (1, 2); Vorsehen von einem Metallisierungsbereich (3) aus einem ersten Metall in dem Schaltungssubstrat (1, 2); Vorsehen von einem ersten Isolationsbereich (4) über dem Metallisierungsbereich (3); Vorsehen von einem leitenden Bereich (5') aus dem Metallsilizid über dem ersten Isolationsbereich (4); Vorsehen von einem zweiten Isolationsbereich (8) über dem ersten Isolationsbereich (4) und dem leitenden Bereich (5'); Bilden eines Kontakts (9) in dem zweiten Isolationsbereich (8) zum Kontaktieren des leitenden Bereichs (5') und Vorsehen einer Leiterbahn (110) zum elektrischen Anschließen des Kontakts (9). Der leitende Bereich (5') aus dem Metallsilizid wird durch Vorsehen eines Stapels aus einem Siliziumbereich (5) und aus einem zweiten Metallisierungsbereich (7) über dem ersten Isolationsbereich (4) und anschließendes Tempern des Stapels hergestellt. Die Erfindung schafft auch eine entsprechende integrierte Schaltung.

Description

Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine integrierte Schaltung und eine entsprechende integrierte Schaltung.
Die US-A-5,780,323 offenbart ein Herstellungsverfahren für eine integrierte Schaltung, wobei eine Anti-Fuse-Struktur gebildet wird. Dazu wird ein dielektrischer Stapel auf einem ersten Metallisierungsbereich vorgesehen. Der dielektrische Stapel enthält als oberste Schicht eine a-Siliziumschicht (amorphe Siliziumschicht). Nach Abscheidung eines Zwischenschicht-Dielektrikums wird ein Kontaktloch geätzt und über der resultierenden Struktur eine Metallschicht abgeschieden, welche eine Grenzfläche zu der a- Siliziumschicht des dielektrischen Stapels bildet. Nach einem Temperungsprozess wandelt sich die a-Siliziumschicht des dielektrischen Stapels in eine Metallsilizidschicht um.
Die US-A-5,565,702 offenbart eine Anti-Fuse-Struktur und ein entsprechendes Herstellungsverfahren. Bei diesem bekannten Verfahren wird zuerst ein Zwischenschicht-Dielektrikum über einem ersten Metallisierungsbereich abgeschieden und anschließend darin Kontaktlöcher vorgesehen. In den Kontaktlöchern werden die Anti-Fuse-Strukturen gebildet.
Ein ähnliches Verfahren ist in der JP-5-121 555 A offenbart. Die US-A-4,128,670 und D. Widmann et al., Technologie hochintegrierter Schaltung, 2. Auflage, Springer, 1996, S. 82- 87 offenbaren die Herstellung von Silizidschichten durch ganzflächige Abscheidung von Metallschichten und Siliziumschichten.
Obwohl prinzipiell auf beliebige integrierte Schaltungen an­ wendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Schal­ tungen in Silizium-Technologie erläutert.
Fig. 2a-d zeigen schematische Darstellungen verschiedener Prozeßschritte eines bekannten Herstellungsverfahrens für ei­ ne integrierte Schaltung in Silizium-Technologie.
In Fig. 2a bezeichnet Bezugszeichen 2 eine Isolationsschicht aus Siliziumdioxid (oberhalb einer nicht-gezeigten integrier­ ten Schaltung), in das zwei Metallisierungsbereiche 10a, 10b aus Wolfram eingebracht sind. Dieses Einbringen der Metalli­ sierungsbereiche 10a, 10b läßt sich beispielsweise dadurch bewirken, dass im Anschluß an eine Grabenätzung Wolfram ganz­ flächig über dem Siliziumdioxid 2 abgeschieden wird und da­ nach durch chemisch-mechanisches Polieren derart entfernt wird, dass die getrennten Metallisierungsbereiche 10a, 10b entstehen.
Mit dem gezeigten Verfahren soll erreicht werden, dass neben standardmäßigen Wolframkontakten auf den ersten Metallisie­ rungsbereich 10a auch eine zweite Art von Kontakten geschaf­ fen wird, bei denen eine Funktionsschicht 15 auf dem zweiten Metallisierungsbereich liegt, welche von oben durch einen Kontakt kontaktiert wird. Im vorliegenden Fall dient die Funktionsschicht als Fusable Link bzw. Anti-Fuse und besteht aus SiN/WSix. Sie könnte jedoch auch eine metallische Barrie­ renschicht o. ä. sein.
Wie in Fig. 2b gezeigt, wird in einem anschließenden Pro­ zeßschritt die Funktionsschicht 15 aus SiN/WSix über der re­ sultierenden Struktur abgeschieden, so dass sie den ersten und zweiten Metallisierungsbereich 10a, 10b bedeckt. In einem darauffolgenden Prozeßschritt wird eine Photomaske 20 derart gebildet, dass sie die Funktionsschicht 15 über dem zweiten Metallisierungsbereich 10b abdeckt, die Funktionsschicht 15 jedoch über dem ersten Metallisierungsbereich 10a frei läßt.
Mit Bezug auf Fig. 2c finden danach ein Ätzprozeß und ein Lackstrip statt, beispielsweise in einem NF3-haltigen Plasma, um die Funktionsschicht 15 oberhalb des ersten Metallisie­ rungsbereichs 10a zu entfernen. Während dieses Ätzvorgangs und auch während des Lackstrips bildet sich oberhalb des Wolframs des ersten Metallisierungsbereichs 10a ein Oxidfilm 100 aus WOx. Die Bildung einer derartigen WOx-Schicht ist nachteilhafterweise nicht zu vermeiden, weshalb der Kontakt­ wiederstand zwischen dem Kontakt 11a und dem ersten Metalli­ sierungsbereich 10a unerwünschterweise erhöht ist.
Gemäß Fig. 2d wird im Anschluß an den vorhergehenden Pro­ zeßschritt ganzflächig eine Isolationsschicht 25, z. B. aus Siliziumdioxid, über der resultierenden Struktur abgeschie­ den. Danach werden Kontaktlöcher 12a, 12b oberhalb des ersten bzw. zweiten Metallisierungsbereichs 10a, 10b gebildet und diese mit Kontakten 11a, 11b aus Wolfram gefüllt. Letzteres Auffüllen mit den Kontakten kann analog zur Bildung des ers­ ten und zweiten Metallisierungsbereichs 10a, 10b dadurch vollzogen werden, dass Wolfram ganzflächig über der Struktur mit den Kontaktlöchern 12a, 12b abgeschieden wird und an­ schließend durch chemisch-mechanisches Polieren wieder teil­ weise entfernt wird.
Fig. 3 zeigt ein Beispiel einer Fusable Link bzw. Anti-Fuse, wie sie auch aus der US-A-5,780,323 bekannt ist, bei der eine Funktionsschicht 30 aus amorphem Silizium ober­ halb der Ebene des Kontaktlochs 12 mit dem Kontakt 11 abge­ schieden und strukturiert wird. Nach dem Strukturieren wird über der resultierenden Struktur eine Leiterbahn 40 vorgese­ hen, über die die Fusable Link durchzubrennen ist. Als nachteilig bei diesem Aufbau hat sich die Tatsache herausge­ stellt, daß die Schicht 30 aus amorphem Silizium eine große Dicke hat und daher hohe Spannungen und große Ströme zum Durchbrennen notwendig sind.
Eine wichtige Eigenschaft einer geschlossenen, also program­ mierten dielektrischen Anti-Fuse-Struktur besteht in geringen Übergangswiderstände der Struktur. Zu hohe Übergangswider­ stände verursachen zwei Probleme:
  • a) der Kontrast zwischen dem hohen Widerstand einer nicht kurzgeschlossenen Anti-Fuse und dem niedrigen Widerstand einer kurzgeschlossenen Anti-Fuse ist zu klein, was zu Auslesefehlern bei der Bewertung des Zustands der Anti- Fuse führen kann;
  • b) die Zeitkonstante beim Auslesen der Anti-Fuse ist zu groß, was die Zugriffszeit auf den durch die Anti-Fuse ausge­ wählten Schaltungsteil verlängert.
Daher ist es Aufgabe der vorliegenden Erfindung, ein Herstel­ lungsverfahren für eine integrierte Schaltung sowie eine ent­ sprechende integrierte Schaltung zu schaffen, wobei der Über­ gangswiderstand erniedrigt ist.
Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren bzw. die entsprechende in­ tegrierte Schaltung nach Anspruch 5 gelöst.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, dass der leitende Bereich aus dem Metallsilizid durch Vorsehen eines Stapels aus einem Siliziumbereich und aus einem zweiten Metallisierungsbereich über dem ersten Isolationsbe­ reich und anschließendes Tempern des Stapels hergestellt wird. Es wird vorgeschlagen, die obere Kontaktschicht des An­ ti-Fuse-Stapels aus besser leitfähigen Metallsiliziden herzu­ stellen, vorzugsweise NiSi, TiSi oder CoSi. Geeignete Tempe­ raturbehandlungen können die Struktur dieser Materialsysteme derart einstellen, dass der Widerstand minimal wird. Typische Werte des spezifischen Widerstandes für die genannten Metall­ silizide liegen im Bereich zwischen 10 und 30 µOhmcm. Bei ei­ ner besonders bevorzugten Ausführungsform besteht die untere Leiterbahnebene aus Wolfram, die isolierende Schicht aus Si­ liziumnitrid, die leitende Anti-Fuse-Schicht aus NiSi, TiSi oder CoSi und der obere Kontakt zu einer Aluminiumleiterbahn aus Wolfram.
Das erfindungsgemäße Herstellungsverfahren weist gegenüber dem bekannten Lösungsansatz u. a. den Vorteil auf, dass eine integrierte Schaltung, insbesondere eine Anti-Fuse-Struktur, mit verringertem Übergangswiderstand einfach herstellbar ist.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun­ gen und Verbesserungen des jeweiligen Gegenstandes der Erfin­ dung.
Gemäß einer weiteren bevorzugten Weiterbildung wird das Me­ tallsilizid stöchiometrisch vorgesehen, indem der Stapel aus dem Siliziumbereich und aus dem zweiten Metallisierungsbe­ reich mit einem bestimmten Dickenverhältnis hergestellt wird und die maximale Temperatur beim Tempern einen vorbestimmten Wert nicht übersteigt.
Gemäß einer weiteren bevorzugten Weiterbildung weist das Me­ tallsilizid NiSi, TiSi oder CoSi auf.
Gemäß einer weiteren bevorzugten Weiterbildung enthält der erste Isolationsbereich Si3N4, SiO2 oder Kombinationen davon.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er­ läutert.
Es zeigen:
Fig. 1a-f schematische Darstellungen verschiedener Pro­ zeßschritte eines Herstellungsverfahren für eine integrierte Schaltung in Silizium-Technologie als Ausführungsform der vorliegenden Erfindung;
Fig. 2a-d schematische Darstellungen verschiedener Pro­ zeßschritte eines bekannten Herstellungsverfahrens für eine integrierte Schaltung in Silizium- Technologie; und
Fig. 3 ein Beispiel einer bekannten Fusable Link, bei der eine Funk­ tionsschicht aus amorphem Silizium oberhalb der E­ bene des Kontaktlochs angeordnet ist.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
Fig. 1a-f zeigen schematische Darstellungen verschiedener Prozeßschritte eines Herstellungsverfahren für eine integ­ rierte Schaltung in Silizium-Technologie als Ausführungsform der vorliegenden Erfindung.
Beim Herstellungsverfahren für eine integrierte Schaltung ge­ mäß dieser Ausführungsform erfolgt gemäß Fig. 1a zunächst das Bereitstellen eines Schaltungssubstrats 1 mit einer Isolati­ onsschicht 2 aus SiO2, worin dann ein Metallisierungsbereich 3 aus einem ersten Metall, z. B. W, vorgesehen wird.
Insbesondere wird zunächst im Siliziumsubstrat 1 eine darin integrierte (nicht gezeigte) Schaltung vorgesehen. Auf dem Substrat 1 wird die isolierende Siliziumoxidschicht 2 abge­ schieden. In der Oxidschicht wird der Leiterbahnbereich 3 eingebettet, und zwar beispielsweise durch Vorsehen eines entsprechenden Grabens, Abscheiden einer Wolframschicht und Rückpolieren der Wolframschicht. In einem weiteren Verfah­ rensschicht wird ganzflächig eine Siliziumnitridschicht 4 und darüber eine Polysiliziumschicht 5 über der resultierenden Struktur abgeschieden.
Mit Bezug auf Fig. 1b wird auf der Polysiliziumschicht 5 ei­ ne Fotolackmaske 6 gebildet, und mittels der Fotolackmaske 6 werden die Siliziumschicht 4 und die Polysiliziumschicht 5 gemeinsam strukturiert, und zwar derart, dass sie einen be­ stimmten Bereich oberhalb der Leiterbahn 3 abdecken.
Mit Bezug auf Fig. 1c wird in einem darauffolgenden Verfah­ rensschicht zunächst die Fotolackmaske 6 entfernt und dann ganzflächig über der resultierenden Struktur eine Co-Schicht 7 abgeschieden. Die Co-Schicht 7 weist dabei ein bestimmtes Dickenverhältnis zur darunter liegenden Polysiliziumschicht 5 auf.
Im Anschluss daran findet ein Temperprozess bei einer vorbe­ stimmten Temperatur, beispielsweise im vorliegenden Fall bei ≧ 500°C, statt, was dazu führt, dass sich die Polysilizium­ schicht 5 und das Cobald der Co-Schicht 7 durch Diffusion ge­ genseitig vermischen und schließlich eine Cobaldsilizid­ schicht (Co2Si oder CoSi) bilden. Dies wird insbesondere durch das vorgegebene Dickenverhältnis und die vorbestimmte Temperatur erreicht. Die Bildung dieser Verbindung ist been­ det, sobald Stöchiometrie erreicht ist.
Im Anschluss daran verbleibt neben der Siliziumnitridschicht 4 mit der darüber liegenden stöchiometrische Verbindung CoSi überschüssiges Co-Metall. Dieses kann auf einfache Art und Weise durch eine selektive Ätzung entfernt werden, ohne dass es einer speziellen Maskierung dafür bedarf und ohne dass un­ erwünschte Unterätzungseffekte auftreten. Dieses selektive Ätzen des verbleibenden Cobald der Co-Schicht 7 resultiert in Fig. 1d gezeigten Prozeßstadium.
In einem weiteren Schritt wird dann über der resultierenden Struktur eine weitere Isolationsschicht aus Siliziumoxid 8 abgeschieden, wie in Fig. 1e gezeigt.
Danach wird in bekannter Art und Weise ein Kontaktloch 9a in die Isolationsschicht 8 geätzt, und darin ein Wolframkontakt 9 gebildet, der einen elektrischen Anschluss zur leitenden Schicht 5 aus der stöchiometrischen Metallsilizidverbindung CoSi bildet.
Im Anschluss daran wird in ebenfalls bekannter Weise oberhalb des Wolframkontaktes 9 eine Leiterbahn 110 aus Aluminium ge­ bildet, welche die derart hergestellte Anti-Fuse-Struktur zu einer nicht-dargestellten externen Schaltung verbindet. Somit erhält man eine dünne Anti-Fuse mit niedrigem Übergangswider­ stand.
Obwohl die vorliegende Erfindung vorstehend anhand eines be­ vorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Wei­ se modifizierbar.
Insbesondere ist die Auswahl der Schichtmaterialien nur bei­ spielhaft und kann in vielerlei Art variiert werden.
Bezugszeichenliste
10a, b; 10 Metallisierungsbereich
15
,
15
' Funktionsschicht
100
W-Oxidfilm
25
,
40
Isolationsschicht, Leitbahn
12; 12a, b Kontaktlöcher
11; 11a, b Kontakte
30
a-Si Schicht
13
Öffnung
1
Substrat mit integrierter Schaltung
2
Oxidschicht
3
W-Leiterbahn
4
Siliziumnitridschicht
5
Polysiliziumschicht
6
Lackmaske
7
Co-Schicht
8
Oxidschicht
9
Kontakt
9
a Kontaktloch
110
Leiterbahn

Claims (5)

1. Herstellungsverfahren für eine integrierte Schaltung mit den Schritten:
Bereitstellen eines Schaltungsubstrats (1, 2);
Vorsehen von einem ersten Metallisierungsbereich (3) aus einem ersten Metall in dem Schaltungssubstrat (1, 2);
Vorsehen von einem ersten Isolationsbereich (4) über dem ersten Metallisierungsbereich (3);
Vorsehen von einem leitenden Bereich (5') aus einem Metall­ silizid über dem ersten Isolationsbereich (4);
Vorsehen von einem zweiten Isolationsbereich (8) über dem ersten Isolationsbereich (4) und dem leitenden Bereich (5');
Bilden eines Kontakts (9) in dem zweiten Isolationsbereich (8) zum Kontaktieren des leitenden Bereichs (5'); und
Vorsehen einer Leiterbahn (110) zum elektrischen Anschlie­ ßen des Kontakts (9);
wobei
der leitende Bereich (5') aus dem Metallsilizid durch Vor­ sehen eines Stapels aus einem Siliziumbereich (5) und aus einem zweiten Metallisierungsbereich (7) über dem ersten Isolationsbereich (4) und anschließendes Tempern des Sta­ pels hergestellt wird;
der erste Isolationsbereich (4) und der darüberliegende Si­ liziumbereich (5) durch ganzflächiges Abscheiden und an­ schließendes gemeinsames Strukturieren mittels einer Maske (6) hergestellt werden;
der zweite Metallisierungsbereich (7) durch ganzflächiges Abscheiden über dem strukturierten ersten Isolationsbereich (4) und Siliziumbereich (5) hergestellt wird; und
nach dem Tempern des Stapels seitlich neben dem leitenden Bereich (5') verbleibendes Metall des zweiten Metallisie­ rungsbereichs (7) durch selektives Ätzen gegenüber dem lei­ tenden Bereich (5') aus Metallsilizid entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Metallsilizid stöchiometrisch vorgesehen wird, indem der Stapel aus dem Siliziumbereich (5) und aus dem zweiten Metallisierungsbereich (7) mit einem bestimmten Dickenver­ hältnis hergestellt wird und die maximale Temperatur beim Tempern einen vorbestimmten Wert nicht übersteigt.
3. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß das Metallsilizid NiSi, TiSi oder CoSi aufweist.
4. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß der erste Isolationsbereich (4) Si3N4, SiO2 oder Kombinationen davon enthält.
5. Integrierte Schaltung, hergestellt nach dem Verfahren gemäß einem der Ansprüche 1 bis 4, welche eine Anti-Fuse-Struktur bildet.
DE10121240A 2001-04-30 2001-04-30 Verfahren zur Herstellung für eine integrierte Schaltung, insbesondere eine Anti-Fuse, und entsprechende integrierte Schaltung Expired - Fee Related DE10121240C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10121240A DE10121240C1 (de) 2001-04-30 2001-04-30 Verfahren zur Herstellung für eine integrierte Schaltung, insbesondere eine Anti-Fuse, und entsprechende integrierte Schaltung
US10/135,580 US6756254B2 (en) 2001-04-30 2002-04-30 Integrated circuit having an antifuse and a method of manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10121240A DE10121240C1 (de) 2001-04-30 2001-04-30 Verfahren zur Herstellung für eine integrierte Schaltung, insbesondere eine Anti-Fuse, und entsprechende integrierte Schaltung

Publications (1)

Publication Number Publication Date
DE10121240C1 true DE10121240C1 (de) 2002-06-27

Family

ID=7683313

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10121240A Expired - Fee Related DE10121240C1 (de) 2001-04-30 2001-04-30 Verfahren zur Herstellung für eine integrierte Schaltung, insbesondere eine Anti-Fuse, und entsprechende integrierte Schaltung

Country Status (2)

Country Link
US (1) US6756254B2 (de)
DE (1) DE10121240C1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10043215C1 (de) * 2000-09-01 2002-04-18 Infineon Technologies Ag Verfahren zur Herstellung einer Antifuse, Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen und integrierte Schaltung mit einer Antifuse
JP4045245B2 (ja) * 2004-02-12 2008-02-13 株式会社ルネサステクノロジ 半導体装置
US7554815B2 (en) * 2006-05-31 2009-06-30 Hewlett-Packard Development Company, L.P. Resilient clip for circuit board
US20160276156A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing process thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128670A (en) * 1977-11-11 1978-12-05 International Business Machines Corporation Fabrication method for integrated circuits with polysilicon lines having low sheet resistance
US4389257A (en) * 1981-07-30 1983-06-21 International Business Machines Corporation Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes
US4470189A (en) * 1983-05-23 1984-09-11 International Business Machines Corporation Process for making polycide structures
JPH05121555A (ja) * 1991-07-22 1993-05-18 Fujitsu Ltd アンチヒユーズを用いた電気回路装置の製造方法
US5565702A (en) * 1994-08-19 1996-10-15 Kawasaki Steel Corporation Antifuse element, semiconductor device having antifuse elements, and method for manufacturing the same
US5780323A (en) * 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
US6107165A (en) * 1998-08-13 2000-08-22 Quicklogic Corporation Metal-to-metal antifuse having improved barrier layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989943A (en) * 1989-09-07 1999-11-23 Quicklogic Corporation Method for fabrication of programmable interconnect structure
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
JP3256603B2 (ja) * 1993-07-05 2002-02-12 株式会社東芝 半導体装置及びその製造方法
JP3600326B2 (ja) * 1994-09-29 2004-12-15 旺宏電子股▲ふん▼有限公司 不揮発性半導体メモリ装置およびその製造方法
US5831276A (en) * 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5693556A (en) * 1995-12-29 1997-12-02 Cypress Semiconductor Corp. Method of making an antifuse metal post structure
US5811870A (en) * 1997-05-02 1998-09-22 International Business Machines Corporation Antifuse structure
US5904507A (en) * 1998-02-23 1999-05-18 National Semiconductor Corporation Programmable anti-fuses using laser writing
US6150706A (en) * 1998-02-27 2000-11-21 Micron Technology, Inc. Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer
US6249010B1 (en) * 1998-08-17 2001-06-19 National Semiconductor Corporation Dielectric-based anti-fuse cell with polysilicon contact plug and method for its manufacture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128670A (en) * 1977-11-11 1978-12-05 International Business Machines Corporation Fabrication method for integrated circuits with polysilicon lines having low sheet resistance
US4389257A (en) * 1981-07-30 1983-06-21 International Business Machines Corporation Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes
US4470189A (en) * 1983-05-23 1984-09-11 International Business Machines Corporation Process for making polycide structures
US5780323A (en) * 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
JPH05121555A (ja) * 1991-07-22 1993-05-18 Fujitsu Ltd アンチヒユーズを用いた電気回路装置の製造方法
US5565702A (en) * 1994-08-19 1996-10-15 Kawasaki Steel Corporation Antifuse element, semiconductor device having antifuse elements, and method for manufacturing the same
US6107165A (en) * 1998-08-13 2000-08-22 Quicklogic Corporation Metal-to-metal antifuse having improved barrier layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WIDMANN, D. u.a.: Technologie hochintegrierter Schaltungen, 2. Auflage, Springer, 1996, S.82-87 *

Also Published As

Publication number Publication date
US20020173132A1 (en) 2002-11-21
US6756254B2 (en) 2004-06-29

Similar Documents

Publication Publication Date Title
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE10164049B4 (de) Passive Bauelementstruktur und diese enthaltendes integriertes Schaltkreisbauelement und Halbleiterbauelement
DE69211093T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen
DE4140681C2 (de) Verfahren zur Herstellung eines Masken-Nur-Lesespeichers (Masken-ROM)
DE69225082T2 (de) Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung
DE4307546C2 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE4127967C2 (de) MOS-Transistor mit Gate-Drain-Elektrodenüberlapp und Verfahren zu seiner Herstellung
DE69429951T2 (de) Herstellungsverfahren für Halbleiteranordnung unter Verwendung der selektiven CVD-Methode
DE69226987T2 (de) Lokalverbindungen für integrierte Schaltungen
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE4342047A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4234698A1 (de) Integrierte schaltung mit leitern auf mehreren niveaus sowie verfahren zu deren herstellung
DE3783404T2 (de) Leitende aktivierungsverbindungen fuer halbleiteranordnungen.
DE69932472T2 (de) Halbleiter-Schmelzsicherung
DE19542411A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE112018004421B4 (de) Damaszener-dünnschichtwiderstand (tfr) in polymetall-dielektrikum und verfahren zur herstellung
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
DE69030433T2 (de) Herstellungsmethode für Halbleiterspeicher
DE10121240C1 (de) Verfahren zur Herstellung für eine integrierte Schaltung, insbesondere eine Anti-Fuse, und entsprechende integrierte Schaltung
DE3133548C2 (de)
DE19906192A1 (de) Halbleiteranordnung mit Kapazitätselementen hoher Dichte und Herstellungsverfahren davon
DE4408564C2 (de) Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee