DE10043215C1 - Verfahren zur Herstellung einer Antifuse, Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen und integrierte Schaltung mit einer Antifuse - Google Patents

Verfahren zur Herstellung einer Antifuse, Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen und integrierte Schaltung mit einer Antifuse

Info

Publication number
DE10043215C1
DE10043215C1 DE10043215A DE10043215A DE10043215C1 DE 10043215 C1 DE10043215 C1 DE 10043215C1 DE 10043215 A DE10043215 A DE 10043215A DE 10043215 A DE10043215 A DE 10043215A DE 10043215 C1 DE10043215 C1 DE 10043215C1
Authority
DE
Germany
Prior art keywords
layer
antifuse
conductive
sacrificial layer
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10043215A
Other languages
English (en)
Inventor
Matthias Uwe Lehr
Veronika Polei
Irene Sperl
Uwe Schilling
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10043215A priority Critical patent/DE10043215C1/de
Priority to EP01958074A priority patent/EP1314201A1/de
Priority to KR10-2003-7001624A priority patent/KR100508889B1/ko
Priority to PCT/EP2001/009427 priority patent/WO2002019426A1/de
Priority to JP2002524223A priority patent/JP4007912B2/ja
Priority to TW090121644A priority patent/TWI226104B/zh
Application granted granted Critical
Publication of DE10043215C1 publication Critical patent/DE10043215C1/de
Priority to US10/378,243 priority patent/US6716678B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von Antifuse-Strukturen und Antifuses, durch die benachbarte leitende Bereiche 2, 8 selektiv elektrisch verbunden werden können. Das Verfahren umfasst das Aufbringen einer Opferschicht 3 auf einen ersten leitenden Bereich 2, das Strukturieren der Opferschicht 3 mit Hilfe eines photolithographischen Verfahrens, das Aufbringen einer Fuse-Schicht 5, 6, das Entfernen der Opferschicht 3, das Aufbringen einer nicht leitenden Schicht 7, das Einbringen einer Öffnung in die nicht leitende Schicht 7 und das Einbringen von leitendem Material 8 in die Öffnung zur Bildung eines zweiten leitenden Bereiches 8.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Antifuses und eine Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen.
Unter Fuses werden im allgemeinen leitende Verbindungen verstanden, die in einer integrierten Schaltung integriert werden und die sich nach Fertigstellung der Schaltung durch bestimmte Maßnahmen auftrennen lassen, um bestimmte, individuelle Einstellungen für die integrierte Schaltung vorzunehmen. Dabei behalten sie ihre Einstellung auch ohne ein Anliegen einer Versorgungsspannung bei, d. h. sie sind in aller Regel durch eine dauerhafte physikalische Verbindung oder Trennung zweier Kontakte gekennzeichnet. Am gebräuchlichsten sind sog. Laser-Fuses. Diese werden durch dünne Leiterbahnen gebildet, die je nach gewünschter Einstellung mit einem Laserstrahl durchtrennt werden können und dadurch die leitende Verbindung geöffnet wird.
Antifuses sind beispielsweise aus "Applicication-Specific Integrated Circuits", Ch. 4.1, 1997, Addison Wesley Longman, Inc bekannt. Sie stellen das Gegenteil zu einer herkömmlichen Fuse dar, d. h. sie stellen einen zunächst geöffneten Schalter dar, der durch eine geeignete Maßnahme, z. B. durch Anlegen eines Programmierstroms geschlossen werden kann. Antifuses bestehen üblicherweise aus dünnen isolierenden Schichten zwischen zwei leitenden Kontakten. Sie werden geschaltet, indem die isolierende Schicht nach dem Anlegen einer Programmierspannung leitend gemacht wird.
Integrierte Antifuses bestehen in der Regel aus einer dielektrischen Schicht, die auf einer Kontakt- oder Leiterbahnschicht aufgetragen ist und auf der sich ein weiterer Kontaktbereich befindet. Solche Antifuse-Strukturen werden üblicherweise hergestellt, indem eine dielektrische Schicht ganzflächig abgeschieden und dann im wesentlichen ganzflächig, außer in den lithographisch definierten Fuse- Bereichen mittels Trockenätzung (RIE: Reactive Ion Etching) wieder entfernt wird, so daß Inseln aus dielektrischem Material auf der Kontaktschicht verbleiben. Bei diesem Ver­ fahren werden die durch den RIE-Prozess von der dielektri­ schen Schicht befreiten Kontakt- bzw. Leiterbahnschichten der unten liegenden Leiterbahnebene angegriffen und deren Ober­ fläche auf unerwünschte Weise verändert.
Aus der JP 05090527 A ist dabei ein Verfahren bekannt, bei dem zur Herstellung einer Antifuse zur selektiven elektri­ schen Verbindung von benachbarten leitenden Bereichen eine dielektrische Schicht auf einem ersten leitenden Bereich auf­ gebracht und dann strukturiert wird, um eine Öffnung über dem ersten leitenden Bereich (2) zu bilden. Anschließend wird ganzflächig eine Fuse-Schicht aufgebracht und im Bereich außerhalb der Öffnung in der dielektrischen Schicht mit Hilfe des CMP-Verfahrens wieder entfernt. In einem weiteren Schritt wird dann ein leitendes Material in die Öffnung zur Bildung eines zweiten leitenden Bereiches (8) eingebracht. Ein weiteres herkömmliches Verfahren zur Antifuse-Herstellung ist in der US 5759 876 dargestellt.
Es ist daher Aufgabe der vorliegenden Erfindung, ein verbes­ sertes Verfahren zur Herstellung von Antifuses zur Verfügung zu stellen.
Diese Aufgabe wird durch das Verfahren nach Anspruch 1 ge­ löst. Weitere vorteilhafte Ausführungsformen sind in den ab­ hängigen Ansprüchen angegeben.
Erfindungsgemäß ist vorgesehen, dass Antifuses zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen hergestellt werden, indem zunächst auf die Oberfläche eines ersten leitenden Bereiches, der sich in einem nicht leitenden Bereich eines Substrats befindet, eine Opferschicht aufge­ bracht wird. Diese Opferschicht wird zunächst z. B. mit Hilfe eines photolitographischen Verfahrens strukturiert, so dass über dem ersten leitenden Bereich ein Fenster entsteht. Auf die so strukturierte Opferschicht wird eine Fuse-Schicht auf­ gebracht. Bei dieser Fuse-Schicht handelt es sich vorzugs­ weise um eine dielektrische Schicht. Beim nachfolgenden Ent­ fernen der Opferschicht wird diese gemeinsam mit der darauf abgeschiedenen Fuse-Schicht entfernt, so dass die Fuse- Schicht nur in dem Bereich des Fensters bestehen bleibt, das zuvor in die Opferschicht eingebracht wurde.
Darauf wird eine nicht leitende Schicht aufgebracht, die mit Kontakt-Öffnungen versehen wird, in die leitendes Material eingebracht wird, um einen zweiten leitenden Bereich zu bilden.
Dieses Herstellungsverfahren hat den Vorteil, dass zu keiner Zeit offen liegende leitende Bereiche einem Ätzverfahren oder einem anderen schädlichen Prozess ausgesetzt sind, die dadurch angegriffen und beschädigt werden können. Außerdem stellt dieses Verfahren ein einfaches Herstellungsverfahren dar, mit dem sowohl Standardkontakte als auch Antifuse- Kontakte auf einfache Weise gemeinsam in einem Prozessablauf hergestellt werden können.
In einer besonderen Ausführungsform ist vorgesehen, dass die Fuse-Schicht aus einem dielektrischen Material gebildet wird, und darüber hinaus eine Kontaktschicht aufweist, über die die Kontaktierung zwischen dem dielektrischen Material der Fuse- Schicht und des zweiten leitenden Bereiches vorgenommen wird. Dies hat den Vorteil, dass die Kontaktschicht beim Schritt des Einbringens der Kontakt-Öffnung in die nicht leitende Schicht als Ätzstopschicht verwendet werden kann. Es kann damit vermieden werden, dass die dielektrische Schicht bei zu langem Einwirken des Ätzprozesses für die Herstellung der Kontaktlöcher durchätzt wird und dann eine elektrische Verbindung zwischen dem ersten und dem zweiten leitenden Bereich entsteht und somit kein Fuse-Kontakt gebildet wird.
In einer bevorzugten Ausführungsform ist vorgesehen, dass das Entfernen der Opferschicht weiterhin umfasst, dass zuvor die Oberfläche dieser Opferschicht mit Hilfe eines CMP-Verfahrens (Chemical Mechanical Polishing) von der Fuse-Schicht befreit wird. Dadurch ist die Opferschicht einem nachfolgenden selektiven Ätzprozeß leichter zugänglich, bei dem das Ätzmittel so gewählt wird, daß es die Fuse-Schicht nicht angreift. Wenn die auf der Opferschicht befindliche Fuse- Schicht nicht durch ein CMP-Verfahren entfernt würde, wäre es sinnvoll, vor einem Ätzprozeß zum gemeinsamen Entfernen der Fuse-Schicht und der Opferschicht einen weiteren Maskierungsschritt durchzuführen. Dieser Maskierungsschritt ist dann notwendig, um die Fuse-Schicht auf dem ersten leitenden Bereich vor dem Ätzprozeß zu schützen, weil das zu verwendende Ätzmittel Fuse-Schicht als auch Opferschicht ätzt.
Die Erfindung wird anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
Fig. 1 einen Herstellungsprozess einer Antifuse, wobei Fig. 1a bis 1e Querschnitte durch die Halbleiterstruktur gemäß der Erfindung nach verschiedenen Prozessschritten wiedergeben; und
Fig. 2 schematisch eine Antifuse, die mit dem Verfahren nach Fig. 1 hergestellt ist.
Die in den Figuren gezeigten Strukturen sind nicht maßstäblich.
Das in Fig. 1 gezeigte Herstellungsverfahren wird auf einem Substratmaterial durchgeführt, welches vorzugsweise mit Hilfe von Standardplanartechnik bearbeitet wird, bei der eine Abfolge von jeweils ganzflächig an der Scheibenoberfläche wirkenden Einzelprozessen durchgeführt wird, die über geeignete Maskierungsschichten gezielt zur lokalen Veränderung des Halbleitermaterials führen.
Als Ausgangsmaterial dient eine vorbearbeitete Substratscheibe (nicht gezeigt) vorzugsweise im wesentlichen aus Silizium, auf deren Oberfläche sich eine Oxidschicht 1 befindet, in die leitende Bereiche 2, 2' aus Wolfram eingebracht sind, deren Oberflächen freiliegen. Auf diese Oberfläche des so vorbehandelten Substrates wird eine Opferschicht 3 aufgebracht. Die Opferschicht 3 kann aus BPSG, BSG, Polysilicium, amorphem Silicium oder je nach Ätzchemie entsprechend anderen Materialien bestehen. Die Opferschicht 3 wird vorzugsweise mit Hilfe eines photolitographischen Prozesses strukturiert. Dabei wird eine Photolackschicht 4 auf die Opferschicht 3 aufgetragen und photolitographisch strukturiert, so dass über den leitenden Bereichen 2, 2', auf denen eine Antifuse-Struktur gebildet werden soll, die Opferschicht 3 nicht von der Photolackschicht 4 abgedeckt ist.
Wie in Fig. 1b gezeigt, wird durch dieses Fenster in der Lackschicht 4 die Opferschicht 3 bis auf die Oberfläche des leitenden Bereichs 2 freigelegt. Danach wird die Photolackschicht 4 entfernt und anschließend eine dielektrische Schicht 5 und eine Kontaktierungsschicht 6 ganzflächig aufgetragen. Die dielektrische Schicht 5 besteht vorzugsweise aus einem dielektrischen Material wie Si3N4, SiON oder SiO2, es können jedoch auch andere dielektrische Materialien Verwendung finden. Die Kontaktierungsschicht 6 besteht aus einem Material, das leitend ist und das eine stabile Verbindung mit der dielektrischen Schicht 5 bildet.
In einem nachfolgenden Schritt (Fig. 1c) wird die dielektrische Schicht 5 und die Kontaktierungsschicht 6 der Oberfläche der Opferschicht 3 durch ein CMP-Verfahren (Chemical Mechanical Polishing) dort entfernt, wo sich diese auf der Opferschicht 3 befindet. Die Schichten 5, 6 im zuvor freigelegten Fenster der Opferschicht 3 bleiben bestehen. Man erhält so eine Struktur, bei der die Opferschicht 3 freiliegt und wobei sich in den Bereichen über dem leitenden Bereich 2 eine dielektrische Schicht 5 und eine Kontaktierungsschicht 6 befindet. Das Abtragen der dielektrischen Schicht 5 und der Kontaktierungsschicht 6 kann auch durch ein Ätzverfahren erfolgen, wobei dann der Bereich oberhalb des leitenden Bereiches 2 maskiert werden muss, damit die Schichten 5, 6 durch den Ätzschritt nicht entfernt werden.
In Fig. 1d ist eine Struktur dargestellt, wie sie nach dem Entfernen der Opferschicht 3 und dem anschließenden Aufbringen einer Oxidschicht 7 entsteht. Die Opferschicht 3 kann dabei je nach verwendetem Material mit H2SO4/HF-haltigen Lösungen oder vergleichbaren Ätzmitteln geätzt werden.
In der Oxidschicht 7 werden nun, wie in Fig. 1e dargestellt, an den Stellen, an denen die Kontaktierungen vorgenommen werden sollen, mit Hilfe einer photolithographischen Maskierung und anschließenden Ätzung Fenster vorgesehen, die sich je nachdem, ob eine einfache Kontaktierung des unter der Oxidschicht befindlichen leitenden Bereiches 2' vorgenommen werden soll oder eine Antifuse-Struktur gebildet werden soll, vollständig oder bis zur Kontaktierungsschicht 6 durch die Oxidschicht 7 erstrecken. Das Ätzverfahren bzw. die Ätzmittel des Ätzprozesses sind so gewählt, dass der Ätzprozess bei der Antifuse-Struktur entweder nach dem Durchätzen der Oxidschicht 7 festgelegt durch die Ätzzeit oder nach Erreichen der Kontaktierungsschicht 6 endet. Die Kontaktierungsschicht 6 dient dabei als Ätzstoppschicht, so dass die dielektrische Schicht 5 vor einer Durchätzung geschützt ist. In die so entstandenen Kontaktierungsöffnungen wird nun ein leitfähiges Material, z. B. Wolfram, eingebracht, welches eine niederohmige Verbindung zur Kontaktierungsschicht bildet. Auf diese Weise werde von der Oberfläche zugängliche Kontakte 8, 8' gebildet.
Wie aus dem oben beschriebenen Verfahrensablauf ersichtlich, ist es somit möglich, sowohl Standardkontakte 2', 8' als auch Antifuse-Kontakte 2,8 gleichzeitig mit einem Herstellungsverfahren herzustellen. Dabei werden die leitenden Bereiche 2, 2' ganzflächig zunächst mit der Opferschicht 3 geschützt und anschließend nur die Bereiche, an denen eine Antifuse-Struktur entstehen soll, freigelegt und mit einer dielektrischen Schicht versehen. Dadurch kann vermieden werden, dass die leitenden Bereiche einem Ätzprozess ausgesetzt werden, wodurch diese angegriffen und beschädigt werden können. Die nachfolgenden Prozesse des Einbringens von Kontaktöffnungen in einer Oxidschicht und Auffüllen der Kontaktöffnungen mit einem leitfähigen Material sind für die Herstellung von Standardkontakten und Antifuse- Strukturen identisch.
In einem bevorzugten Herstellungsverfahren ist vorgesehen, dass die dielektrische Schicht aus Si3N4, die Opferschicht aus BPSG oder BSG besteht, die mit Hilfe eines nasschemischen Lift-Off-Verfahrens mittels H2SO4/HF-haltigen Lösungen entfernt wird. Da die Ätzrate von H2SO4/HF-haltigen Lösungen bei BPSG oder BSG wesentlich höher ist als die bei Si3N4 kann die Opferschicht 3 nahezu ohne Beeinträchtigung der dielektrischen Schicht 5 entfernt werden.
Für das erfindungsgemäße Herstellungsverfahren ist es nicht notwendig, eine Kontaktierungsschicht 6 vorzusehen. Sie eignet sich jedoch als Ätzstoppschicht für die Kontaktierungsöffnungen des leitenden Bereiches 8, wodurch die dielektrische Schicht 5 vor einer Durchätzung geschützt werden kann. Bei Verwendung einer geeigneten Ätzchemie ist jedoch auch vorstellbar, dass die dielektrische Schicht 5 selbst eine solche Ätzstoppschicht darstellen kann, wodurch die Verwendung der Kontaktierungsschicht 6 überflüssig wird.
In Fig. 2 ist schematisch eine Antifuse dargestellt, die nach dem oben beschriebenen Verfahren hergestellt wurde. Sie weist einen ersten leitenden Bereich 2 auf, der in eine Oxidschicht 1 auf einem Substrat eingebettet ist. Auf diesem ersten leitenden Bereich 2 befindet sich eine dielektrische Fuse- Schicht 5, die den ersten leitenden Bereich 2 überdeckt. Eine genaue Justierung ist nicht erforderlich. Über der Fuse- Schicht 5 befindet sich eine Kontaktierungsschicht 6, die aus Prozeßgründen vorgesehen wird. Sie dient in erster Linie dazu, eine Zerstörung oder Beschädigung der Fuse-Schicht 2 in nachfolgenden Prozeßschritten zu vermeiden. Auf der Kontaktierungsschicht 6 befindet sich eine Oxidschicht 7, in der sich eine bis zur Kontaktierungsschicht 6 reichenden Kontaktöffnung befindet, in die ein leitendes Material 8, z. B. Wolfram eingebracht ist. Selbstverständlich kann vorgesehen sein, daß sich unterhalb der leitenden Schicht 2 weitere leitende Bereiche vorgesehen sein können, die u. U. mit dem leitenden Bereich in Kontakt stehen.
Die in der vorstehenden Beschreibung, den Zeichnungen und den Ansprüchen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausgestaltungen von Bedeutung sein.
Bezugszeichenliste
1
Vorbehandeltes Substrat
2
,
2
' Leitende Bereiche
3
Opferschicht
4
Photolackschicht
5
Dielektrische Schicht
6
Kontaktierungsschicht
7
Oxidschicht
8
,
8
' Leitende Bereiche

Claims (12)

1. Verfahren zur Herstellung einer Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen (2, 8) gekennzeichnet durch die folgenden Schritte:
  • - Aufbringen einer Opferschicht (3) auf einen ersten leitenden Bereich (2);
  • - Strukturieren der Opferschicht (3), so daß eine Öffnung in der Opferschicht (3) über dem ersten leitenden Bereich (2) gebildet wird;
  • - Aufbringen einer Fuse-Schicht (5, 6) zumindest im Bereich der Öffnung in der Opferschicht (3);
  • - vollständiges Entfernen der Opferschicht (3), so dass die Fuse-Schicht (5, 6) nur im Bereich der Öffnung verbleibt;
  • - Aufbringen einer nicht leitenden Schicht (7);
  • - Einbringen einer Öffnung in die nicht leitende Schicht (7) über dem ersten leitenden Bereich (2); und
  • - Einbringen von leitendem Material in die Öffnung zur Bildung eines zweiten leitenden Bereiches (8).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Fuse-Schicht aus einem dielektrischen Material (5) gebildet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Fuse-Schicht aus einer Schichtenfolge aus dielektrischen Materialien gebildet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Fuse-Schicht eine Kontaktschicht (6) aufweist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Entfernen der Opferschicht (3) den weiteren folgenden Schritt umfaßt:
- Entfernen der Fuse-Schicht (5, 6) auf einer Oberfläche der Opferschicht (3) mit Hilfe eines Chemisch- mechanischen-Schleifverfahrens (CMP-Verfahren).
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die dielektrische Schicht (5) aus einem oder mehreren der Materialien aus der Gruppe Si3N4, SiON und SiO2 gebildet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Opferschicht (3) aus einem der Materialien aus der Gruppe BPSG, BSG, Poly-Si, ,a-Si, Al, Ti, TiN gebildet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Opferschicht (3) mit einer H2SO4/HF- haltigen Lösung entfernt wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß zumindest einer der leitenden Bereiche (2, 8) aus Wolfram gebildet wird.
10. Antifuse, dadurch gekennzeichnet, daß sie durch ein Verfahren nach einem der Ansprüche 1 bis 9 hergestellt ist.
11. Integrierte Schaltung mit einer Antifuse nach Anspruch 10.
DE10043215A 2000-09-01 2000-09-01 Verfahren zur Herstellung einer Antifuse, Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen und integrierte Schaltung mit einer Antifuse Expired - Fee Related DE10043215C1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10043215A DE10043215C1 (de) 2000-09-01 2000-09-01 Verfahren zur Herstellung einer Antifuse, Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen und integrierte Schaltung mit einer Antifuse
EP01958074A EP1314201A1 (de) 2000-09-01 2001-08-16 Verfahren zur herstellung einer antifuse und antifuse zur selektiven elektrischen verbindung von benachbarten leitenden bereichen
KR10-2003-7001624A KR100508889B1 (ko) 2000-09-01 2001-08-16 안티퓨즈를 생성하는 방법 및 인접한 도전영역의 선택적전기접속을 허용하기 위한 안티퓨즈
PCT/EP2001/009427 WO2002019426A1 (de) 2000-09-01 2001-08-16 Verfahren zur herstellung einer antifuse und antifuse zur selektiven elektrischen verbindung von benachbarten leitenden bereichen
JP2002524223A JP4007912B2 (ja) 2000-09-01 2001-08-16 アンチフューズの製造方法および隣接し合う導電性領域を選択的に電気的接続するアンチフューズの製造方法
TW090121644A TWI226104B (en) 2000-09-01 2001-08-31 Method to produce an anti-fuse and anti-fuse to selectively connect electrically the adjacent conductive regions
US10/378,243 US6716678B2 (en) 2000-09-01 2003-03-03 Method for producing an antifuse and antifuse for the selective electrical connection of adjacent conductive regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10043215A DE10043215C1 (de) 2000-09-01 2000-09-01 Verfahren zur Herstellung einer Antifuse, Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen und integrierte Schaltung mit einer Antifuse

Publications (1)

Publication Number Publication Date
DE10043215C1 true DE10043215C1 (de) 2002-04-18

Family

ID=7654708

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10043215A Expired - Fee Related DE10043215C1 (de) 2000-09-01 2000-09-01 Verfahren zur Herstellung einer Antifuse, Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen und integrierte Schaltung mit einer Antifuse

Country Status (7)

Country Link
US (1) US6716678B2 (de)
EP (1) EP1314201A1 (de)
JP (1) JP4007912B2 (de)
KR (1) KR100508889B1 (de)
DE (1) DE10043215C1 (de)
TW (1) TWI226104B (de)
WO (1) WO2002019426A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067896B2 (en) * 2002-11-13 2006-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic fabrication having edge passivated bond pad integrated with option selection device access aperture
US8030736B2 (en) * 2009-08-10 2011-10-04 International Business Machines Corporation Fin anti-fuse with reduced programming voltage
CN115811882A (zh) * 2021-09-14 2023-03-17 联华电子股份有限公司 半导体结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590527A (ja) * 1991-09-27 1993-04-09 Fujitsu Ltd 半導体装置及びその製造方法
US5759876A (en) * 1995-11-01 1998-06-02 United Technologies Corporation Method of making an antifuse structure using a metal cap layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449947A (en) * 1993-07-07 1995-09-12 Actel Corporation Read-disturb tolerant metal-to-metal antifuse and fabrication method
US5592016A (en) * 1995-04-14 1997-01-07 Actel Corporation Antifuse with improved antifuse material
US5602053A (en) * 1996-04-08 1997-02-11 Chartered Semidconductor Manufacturing Pte, Ltd. Method of making a dual damascene antifuse structure
US5856213A (en) * 1996-07-25 1999-01-05 Vlsi Technology, Inc. Method of fabricating a programmable function system block using two masks and a sacrificial oxide layer between the bottom metal and an amorphous silicon antifuse structure
US5811870A (en) * 1997-05-02 1998-09-22 International Business Machines Corporation Antifuse structure
US5904507A (en) * 1998-02-23 1999-05-18 National Semiconductor Corporation Programmable anti-fuses using laser writing
US6245663B1 (en) * 1998-09-30 2001-06-12 Conexant Systems, Inc. IC interconnect structures and methods for making same
DE10121240C1 (de) * 2001-04-30 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung für eine integrierte Schaltung, insbesondere eine Anti-Fuse, und entsprechende integrierte Schaltung
TW508788B (en) * 2001-11-12 2002-11-01 United Microelectronics Corp Production method of anti-fuse

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590527A (ja) * 1991-09-27 1993-04-09 Fujitsu Ltd 半導体装置及びその製造方法
US5759876A (en) * 1995-11-01 1998-06-02 United Technologies Corporation Method of making an antifuse structure using a metal cap layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SMITH, M.J.S.: Application Specific Integrated Circuits, Addison Wesley Longman, 1997, S.170-173 *

Also Published As

Publication number Publication date
TWI226104B (en) 2005-01-01
US6716678B2 (en) 2004-04-06
JP4007912B2 (ja) 2007-11-14
EP1314201A1 (de) 2003-05-28
WO2002019426A1 (de) 2002-03-07
KR100508889B1 (ko) 2005-08-18
US20030157752A1 (en) 2003-08-21
KR20030020441A (ko) 2003-03-08
JP2004508715A (ja) 2004-03-18

Similar Documents

Publication Publication Date Title
DE68923305T2 (de) Elektrische Leitungen für elektronische Bauelemente.
DE4140681C2 (de) Verfahren zur Herstellung eines Masken-Nur-Lesespeichers (Masken-ROM)
DE69534584T2 (de) Halbleiter-Bauteil mit Gräben
DE69429978T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Isolationszonen
DE19929239B4 (de) Verfahren zur Herstellung von MOS-FET-Halbleiterelementen
DE112012000850B4 (de) Verfahren zum Ausbilden eines randlosen Kontakts für Transistoren in einem Ersatzmetall-Gate-Prozess und derartige Halbleiter-Transistorstruktur
DE4320286A1 (de) Verfahren zum elektrischen Kontaktieren des Aktivbereichs einer Halbleiteranordnung
DE10030308A1 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE19860505A1 (de) ESD-Schutzschaltung und Verfahren zu deren Herstellung
DE69932472T2 (de) Halbleiter-Schmelzsicherung
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
EP0981155A2 (de) Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69031243T2 (de) Dynamische wahlfreie Speichereinrichtung
EP0005165A1 (de) Verfahren zur Herstellung von isolierten Leitbereichen aus polykristallinem Silicium sowie entsprechend aufgebaute Halbleiteranordnungen mit Feldeffektelementen
DE102005019702A1 (de) Schmelzsicherungsanordnung und Herstellungsverfahren
DE2922016A1 (de) Vlsi-schaltungen
DE102004020938B3 (de) Verfahren zum Herstellen einer ersten Kontaktlochebene in einem Speicherbaustein
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
EP0453644A2 (de) Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern
DE19653614A1 (de) Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen
DE68923436T2 (de) Selektive Technik zur Bestimmung einer Unebenheit zur Verwendung beim Herstellen eines Transistors mit schwebendem Gate.
DE69401243T2 (de) Feldemissionsvorrichtung mit Kleinradiuskathode und Herstellungsverfahren dieser Vorrichtung
DE69422234T2 (de) Verfahren zur Herstellung einer Feldemissionsanordnung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee