EP1314201A1 - Verfahren zur herstellung einer antifuse und antifuse zur selektiven elektrischen verbindung von benachbarten leitenden bereichen - Google Patents

Verfahren zur herstellung einer antifuse und antifuse zur selektiven elektrischen verbindung von benachbarten leitenden bereichen

Info

Publication number
EP1314201A1
EP1314201A1 EP01958074A EP01958074A EP1314201A1 EP 1314201 A1 EP1314201 A1 EP 1314201A1 EP 01958074 A EP01958074 A EP 01958074A EP 01958074 A EP01958074 A EP 01958074A EP 1314201 A1 EP1314201 A1 EP 1314201A1
Authority
EP
European Patent Office
Prior art keywords
layer
conductive
antifuse
sacrificial layer
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01958074A
Other languages
English (en)
French (fr)
Inventor
Matthias Lehr
Uwe Schilling
Veronika Polei
Irene Sperl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1314201A1 publication Critical patent/EP1314201A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention relates to a method for producing antifuses and an antifuse for the selective electrical connection of adjacent conductive areas.
  • Fuses are generally understood to mean conductive connections which are integrated in an integrated circuit and which can be separated by certain measures after completion of the circuit in order to make certain individual settings for the integrated circuit. In doing so, they maintain their setting even without a supply voltage being applied, i.e. they are usually characterized by a permanent physical connection or separation of two contacts. The most common are so-called aser fuses. These are formed by thin conductor tracks, which can be cut with a laser beam depending on the desired setting, thereby opening the conductive connection.
  • Antifuses are known for example from "Application-Specific Integrated Circuits", Ch. 4.1, 1997, Addison Wesley Longman, Ine. They are the opposite of a conventional fuse, i.e. they represent an initially open switch that can be activated by a suitable measure, e.g. can be closed by applying a programming current. Antifuses usually consist of thin insulating layers between two conductive contacts. They are switched by making the insulating layer conductive after the application of a programming voltage.
  • Integrated antifuses usually consist of a dielectric layer on top of a contact or Conductor layer is applied and on which there is another contact area.
  • Such antifuse structures are usually produced by depositing a dielectric layer over the entire area and then essentially over the entire area, except in the lithographically defined fuse areas, by means of dry etching (RIE: Reactive Ion Etching), so that islands of dielectric material on the contact layer remain.
  • RIE Reactive Ion Etching
  • Conductor layers of the underlying conductor level are attacked and their surface is undesirably changed.
  • antifuses for the selective electrical connection of adjacent conductive regions are produced by first applying a sacrificial layer to the surface of a first conductive region, which is located in a non-conductive region of a substrate.
  • This sacrificial layer is first structured, for example with the aid of a photolithographic process, so that a window is created over the first conductive area.
  • a fuse layer is applied to the sacrificial layer structured in this way.
  • This fuse layer is preferably a dielectric layer.
  • a non-conductive layer is applied thereon, which is provided with contact openings, into which conductive material is introduced, in order to form a second conductive region.
  • This manufacturing method has the advantage that at no time exposed conductive areas are exposed to an etching process or another harmful process, which can be attacked and damaged as a result.
  • this process is a simple manufacturing process with which both standard contacts and anti-fuse
  • the fuse layer is formed from a dielectric material and also has a contact layer via which the dielectric material of the fuse layer and the second conductive region are contacted.
  • This has the advantage that the contact layer can be used as an etching stop layer in the step of introducing the contact opening into the non-conductive layer. It can thus be avoided that the dielectric layer is etched through if the etching process is too long for the production of the contact holes and then an electrical connection is established between the first and the second conductive region and thus no fuse contact is formed.
  • the removal of the sacrificial layer further comprises that the surface of this sacrificial layer is previously freed of the fuse layer with the aid of a CMP process (Chemical Mechanical Polishing).
  • CMP process Chemical Mechanical Polishing
  • the sacrificial layer is more easily accessible to a subsequent selective etching process, in which the etchant is selected so that it does not attack the fuse layer. If the fuse layer on the sacrificial layer were not removed by a CMP process, it would be it makes sense to carry out a further masking step before an etching process for the joint removal of the fuse layer and the sacrificial layer. This masking step is then necessary in order to protect the fuse layer on the first conductive region from the etching process, because the etchant to be used etches fuse layer as well as sacrificial layer.
  • FIG. 1 shows a manufacturing process of an antifuse
  • FIGS. 1 a to 1 a showing cross sections through the semiconductor structure according to FIG
  • Fig. 2 shows schematically an antifuse, which is made with the method of Fig.l.
  • the manufacturing method shown in FIG. 1 is carried out on a substrate material, which is preferably processed with the aid of standard planar technology, in which a sequence of individual processes that act over the entire surface of the wafer surface is carried out, which specifically lead to local change in the semiconductor material via suitable masking layers.
  • a preprocessed material serves as the starting material
  • Substrate wafer (not shown) preferably essentially made of silicon, on the surface of which there is an oxide layer 1, into which conductive regions 2, 2 'of tungsten are introduced, the surfaces of which are exposed.
  • oxide layer 1 into which conductive regions 2, 2 'of tungsten are introduced, the surfaces of which are exposed.
  • the sacrificial layer 3 can consist of BPSG, BSG, polysilicon, amorphous silicon or, depending on the etching chemistry, corresponding other materials.
  • the sacrificial layer 3 is preferably structured using a photolithographic process.
  • a photoresist layer 4 is applied to the sacrificial layer 3 and structured photolithographically, so that the sacrificial layer 3 is not covered by the photoresist layer 4 over the conductive regions 2, 2 'on which an antifuse structure is to be formed.
  • this window in the lacquer layer 4 exposes the sacrificial layer 3 up to the surface of the conductive region 2.
  • the photoresist layer 4 is then removed and then a dielectric layer 5 and a contacting layer 6 are applied over the entire surface.
  • the dielectric layer 5 preferably consists of a dielectric material such as Si 3 N / SiON or Si0 2 , but other dielectric materials can also be used.
  • the contacting layer 6 consists of a material that is conductive and that forms a stable connection with the dielectric layer 5.
  • the dielectric layer 5 and the contacting layer 6 of the surface of the sacrificial layer 3 are removed by a CMP method (Chemical Mechanical Polishing) where it is located on the sacrificial layer 3.
  • CMP method Chemical Mechanical Polishing
  • the layers 5, 6 in the previously exposed window of the sacrificial layer 3 remain.
  • a structure is thus obtained in which the sacrificial layer 3 is exposed and a dielectric layer 5 and a contacting layer 6 are located in the regions above the conductive region 2.
  • the dielectric layer 5 and the contacting layer 6 can also be removed by an etching process, in which case the region above the conductive region 2 must be masked so that the layers 5, 6 are not removed by the etching step.
  • FIG. 1d A structure is shown in FIG. 1d as it is after the sacrificial layer 3 has been removed and the subsequent one Application of an oxide layer 7 arises.
  • the sacrificial layer 3 can be etched with H 2 S0 4 / HF-containing solutions or comparable etching agents.
  • windows are provided at the points at which the contacts are to be made with the aid of a photolithographic masking and subsequent etching, which, depending on whether simple contacting of the under the Conductive region 2 'located in the oxide layer or an antifuse structure is to be formed, extend completely or as far as the contacting layer 6 through the oxide layer 7.
  • the etching process or the etching agents of the etching process are selected such that the etching process in the antifuse structure ends either after the oxide layer 7 has been etched through, determined by the etching time or after the contacting layer 6 has been reached.
  • the contacting layer 6 serves as an etching stop layer, so that the dielectric layer 5 is protected from being etched through.
  • Contacting layer forms. In this way, contacts 8, 8 'accessible from the surface are formed.
  • the dielectric layer consists of Si 3 N
  • the sacrificial layer consists of BPSG or BSG, which is removed with the aid of a wet-chemical lift-off method using H2S0 4 / HF-containing solutions. Since the etching rate of H 2 S0 4 / HF-containing solutions in BPSG or BSG is significantly higher than that in Si 3 N 4 , the sacrificial layer 3 can be removed almost without impairing the dielectric layer 5.
  • a contacting layer 6 it is suitable as an etching stop layer for the contact openings of the conductive region 8, as a result of which the dielectric layer 5 can be protected against etching through.
  • the dielectric layer 5 itself can represent such an etching stop layer, as a result of which the use of the contacting layer 6 becomes superfluous.
  • an antifuse is schematically shown, which was produced by the method described above. It has a first conductive region 2, which is embedded in an oxide layer 1 on a substrate. A dielectric fuse layer 5, which covers the first conductive region 2, is located on this first conductive region 2. A precise adjustment is not necessary. Above the fuse layer 5 there is a contacting layer 6, which is provided for process reasons. It serves primarily to avoid destruction or damage to the fuse layer 2 in subsequent process steps. On the contacting layer 6 there is an oxide layer 7, in which there is a contact opening reaching as far as the contacting layer 6, into which a conductive material 8, eg tungsten is introduced. Of course, it can be provided that further conductive areas can be provided below the conductive layer 2, which may be in contact with the conductive area.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von Antifuse-Strukturen und Antifuses, durch die benachbarte leitende Bereiche selektiv elektrisch verbunden werden können. Das Verfahren umfasst das Aufbringen einer Opferschicht (3) auf einen ersten leitenden Bereich (2), das Strukturieren der Opferschicht mit Hilfe eines photolithographischen Verfahrens, das Aufbringen einer Fuse-Schicht (5, 6), das Entfernen der Opferschicht, das Aufbringen einer nicht leitenden Schicht (7), das Einbringen einer Öffnung in die nicht leitende Schicht und das Einbringen von leitendem Material in die Öffnung zur Bildung eines zweiten leitenden Bereiches (8).

Description

Beschreibung
Verfahren zur Herstellung einer Antifuse und Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen
Die Erfindung betrifft ein Verfahren zur Herstellung von Antifuses und eine Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen.
Unter Fuses werden im allgemeinen leitende Verbindungen verstanden, die in einer integrierten Schaltung integriert werden und die sich nach Fertigstellung der Schaltung durch bestimmte Maßnahmen auftrennen lassen, um bestimmte, individuelle Einstellungen für die integrierte Schaltung vorzunehmen. Dabei behalten sie ihre Einstellung auch ohne ein Anliegen einer VersorgungsSpannung bei, d.h. sie sind in aller Regel durch eine dauerhafte physikalische Verbindung oder Trennung zweier Kontakte gekennzeichnet. Am gebräuchlichsten sind sog. aser-Fuses . Diese werden durch dünne Leiterbahnen gebildet, die je nach gewünschter Einstellung mit einem Laserstrahl durchtrennt werden können und dadurch die leitende Verbindung geöffnet wird.
Antifuses sind beispielsweise aus "Applicication-Specific Integrated Circuits", Ch. 4.1, 1997, Addison Wesley Longman, Ine bekannt. Sie stellen das Gegenteil zu einer herkömmlichen Fuse dar, d.h. sie stellen einen zunächst geöffneten Schalter dar, der durch eine geeignete Maßnahme, z.B. durch Anlegen eines Programmierstroms geschlossen werden kann. Antifuses bestehen üblicherweise aus dünnen isolierenden Schichten zwischen zwei leitenden Kontakten. Sie werden geschaltet, indem die isolierende Schicht nach dem Anlegen einer Programmierspannung leitend gemacht wird.
Integrierte Antifuses bestehen in der Regel aus einer dielektrischen Schicht, die auf einer Kontakt- oder Leiterbahnschicht aufgetragen ist und auf der sich ein weiterer Kontaktbereich befindet. Solche Antifuse-Strukturen werden üblicherweise hergestellt, indem eine dielektrische Schicht ganzflächig abgeschieden und dann im wesentlichen ganzflächig, außer in den lithographisch definierten Fuse- Bereichen mittels Trockenätzung (RIE: Reactive Ion Etching) wieder entfernt wird, so daß Inseln aus dielektrischem Material auf der Kontaktschicht verbleiben. Bei diesem Verfahren werden die durch den RIE-Prozess von der dielektrischen Schicht befreiten Kontakt- bzw.
Leiterbahnschichten der unten liegenden Leiterbahnebene angegriffen und deren Oberfläche auf unerwünschte Weise verändert .
Es ist daher Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zur Herstellung von Antifuses zur Verfügung zu stellen.
Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst. Weitere vorteilhafte Ausführungsformen sind in den abhängigen Ansprüchen angegeben.
Erfindungsgemäß ist vorgesehen, dass Antifuses zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen hergestellt werden, indem zunächst auf die Oberfläche eines ersten leitenden Bereiches, der sich in einem nicht leitenden Bereich eines Substrats befindet, eine Opferschicht aufgebracht wird. Diese Opferschicht wird zunächst z.B. mit Hilfe eines photolitographischen Verfahrens strukturiert, so dass über dem ersten leitenden Bereich ein Fenster entsteht. Auf die so strukturierte Opferschicht wird eine Fuse-Schicht aufgebracht. Bei dieser Fuse-Schicht handelt es sich vorzugsweise um eine dielektrische Schicht. Beim nachfolgenden Entfernen der Opferschicht wird diese gemeinsam mit der darauf abgeschiedenen Fuse-Schicht entfernt, so dass die Fuse-Schicht nur in dem Bereich des Fensters bestehen bleibt, das zuvor in die Opferschicht eingebracht wurde. Darauf wird eine nicht leitende Schicht aufgebracht, die mit Kontakt-Öffnungen versehen wird, in die leitendes Material eingebracht wird, um einen zweiten leitenden Bereich zu bilden.
Dieses Herstellungsverfahren hat den Vorteil, dass zu keiner Zeit offen liegende leitende Bereiche einem Ätzverfahren oder einem anderen schädlichen Prozess ausgesetzt sind, die dadurch angegriffen und beschädigt werden können. Außerdem stellt dieses Verfahren ein einfaches Herstellungsverfahren dar, mit dem sowohl Standardkontakte als auch Antifuse-
Kontakte auf einfache Weise gemeinsam in einem Prozessablauf hergestellt werden können.
In einer besonderen Ausführungsform ist vorgesehen, dass die Fuse-Schicht aus einem dielektrischen Material gebildet wird, und darüber hinaus eine Kontaktschicht aufweist, über die die Kontaktierung zwischen dem dielektrischen Material der Fuse- Schicht und des zweiten leitenden Bereiches vorgenommen wird. Dies hat den Vorteil, dass die Kontaktschicht beim Schritt des Einbringens der Kontakt-Öffnung in die nicht leitende Schicht als Ätzstopschicht verwendet werden kann. Es kann damit vermieden werden, dass die dielektrische Schicht bei zu langem Einwirken des Ätzprozesses für die Herstellung der Kontaktlöcher durchätzt wird und dann eine elektrische Verbindung zwischen dem ersten und dem zweiten leitenden Bereich entsteht und somit kein Fuse-Kontakt gebildet wird.
In einer bevorzugten Ausführungsform ist vorgesehen, dass das Entfernen der Opferschicht weiterhin umfasst, dass zuvor die Oberfläche dieser Opferschicht mit Hilfe eines CMP-Verfahrens (Chemical Mechanical Polishing) von der Fuse-Schicht befreit wird. Dadurch ist die Opferschicht einem nachfolgenden selektiven Ätzprozeß leichter zugänglich, bei dem das Ätzmittel so gewählt wird, daß es die Fuse-Schicht nicht angreift. Wenn die auf der Opferschicht befindliche Fuse- Schicht nicht durch ein CMP-Verfahren entfernt würde, wäre es sinnvoll, vor einem Ätzprozeß zum gemeinsamen Entfernen der Fuse-Schicht und der Opferschicht einen weiteren Maskierungsschritt durchzuführen. Dieser Maskierungsschritt ist dann notwendig, um die Fuse-Schicht auf dem ersten leitenden Bereich vor dem Ätzprozeß zu schützen, weil das zu verwendende Ätzmittel Fuse-Schicht als auch Opferschicht ätzt.
Die Erfindung wird anhand der beigefügten Zeichnungen näher erläutert. Es zeigen: Fig. 1 einen Herstellungsprozess einer Antifuse, wobei Fig. la bis le Querschnitte durch die Halbleiterstruktur gemäß der
Erfindung nach verschiedenen Prozessschritten wiedergeben; und
Fig. 2 schematisch eine Antifuse, die mit dem Verfahren nach Fig.l hergestellt ist.
Die in den Figuren gezeigten Strukturen sind nicht maßstäblich.
Das in Fig. 1 gezeigte Herstellungsverfahren wird auf einem Substratmaterial durchgeführt, welches vorzugsweise mit Hilfe von Standardplanartechnik bearbeitet wird, bei der eine Abfolge von jeweils ganzflächig an der Scheibenoberfläche wirkenden Einzelprozessen durchgeführt wird, die über geeignete Maskierungsschichten gezielt zur lokalen Veränderung des Halbleitermaterials führen.
Als Ausgangsmaterial dient eine vorbearbeitete
Substratscheibe (nicht gezeigt) vorzugsweise im wesentlichen aus Silizium, auf deren Oberfläche sich eine Oxidschicht 1 befindet, in die leitende Bereiche 2, 2' aus Wolfram eingebracht sind, deren Oberflächen freiliegen. Auf diese Oberfläche des so vorbehandelten Substrates wird eine
Opferschicht 3 aufgebracht. Die Opferschicht 3 kann aus BPSG, BSG, Polysilicium, amorphem Silicium oder je nach Ätzchemie entsprechend anderen Materialien bestehen. Die Opferschicht 3 wird vorzugsweise mit Hilfe eines photolitographischen Prozesses strukturiert. Dabei wird eine Photolackschicht 4 auf die Opferschicht 3 aufgetragen und photolitographisch strukturiert, so dass über den leitenden Bereichen 2,2' , auf denen eine Antifuse-Struktur gebildet werden soll, die Opferschicht 3 nicht von der Photolackschicht 4 abgedeckt ist.
Wie in Fig. lb gezeigt, wird durch dieses Fenster in der Lackschicht 4 die Opferschicht 3 bis auf die Oberfläche des leitenden Bereichs 2 freigelegt. Danach wird die Photolackschicht 4 entfernt und anschließend eine dielektrische Schicht 5 und eine Kontaktierungsschicht 6 ganzflächig aufgetragen. Die dielektrische Schicht 5 besteht vorzugsweise aus einem dielektrischen Material wie Si3N/ SiON oder Si02, es können jedoch auch andere dielektrische Materialien Verwendung finden. Die Kontaktierungsschicht 6 besteht aus einem Material, das leitend ist und das eine stabile Verbindung mit der dielektrischen Schicht 5 bildet.
In einem nachfolgenden Schritt (Fig. lc) wird die dielektrische Schicht 5 und die Kontaktierungsschicht 6 der Oberfläche der Opferschicht 3 durch ein CMP-Verfahren (Chemical Mechanical Polishing) dort entfernt, wo sich diese auf der Opferschicht 3 befindet. Die Schichten 5, 6 im zuvor freigelegten Fenster der Opferschicht 3 bleiben bestehen. Man erhält so eine Struktur, bei der die Opferschicht 3 freiliegt und wobei sich in den Bereichen über dem leitenden Bereich 2 eine dielektrische Schicht 5 und eine Kontaktierungsschicht 6 befindet. Das Abtragen der dielektrischen Schicht 5 und der Kontaktierungsschicht 6 kann auch durch ein Ätzverfahren erfolgen, wobei dann der Bereich oberhalb des leitenden Bereiches 2 maskiert werden muss, damit die Schichten 5,6 durch den Ätzschritt nicht entfernt werden.
In Fig. ld ist eine Struktur dargestellt, wie sie nach dem Entfernen der Opferschicht 3 und dem anschließenden Aufbringen einer Oxidschicht 7 entsteht . Die Opferschicht 3 kann dabei je nach verwendetem Material mit H2S04/HF-haltigen Lösungen oder vergleichbaren Ätzmitteln geätzt werden.
In der Oxidschicht 7 werden nun, wie in Fig. le dargestellt, an den Stellen, an denen die Kontaktierungen vorgenommen werden sollen, mit Hilfe einer photolithographischen ' Maskierung und anschließenden Ätzung Fenster vorgesehen, die sich je nachdem, ob eine einfache Kontaktierung des unter der Oxidschicht befindlichen leitenden Bereiches 2 ' vorgenommen werden soll oder eine Antifuse-Struktur gebildet werden soll, vollständig oder bis zur Kontaktierungsschicht 6 durch die Oxidschicht 7 erstrecken. Das Ätzverfahren bzw. die Ätzmittel des Ätzprozesses sind so gewählt, dass der Ätzprozess bei der Antifuse-Struktur entweder nach dem Durchätzen der Oxidschicht 7 festgelegt durch die Ätzzeit oder nach Erreichen der Kontaktierungsschicht 6 endet. Die Kontaktierungsschicht 6 dient dabei als Ätzstoppschicht, so dass die dielektrische Schicht 5 vor einer Durchätzung geschützt ist. In die so entstandenen Kontaktierungsöffnungen wird nun ein leitfähiges Material, z.B. Wolfram, eingebracht, welches eine niederohmige Verbindung zur
Kontaktierungsschicht bildet. Auf diese Weise werde von der Oberfläche zugängliche Kontakte 8, 8' gebildet.
Wie aus dem oben beschriebenen Verfahrensablauf ersichtlich, ist es somit möglich, sowohl Standardkontakte 2 ',8' als auch Antifuse-Kontakte 2,8 gleichzeitig mit einem Herstellungsverfahren herzustellen. Dabei werden die leitenden Bereiche 2, 21 ganzflächig zunächst mit der Opferschicht 3 geschützt und anschließend nur die Bereiche, an denen eine Antifuse-Struktur entstehen soll, freigelegt und mit einer dielektrischen Schicht versehen. Dadurch kann vermieden werden, dass die leitenden Bereiche einem Ätzprozess ausgesetzt werden, wodurch diese angegriffen und beschädigt werden können. Die nachfolgenden Prozesse des Einbringens von Kontaktöffnungen in einer Oxidschicht und Auffüllen der Kontaktöffnungen mit einem leitfähigen Material sind für die Herstellung von Standardkontakten und Antifuse- Strukturen identisch.
In einem bevorzugten Herstellungsverfahren ist vorgesehen, dass die dielektrische Schicht aus Si3N, die Opferschicht aus BPSG oder BSG besteht, die mit Hilfe eines nasschemischen Lift-Off-Verfahrens mittels H2S04/HF-haltigen Lösungen entfernt wird. Da die Ätzrate von H2S04/HF-haltigen Lösungen bei BPSG oder BSG wesentlich höher ist als die bei Si3N4 kann die Opferschicht 3 nahezu ohne Beeinträchtigung der dielektrischen Schicht 5 entfernt werden.
Für das erfindungsgemäße Herstellungsverfahren ist es nicht notwendig, eine Kontaktierungsschicht 6 vorzusehen. Sie eignet sich jedoch als Ätzstoppschicht für die Kontaktierungsöffnungen des leitenden Bereiches 8, wodurch die dielektrische Schicht 5 vor einer Durchätzung geschützt werden kann. Bei Verwendung einer geeigneten Ätzchemie ist jedoch auch vorstellbar, dass die dielektrische Schicht 5 selbst eine solche Ätzstoppschicht darstellen kann, wodurch die Verwendung der Kontaktierungsschicht 6 überflüssig wird.
In Fig. 2 ist schematisch eine Antifuse dargestellt, die nach dem oben beschriebenen Verfahren hergestellt wurde. Sie weist einen ersten leitenden Bereich 2 auf, der in eine Oxidschicht 1 auf einem Substrat eingebettet ist. Auf diesem ersten leitenden Bereich 2 befindet sich eine dielektrische Fuse- Schicht 5, die den ersten leitenden Bereich 2 überdeckt. Eine genaue Justierung ist nicht erforderlich. Über der Fuse- Schicht 5 befindet sich eine Kontaktierungsschicht 6, die aus Prozeßgründen vorgesehen wird. Sie dient in erster Linie dazu, eine Zerstörung oder Beschädigung der Fuse-Schicht 2 in nachfolgenden Prozeßschritten zu vermeiden. Auf der Kontaktierungsschicht 6 befindet sich eine Oxidschicht 7, in der sich eine bis zur Kontaktierungsschicht 6 reichenden Kontaktöffnung befindet, in die ein leitendes Material 8, z.B. Wolfram eingebracht ist. Selbstverständlich kann vorgesehen sein, daß sich unterhalb der leitenden Schicht 2 weitere leitende Bereiche vorgesehen sein können, die u.U. mit dem leitenden Bereich in Kontakt stehen.
Die in der vorstehenden Beschreibung, den Zeichnungen und den Ansprüchen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausgestaltungen von Bedeutung sein.

Claims

Patentansprüche
1. Verfahren zur Herstellung einer Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen (2,8) gekennzeichnet durch die folgenden Schritte:
- Aufbringen einer Opferschicht (3) auf einen ersten leitenden Bereich (2);
- Strukturieren der Opferschicht (3), so daß eine Öffnung in der Opferschicht (3) über dem ersten leitenden Bereich (2) gebildet wird;
- Aufbringen einer Fuse-Schicht (5,6) zumindest im Bereich der Öffnung in der Opferschicht (3) ;
- Entfernen der Opferschicht (3) ;
- Aufbringen einer nicht-leitenden Schicht (7) ; - Einbringen einer Öffnung in die nicht-leitende Schicht (7) über dem ersten leitenden Bereich (2) ; Einbringen von leitendem Material in die Öffnung zur Bildung eines zweiten leitenden Bereicheß (8)
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Fuse-Schicht aus einem dielektrischen Material (5) gebildet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Fuse-Schicht aus einer Schichtenfolge aus dielektrischen
Materialien gebildet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3 , dadurch gekennzeichnet, daß die Fuse-Schicht eine Kontaktschicht (6) aufweist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Entfernen der Opferschicht (3) den weiteren folgenden Schritt umfaßt: - Entfernen der Fuse-Schicht (5,6) auf einer Oberfläche der Opferschicht (3) mit Hilfe eines Chemisch- mechanischen-SchleifVerfahrens (CMP-Verfahren) .
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die dielektrische Schicht (5) aus einem oder mehreren der Materialien aus der Gruppe Si3N4, SiON und/oder Si02 gebildet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Opferschicht (3) aus einem der Materialien aus der Gruppe BPSG, BSG, Poly-Si, ,a-Si, AI, Ti, TiN gebildet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Opferschicht (3) mit einer H2S0/HF- haltigen Lösung entfernt wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß zumindest einer der leitenden Bereiche
(2,8) aus Wolfram gebildet wird.
10. Antifuse, dadurch gekennzeichnet, daß sie durch ein Verfahren nach einem der Ansprüche 1 bis 9 hergestellt ist.
11. Integrierte Schaltung mit einer Antifuse nach Anspruch
EP01958074A 2000-09-01 2001-08-16 Verfahren zur herstellung einer antifuse und antifuse zur selektiven elektrischen verbindung von benachbarten leitenden bereichen Withdrawn EP1314201A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10043215A DE10043215C1 (de) 2000-09-01 2000-09-01 Verfahren zur Herstellung einer Antifuse, Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen und integrierte Schaltung mit einer Antifuse
DE10043215 2000-09-01
PCT/EP2001/009427 WO2002019426A1 (de) 2000-09-01 2001-08-16 Verfahren zur herstellung einer antifuse und antifuse zur selektiven elektrischen verbindung von benachbarten leitenden bereichen

Publications (1)

Publication Number Publication Date
EP1314201A1 true EP1314201A1 (de) 2003-05-28

Family

ID=7654708

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01958074A Withdrawn EP1314201A1 (de) 2000-09-01 2001-08-16 Verfahren zur herstellung einer antifuse und antifuse zur selektiven elektrischen verbindung von benachbarten leitenden bereichen

Country Status (7)

Country Link
US (1) US6716678B2 (de)
EP (1) EP1314201A1 (de)
JP (1) JP4007912B2 (de)
KR (1) KR100508889B1 (de)
DE (1) DE10043215C1 (de)
TW (1) TWI226104B (de)
WO (1) WO2002019426A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067896B2 (en) * 2002-11-13 2006-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic fabrication having edge passivated bond pad integrated with option selection device access aperture
US8030736B2 (en) * 2009-08-10 2011-10-04 International Business Machines Corporation Fin anti-fuse with reduced programming voltage
CN115811882A (zh) * 2021-09-14 2023-03-17 联华电子股份有限公司 半导体结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590527A (ja) * 1991-09-27 1993-04-09 Fujitsu Ltd 半導体装置及びその製造方法
US5449947A (en) * 1993-07-07 1995-09-12 Actel Corporation Read-disturb tolerant metal-to-metal antifuse and fabrication method
US5592016A (en) * 1995-04-14 1997-01-07 Actel Corporation Antifuse with improved antifuse material
US5759876A (en) * 1995-11-01 1998-06-02 United Technologies Corporation Method of making an antifuse structure using a metal cap layer
US5602053A (en) * 1996-04-08 1997-02-11 Chartered Semidconductor Manufacturing Pte, Ltd. Method of making a dual damascene antifuse structure
US5856213A (en) * 1996-07-25 1999-01-05 Vlsi Technology, Inc. Method of fabricating a programmable function system block using two masks and a sacrificial oxide layer between the bottom metal and an amorphous silicon antifuse structure
US5811870A (en) * 1997-05-02 1998-09-22 International Business Machines Corporation Antifuse structure
US5904507A (en) * 1998-02-23 1999-05-18 National Semiconductor Corporation Programmable anti-fuses using laser writing
US6245663B1 (en) * 1998-09-30 2001-06-12 Conexant Systems, Inc. IC interconnect structures and methods for making same
DE10121240C1 (de) * 2001-04-30 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung für eine integrierte Schaltung, insbesondere eine Anti-Fuse, und entsprechende integrierte Schaltung
TW508788B (en) * 2001-11-12 2002-11-01 United Microelectronics Corp Production method of anti-fuse

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0219426A1 *

Also Published As

Publication number Publication date
TWI226104B (en) 2005-01-01
US6716678B2 (en) 2004-04-06
JP4007912B2 (ja) 2007-11-14
DE10043215C1 (de) 2002-04-18
KR100508889B1 (ko) 2005-08-18
US20030157752A1 (en) 2003-08-21
JP2004508715A (ja) 2004-03-18
WO2002019426A1 (de) 2002-03-07
KR20030020441A (ko) 2003-03-08

Similar Documents

Publication Publication Date Title
EP0698288B1 (de) Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente
DE69633682T2 (de) Mikromechanischer Kondensator
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4320286A1 (de) Verfahren zum elektrischen Kontaktieren des Aktivbereichs einer Halbleiteranordnung
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE19501557C2 (de) CMOS-Halbleitervorrichtung und Verfahren zu deren Herstellung
WO2000031796A1 (de) Verfahren zur herstellung eines beidseitig prozessierten integrierten schaltkreises
DE69932472T2 (de) Halbleiter-Schmelzsicherung
DE3900654A1 (de) Drucksensoranordnung und verfahren zu deren herstellung
DE102005019702A1 (de) Schmelzsicherungsanordnung und Herstellungsverfahren
EP0453644B1 (de) Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern
EP0753204A1 (de) Verfahren zum herstellen eines halbleiterbauelementes für vertikale integration und verwendung für test-zwecke
DE2922016A1 (de) Vlsi-schaltungen
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE19653614A1 (de) Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen
EP1198836B1 (de) Fuse für halbleiteranordnung
EP0680064A2 (de) Mikromechanisches Bauteil mit einem Schaltelement als beweglicher Struktur, Mikrosystem und Herstellverfahren
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
DE3223619A1 (de) Halbleiteranordnung
DE10043215C1 (de) Verfahren zur Herstellung einer Antifuse, Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen und integrierte Schaltung mit einer Antifuse
DE19983274B4 (de) Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeicherbauteils
DE3930622A1 (de) Statischer ram
EP1168443B1 (de) Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur
DE10107666C1 (de) Herstellungsverfahren für eine integrierte Schaltung, insbesondere eine Antifuse
DE60123804T2 (de) Herstellungsverfahren für pyroelektrische sensoren mit einer elektrische polung benötigenden pyroelektrischen dünnschicht

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20021026

AK Designated contracting states

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

RBV Designated contracting states (corrected)

Designated state(s): AT BE CH CY FR GB IE IT LI

REG Reference to a national code

Ref country code: DE

Ref legal event code: 8566

17Q First examination report despatched

Effective date: 20080814

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: QIMONDA AG

19U Interruption of proceedings before grant

Effective date: 20090401

19W Proceedings resumed before grant after interruption of proceedings

Effective date: 20091123

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20100526