DE10107666C1 - Herstellungsverfahren für eine integrierte Schaltung, insbesondere eine Antifuse - Google Patents

Herstellungsverfahren für eine integrierte Schaltung, insbesondere eine Antifuse

Info

Publication number
DE10107666C1
DE10107666C1 DE10107666A DE10107666A DE10107666C1 DE 10107666 C1 DE10107666 C1 DE 10107666C1 DE 10107666 A DE10107666 A DE 10107666A DE 10107666 A DE10107666 A DE 10107666A DE 10107666 C1 DE10107666 C1 DE 10107666C1
Authority
DE
Germany
Prior art keywords
layer
insulation layer
contact
opening
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10107666A
Other languages
English (en)
Inventor
Kamel Ayadi
Jochen Mueller
Juergen Lindolf
Dominique Savignac
Stefan Dankowski
Matthias Uwe Lehr
Axel Brintzinger
Ulrich Frey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10107666A priority Critical patent/DE10107666C1/de
Priority to US10/079,045 priority patent/US6458631B1/en
Application granted granted Critical
Publication of DE10107666C1 publication Critical patent/DE10107666C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine integrierte Schaltung mit den Schritten: Bereitstellen eines Schaltungssubstrats (1); Vorsehen von einem Metallisierungsbereich (10a) aus einem ersten Metall in dem Schaltungssubstrat (1); Vorsehen einer ersten Isolationsschicht (25) über dem Metallisierungsbereich (10a); Bilden einer Öffnung (13) in der Isolationsschicht (25) zum Freilegen zumindest eines Teils der Oberfläche des Metallisierungsbereichs (10a); Abscheiden einer Funktionsschicht (15') über der resultierenden Struktur; Abscheiden einer zweiten Isolationsschicht (35) über der resultierenden Struktur, derart, daß die Öffnung (13) gefüllt wird; Rückpolieren der zweiten Isolationsschicht (35) und der Funktionsschicht (15') zum Freilegen der Oberfläche der ersten Isolationsschicht (25); Bilden eines Kontakts (11a') in der zweiten Isolationsschicht (35) innerhalb der Öffnung (13) zum Kontaktieren der Funktionsschicht (15'); und Vorsehen einer Leiterbahn (40a) zum elektrischen Anschließen des Kontakts (11a').

Description

Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine integrierte Schaltung, insbesondere eine Antifuse, wie aus der US-A-6,087,677 bzw. US-A-5,904,507 bekannt.
Obwohl prinzipiell auf beliebige integrierte Schaltungen an­ wendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Schal­ tungen in Silizium-Technologie erläutert.
Fig. 2a-d zeigen schematische Darstellungen verschiedener Prozeßschritte eines bekannten Herstellungsverfahrens für ei­ ne integrierte Schaltung in Silizium-Technologie.
In Fig. 2a bezeichnet Bezugszeichen 1 ein Schaltungssubstrat aus Siliziumdioxid, in das zwei Metallisierungsbereiche 10a, 10b aus Wolfram eingebracht sind. Dieses Einbringen der Me­ tallisierungsbereiche 10a, 10b läßt sich beispielsweise da­ durch bewirken, dass im Anschluß an eine Grabenätzung Wolfram ganzflächig über dem Schaltungssubstrat 1 abgeschieden wird und danach durch chemisch-mechanisches Polieren derart ent­ fernt wird, dass die getrennten Metallisierungsbereiche 10a, 10b entstehen.
Mit dem gezeigten Verfahren soll erreicht werden, dass neben standardmäßigen Wolframkontakten auf den ersten Metallisie­ rungsbereich 10a auch eine zweite Art von Kontakten geschaf­ fen wird, bei denen eine Funktionsschicht 15 auf dem zweiten Metallisierungsbereich liegt, welche von oben durch einen Kontakt kontaktiert wird. Im Vorliegenden Fall dient die Funktionsschicht als Fusable Link und besteht aus SiN/WSix. Sie könnte jedoch auch eine metallische Barrierenschicht o. ä. sein.
Wie in Fig. 2b gezeigt, wird in einem anschließenden Pro­ zeßschritt die Funktionsschicht 15 aus SiN/WSix über der re­ sultierenden Struktur abgeschieden, so dass sie den ersten und zweiten Metallisierungsbereich 10a, 10b bedeckt. In einem darauffolgenden Prozeßschritt wird eine Photomaske 20 derart gebildet, dass sie die Funktionsschicht 15 über dem zweiten Metallisierungsbereich 10b abdeckt, die Funktionsschicht 15 jedoch über dem ersten Metallisierungsbereich 10a frei läßt.
Mit Bezug auf Fig. 2c finden danach ein Ätzprozeß und ein Lackstrip statt, beispielsweise in einem NF3-haltigen Plasma, um die Funktionsschicht 15 oberhalb des ersten Metallisie­ rungsbereichs 10a zu entfernen. Während dieses Ätzvorgangs und auch während des Lackstrips bildet sich oberhalb des Wolframs des ersten Metallisierungsbereichs 10a ein Oxidfilm 100 aus WOx. Die Bildung einer derartigen WOx-Schicht ist nachteilhafterweise nicht zu vermeiden.
Gemäß Fig. 2d wird im Anschluß an den vorhergehenden Pro­ zeßschritt ganzflächig eine Isolationsschicht 25, z. B. aus Siliziumdioxid, über der resultierenden Struktur abgeschie­ den. Danach werden Kontaktlöcher 12a, 12b oberhalb des ersten bzw. zweiten Metallisierungsbereichs 10a, 10b gebildet und diese mit Kontakten 11a, 11b aus Wolfram gefüllt. Letzteres Auffüllen mit den Kontakten kann analog zur Bildung des ers­ ten und zweiten Metallisierungsbereichs 10a, 10b dadurch vollzogen werden, dass Wolfram ganzflächig über der Struktur mit den Kontaktlöchern 12a, 12b abgeschieden wird und an­ schließend durch chemisch-mechanisches Polieren wieder teil­ weise entfernt wird.
Wie Fig. 2d zu entnehmen bleibt beim bekannten Prozeß der Oxidfilm 100 erhalten, weshalb der Kontaktwiederstand zwi­ schen dem Kontakt 11a und dem ersten Metallisierungsbereich 10a unerwünschterweise erhöht ist.
Die der vorliegenden Erfindung zugrundeliegende allgemeine Problematik besteht also darin, dass die Oberflächen von be­ stimmten Metallschichten bzw. -bahnen, z. B. bei Verwendung von Wolfram als Metall, unter Einwirkung von bestimmten Ätz­ gasen an der Oberfläche oxidieren können.
Beispielsweise haben solche WOx-Schichten den Nachteil, dass sie einen wesentlich höheren Widerstand als reines Wolfram besitzen, wodurch der Kontaktwiderstand zu darüberliegenden Ebenen, welche durch einen Kontakt damit verbunden sind, er­ höht wird. Weiterhin wird bei der Entstehung der WOx- Schichten ein Teil des Wolframs verbraucht, wodurch sich der Schichtwiderstand der Wolframbahn erhöht und die Planarität gestört ist.
Fig. 3 zeigt ein Beispiel einer Fusable Link, bei der eine Funktionsschicht 30 aus amorphem Silizium oberhalb der Ebene des Kontaktlochs 12 mit dem Kontakt 11 abgeschieden und strukturiert wird, wie sie z. B. aus der US-A-6,097,077 be­ kannt ist. Nach dem Strukturieren wird über der resultieren­ den Struktur eine Leiterbahn 40 vorgesehen, über die die Fu­ sable Link durchzubrennen ist. Als nachteilig bei diesem Auf­ bau hat sich die Tatsache herausgestellt, daß die Schicht 30 aus amorphem Silizium eine große Dicke hat und daher hohe Spannungen und große Ströme zum Durchbrennen.
Daher ist es Aufgabe der vorliegenden Erfindung, ein Herstel­ lungsverfahren für eine integrierte Schaltung zu schaffen, wobei einer Kontaktverschlechterung und Bahnwiderstandserhö­ hung durch die Ätzung der Funktionsschicht bzw. den Lackstrip entgegengewirkt werden kann und gleichzeitig dünne Funktions­ schichten möglich sind.
Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, die Funktionsschicht bzw. Fuseschicht in eine Öffnung zu legen, welche sich in einer weiteren Isolationsschicht auf der Kontaktisolationsschicht befindet. Dadurch wird die Me­ tallisierungsebene beim Strukturieren der Funktionsschicht geschützt.
Das erfindungsgemäße Herstellungsverfahren weist gegenüber dem bekannten Lösungsansatz u. a. den Vorteil auf, dass man eine dünne Fuse o. ä. erhält, bei deren Strukturierung die da­ runterliegende Metallisierung nicht angegriffen wird.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun­ gen und Verbesserungen des in Anspruch 1 angegebenen Herstel­ lungsverfahrens.
Gemäß einer bevorzugten Weiterbildung wird die Funktions­ schicht durch Abscheiden eines Schichtstapels mit mindestens zwei Schichten gebildet wird, wobei die untere Schicht eine weitere Isolationsschicht und die obere Schicht eine leitende Schicht ist.
Gemäß einer weiteren bevorzugten Weiterbildung wird ein wei­ terer Metallisierungsbereich in dem Schaltungssubstrat in der Ebene des ersten Metallisierungsbereichs gebildet und ein weiterer Kontakt gleichzeitig mit dem ersten Kontakt in der ersten Isolationsschicht außerhalb der Öffnung zum Kontaktie­ ren des weiteren Metallisierungsbereichs gebildet.
Gemäß einer weiteren bevorzugten Weiterbildung enthält die untere Schicht Si3N4, SiO2 oder Kombinationen davon.
Gemäß einer weiteren bevorzugten Weiterbildung umfaßt die o­ bere Schicht ein Metall, eine Metallverbindung oder Polysili­ zium.
Gemäß einer weiteren bevorzugten Weiterbildung ist die untere Schicht eine 1 nm bis 5 nm dicke Si3N4-Schicht ist und die obere Schicht eine 10 bis 30 nm dicke WSi-Schicht.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er­ läutert.
Es zeigen:
Fig. 1a-f schematische Darstellungen verschiedener Pro­ zeßschritte eines Herstellungsverfahren für eine integrierte Schaltung in Silizium-Technologie als Ausführungsform der vorliegenden Erfindung;
Fig. 2a-d schematische Darstellungen verschiedener Pro­ zeßschritte eines bekannten Herstellungsverfahrens für eine integrierte Schaltung in Silizium- Technologie; und
Fig. 3 ein Beispiel einer herkömmlichen Fusable Link, bei der eine Funk­ tionsschicht aus amorphem Silizium oberhalb der E­ bene des Kontaktlochs angeordnet ist.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
Fig. 1a-f zeigen schematische Darstellungen verschiedener Prozeßschritte eines Herstellungsverfahren für eine, integ­ rierte Schaltung in Silizium-Technologie als Ausführungsform der vorliegenden Erfindung.
Beim Herstellungsverfahren für eine integrierte Schaltung ge­ mäß dieser Ausführungsform erfolgt gemäß Fig. 1a zunächst das Bereitstellen eines Schaltungsubstrats 1, worin dann. Metalli­ sierungsbereich 10a, 10b aus einem ersten Metall, z. B. Al, vorgesehen werden. Danach wird eine erste Isolationsschicht 25, z. B. aus SiO2, über den Metallisierungsbereichen 10a, 10b aufgebracht.
Als nächstes erfolgt gemäß Fig. 1b das Bilden einer Öffnung 13 in der ersten Isolationsschicht 25 aus SiO2 mit einer üb­ lichen photolithographischen Ätztechnik und daran anschlie­ ßend das ganzflächige Abscheiden einer Funktionsschicht 15', welche z. B. eine Fuse-Funktion hat. Die Funktionsschicht 15' umfaßt z. B. eine untere Schicht in Form einer weiteren Isola­ tionsschicht und eine obere Schicht in Form einer leitenden Schicht. Beim vorliegenden Beispiel ist die untere Schicht eine 1 nm bis 5 nm dicke Si3N4-Schicht und die obere Schicht eine 10 bis 30 nm dicke WSi-Schicht. Beim Abscheiden kann so­ wohl ein konformes als auch ein nicht-konformes Verfahren an­ gewendet werden.
In einem folgenden Schritt gemäß Fig. 1c wird eine zweite I­ solationsschicht 35, z. B. auch aus SiO2, über der resultie­ renden Struktur aufgebracht.
Diese zweite Isolationsschicht 35 aus SiO2 wird dann soweit chemisch-mechanisch herunterpoliert, daß zum einen die Ziel­ schichtdicke der ersten Isolationsschicht 25 erreicht wird und zum anderen der Fuse-Stapel bzw. die Funktionsschicht 15' nur noch in der Öffnung 13 verbleibt. Letzteren Zustand zeigt Fig. 1d.
Dann erfolgt gemäß Fig. 1e das Bilden von Kontakten 11a', 11b' in Kontaktlöchern 12a', 12b' zum Kontaktieren der Funk­ tionsschicht 15' am Boden der Öffnung 13 bzw. zum Kontaktie­ ren des Metallisierungsbereichs 10b.
Dies geschieht im einzelnen durch Bilden der Kontaktlöcher 12a', 12b' mittels photolithographischer Ätztechnik, ganzflä­ chiges Abscheiden des Kontaktmetalls (z. B. W oder Al) und chemisch-mechanisches Rückpolieren des Kontaktmetalls.
Schließlich erfolgt mit Bezug auf Fig. 1f das Vorsehen von Leiterbahnen 40a, 40b zum elektrischen Anschließen der Kon­ takte 11a', 11b'.
Somit erhält man eine dünne Fuse, bei deren Strukturierung die darunterliegende Metallisierung nicht angegriffen wird.
Obwohl die vorliegende Erfindung vorstehend anhand eines be­ vorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Wei­ se modifizierbar.
Insbesondere ist die Auswahl der Schichtmaterialien und Ätz­ mittel nur beispielhaft und kann in vielerlei Art variiert werden.
Bezugszeichenliste
10
a, b;
10
Metallisierungsbereich
1
Schaltungssubstrat
15
,
15
' Funktionsschicht
35
Isalotionsschicht
100
Oxidfilm
25
Isolationsschicht
12
a, b;
12
;
12
a',
12
b' Kontaktlöcher
11
a, b;
11
;
11
a',
11
b' Kontakte
40
a,
40
b Leiterbahn
13
Öffnung

Claims (6)

1. Herstellungsverfahren für eine integrierte Schaltung mit den Schritten:
Bereitstellen eines Schaltungssubstrats (1);
Vorsehen von einem Metallisierungsbereich (10a) aus einem er­ sten Metall in dem Schaltungssubstrat (1);
Vorsehen einer ersten Isolationsschicht (25) über dem Metal­ lisierungsbereich (10a);
Bilden einer Öffnung (13) in der Isolationsschicht (25) zum Freilegen zumindest eines Teils der Oberfläche des Metalli­ sierungsbereichs (10a);
Abscheiden einer Funktionsschicht (15') über der resultieren­ den Struktur einschließlich der Bodenfläche und Seitenwände der Öffnung (13);
Abscheiden einer zweiten Isolationsschicht (35) über der re­ sultierenden Struktur derart, daß die Öffnung (13) gefüllt wird;
Planarisierendes Rückpolieren der zweiten Isolationsschicht (35) und der Funktionsschicht (15') zum Freilegen der Ober­ fläche der ersten Isolationsschicht (25), wobei die Funkti­ onsschicht (15') nur in der Öffnung (13) verbleibt;
Bilden eines Kontaktlochs (12a') in der zweiten Isolations­ schicht (35) innerhalb der Öffnung (13), welches sich bis zur Oberfläche der Funktionsschicht (15') erstreckt, und Füllen des Kontaktlochs (12a') mit einem Kontaktmetall zum Bilden eines Kontakts und zum Kontaktieren der Funktionsschicht (15'); und
Vorsehen einer Leiterbahn (40a) zum elektrischen Anschließen des Kontakts (11a').
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Funktionsschicht (15') durch Abscheiden eines Schichtstapels mit mindestens zwei Schichten gebildet wird, wobei die untere Schicht eine weitere Isolationsschicht und die obere Schicht eine leitende Schicht ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein weiterer Metallisierungsbereich (10b) in dem Schal­ tungssubstrat (1) in der Ebene des ersten Metallisierungsbe­ reichs (10a) gebildet wird und ein weiterer Kontakt (11b') gleichzeitig mit dem ersten Kontakt (11a') in der ersten Iso­ lationsschicht (25) außerhalb der Öffnung (13) zum Kontaktie­ ren des weiteren Metallisierungsbereichs (10b) gebildet wird.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die untere Schicht Si3N4, SiO2 oder Kombinationen davon enthält.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die obere Schicht ein Metall, eine Metallverbindung oder Polysilizium umfaßt.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die untere Schicht (15a) eine 1 nm bis 5 nm dicke Si3N4- Schicht ist und die obere Schicht (15b) eine 10 bis 30 nm dicke WSi-Schicht ist.
DE10107666A 2001-02-19 2001-02-19 Herstellungsverfahren für eine integrierte Schaltung, insbesondere eine Antifuse Expired - Fee Related DE10107666C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10107666A DE10107666C1 (de) 2001-02-19 2001-02-19 Herstellungsverfahren für eine integrierte Schaltung, insbesondere eine Antifuse
US10/079,045 US6458631B1 (en) 2001-02-19 2002-02-19 Method for fabricating an integrated circuit, in particular an antifuse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10107666A DE10107666C1 (de) 2001-02-19 2001-02-19 Herstellungsverfahren für eine integrierte Schaltung, insbesondere eine Antifuse

Publications (1)

Publication Number Publication Date
DE10107666C1 true DE10107666C1 (de) 2002-08-14

Family

ID=7674537

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10107666A Expired - Fee Related DE10107666C1 (de) 2001-02-19 2001-02-19 Herstellungsverfahren für eine integrierte Schaltung, insbesondere eine Antifuse

Country Status (2)

Country Link
US (1) US6458631B1 (de)
DE (1) DE10107666C1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833291B2 (en) * 2001-08-16 2004-12-21 Micron Technology, Inc. Semiconductor processing methods
US6638794B2 (en) * 2002-01-04 2003-10-28 Vanguard International Semiconductor Corp. Method for fabricating an anti-fuse in programmable interconnections
US6891404B2 (en) * 2002-06-11 2005-05-10 Infineon Technologies Auto-adjustment of self-refresh frequency
US6740957B2 (en) * 2002-08-29 2004-05-25 Micron Technology, Inc. Shallow trench antifuse and methods of making and using same
US20040124458A1 (en) * 2002-12-31 2004-07-01 Chandrasekharan Kothandaraman Programmable fuse device
US7323761B2 (en) * 2004-11-12 2008-01-29 International Business Machines Corporation Antifuse structure having an integrated heating element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904507A (en) * 1998-02-23 1999-05-18 National Semiconductor Corporation Programmable anti-fuses using laser writing
US6087677A (en) * 1997-11-10 2000-07-11 Integrated Silicon Solutions Inc. High density self-aligned antifuse
US6097077A (en) * 1991-04-26 2000-08-01 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081021A (en) * 1998-01-15 2000-06-27 International Business Machines Corporation Conductor-insulator-conductor structure
US6124194A (en) * 1999-11-15 2000-09-26 Chartered Semiconductor Manufacturing Ltd. Method of fabrication of anti-fuse integrated with dual damascene process
US6335228B1 (en) * 1999-12-30 2002-01-01 Infineon Technologies North America Corp. Method for making an anti-fuse

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097077A (en) * 1991-04-26 2000-08-01 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US6087677A (en) * 1997-11-10 2000-07-11 Integrated Silicon Solutions Inc. High density self-aligned antifuse
US5904507A (en) * 1998-02-23 1999-05-18 National Semiconductor Corporation Programmable anti-fuses using laser writing

Also Published As

Publication number Publication date
US6458631B1 (en) 2002-10-01
US20020155678A1 (en) 2002-10-24

Similar Documents

Publication Publication Date Title
DE4140681C2 (de) Verfahren zur Herstellung eines Masken-Nur-Lesespeichers (Masken-ROM)
DE10164049B4 (de) Passive Bauelementstruktur und diese enthaltendes integriertes Schaltkreisbauelement und Halbleiterbauelement
EP1573819B1 (de) Verfahren zum herstellen einer kondensatoranordnung und kondensatoranordnung
DE60122145T2 (de) Verfahren zur herstellung einer elektronischen komponente mit selbstjustierten source, drain und gate in damaszen-technologie
EP1454344B1 (de) Verfahren zur herstellung eines integrierten halbleiterproduktes mit metall-isolator-metall-kondensator
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE69932472T2 (de) Halbleiter-Schmelzsicherung
DE102005038219A1 (de) Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren
DE4232817B4 (de) Halbleiter-Speicherzelle und Verfahren zu deren Herstellung
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE10107666C1 (de) Herstellungsverfahren für eine integrierte Schaltung, insbesondere eine Antifuse
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19906192A1 (de) Halbleiteranordnung mit Kapazitätselementen hoher Dichte und Herstellungsverfahren davon
EP1118122A1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
DE10344273B4 (de) Verbesserter Kontakt für Speicherzellen
DE4120592C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4102184C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
EP1168443B1 (de) Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur
DE10121240C1 (de) Verfahren zur Herstellung für eine integrierte Schaltung, insbesondere eine Anti-Fuse, und entsprechende integrierte Schaltung
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE10140468B4 (de) Verfahren zur Erzeugung von Kontaktlöchern auf einer Metallisierungsstruktur
DE10054936C1 (de) Herstellungsverfahren für eine integrierte Schaltung unter zumindest teilweisem Umwandeln einer Oxidschicht in eine leitfähige Schicht

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee