DE19531602C2 - Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren - Google Patents

Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren

Info

Publication number
DE19531602C2
DE19531602C2 DE19531602A DE19531602A DE19531602C2 DE 19531602 C2 DE19531602 C2 DE 19531602C2 DE 19531602 A DE19531602 A DE 19531602A DE 19531602 A DE19531602 A DE 19531602A DE 19531602 C2 DE19531602 C2 DE 19531602C2
Authority
DE
Germany
Prior art keywords
contact hole
forming
conductive layer
layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19531602A
Other languages
English (en)
Other versions
DE19531602A1 (de
Inventor
Masao Sugiyama
Hiroyuki Amishiro
Keiichi Higashitani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19531602A1 publication Critical patent/DE19531602A1/de
Application granted granted Critical
Publication of DE19531602C2 publication Critical patent/DE19531602C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Verbindungsstruktur einer Halbleitereinrichtung und ein Verfah­ ren zur Herstellung derselben und insbesondere auf eine Ver­ bindungsstruktur einer Halbleitereinrichtung, die eine lokale Verbindungsstruktur zur Implementierung einer Miniaturisierung der Einrichtung aufweist, sowie ein Verfahren zur Herstellung derselben.
Kürzlich wurden der Hochgeschwindigkeitsbetrieb sowie die Minia­ turisierung einer Halbleitereinrichtung immer erforderlicher. Um diesen Anforderungen gerecht zu werden, verwendet eine Ver­ bindungsstruktur, die in einer Halbleitereinrichtung benützt wird, eine sogenannte lokale Verbindungsstruktur beziehungs­ weise wird der Widerstand einer leitenden Schicht durch das Einführen einer Silizidschicht als ein Teil der leitenden Schicht reduziert.
Mit Bezug auf Fig. 27 bis 33 wird nun eine Halbleitereinrichtung, die eine herkömmliche lokale Verbindungsstruktur aufweist beschrie­ ben. Die Beschreibung der Fig. 27 bis 33 basiert auf der US 4 746 219.
Eine Gateelektrode 4 ist auf der Hauptoberfläche eines Silizium­ substrats 1 mit einem dazwischenliegenden Gateoxidfilm 10 ge­ bildet. Ein Silizidfilm 5, zur Reduzierung des Widerstandes der Gateelektrode 4 ist auf der Gateelektrode 4 gebildet. Die Sei­ tenwand der Gateelektrode 4 und des Silizidfilms 5 ist mit einem Seitenwandoxidfilm 6 überzogen.
Aktive Bereiche 2a, 2b, die einen Source/Drainbereich bilden, sind in einer vorgeschriebenen Tiefe von der Hauptoberfläche des Siliziumsubstrats 1 gebildet. Die Silizidschichten 3a, 3b, zur Implementierung eines niedrigen Widerstandes der aktiven Bereiche 2a, 2b sind auf der Hauptoberfläche der aktiven Be­ reiche 2a, 2b gebildet.
Eine lokale Verbindung aus einer Titanschicht 7 und einer Ti­ tannitridschicht 8 ist hier gebildet, so daß die Gateelektrode 4 und der aktive Bereich 2a miteinander verbunden sind. Die Gateelektrode 4, Titanschicht 7 und Titannitridschicht 8 sind mit einem Zwischenschicht-Oxidfilm 9 überdeckt.
Der Herstellungsvorgang einer Halbleitereinrichtung, die die oben beschriebene lokale Anschlußstruktur aufweist, wird nun beschrieben.
Unter Bezugnahme auf Fig. 28 wird eine Gateelektrode 4 aus Polysilizium oder ähnlichem, die eine vorgeschriebene Form auf­ weist, auf dem Siliziumsubstrat 1 mit einem dazwischenliegenden Gateoxidfilm 10, der aus einem Siliziumoxidfilm oder ähnlichem besteht, gebildet. Anschließend werden, unter Verwendung der Gateelektrode 4 als Maske, Dotierungen in das Siliziumsubstrat 1 zur Bildung aktiver Bereiche 2a, 2b eingebracht.
Unter Bezugnahme auf Fig. 29 wird anschließend ein Silizium­ oxidfilm oder ähnliches einer vorgeschriebenen Dicke auf dem Siliziumsubstrat 1 aufgebracht. Durch anisotropisches Ätzen des Siliziumoxidfilms wird der Seitenwand-Oxidfilm 6 an der Seiten­ wand der Gateelektrode 4 gebildet.
Unter Bezugnahme auf Fig. 30 wird ein Co-Film oder ein Ti-Film 3 auf der Oberfläche des Siliziumsubstrats 1 durch ein Sputter­ verfahren aufgebracht. Anschließend wird der Film einem Lampen- Glühen ausgesetzt, so daß der Silizidfilm 5 und die Silizid­ schichten 3a, 3b auf der Gatelektrode 4 und den aktiven Be­ reichen 2a, 2b gebildet werden, wie dies in Fig. 31 gezeigt ist.
Unter Bezug auf Fig. 32 werden die Titanschicht 7 und die Titan­ nitridschicht 8 auf der gesamten Oberfläche des Siliziumsubs­ trats 1 durch ein Sputterverfahren aufgebracht. Anschließend, unter Bezug auf Fig. 33 wird ein Resistfilm 12, der ein vor­ geschriebenes Stukturmuster aufweist, auf der Titannitridschicht 8 gebildet. Unter Verwendung des Resistfilms 12 als eine Maske, werden die Titannitridschicht 8 und die Titanschicht 7 geätzt. Nach der Entfernung des Resistfilms 12 wird ein Zwischenschicht- Oxidfilm 9 auf der gesamten Oberfläche des Siliziumsubstrats 1 aufgebracht, wodurch eine Halbleitereinrichtung mit einer solchen lokalen Verbindungsstruktur vollendet wird.
Die oben beschriebene, lokale Verbindungsstuktur einer Halb­ leitereinrichtung weist jedoch die folgenden Probleme auf.
Zuerst werden, im Schritt der Strukturierung der Titanschicht 7 und der Titannitridschicht 8, wie dies in den Fig. 32 und 33 gezeigt ist, die auf der Gateelektrode 4 und dem aktiven Bereich 2b gebildeten Silizidfilm 5 sowie die Silizidschicht 3b auf ähnliche Weise durch ein Ätzmittel geätzt, wie es beim Ätzen der Titanschicht 7 und der Titannitridschicht 8 verwendet wurde. Um demzufolge die Titanschicht 7 und die Titannitrid­ schicht 8 bevorzugterweise auf dem Silizidfilm 5 und der Sili­ zidschicht 3b zu strukturieren, wie dies in Fig. 34 gezeigt ist, ist ein sehr schwieriger Schritt erforderlich.
Zur Vereinfachung des Stukturierungsschritts muß die Dicke der Titanschicht 7 und der Titannitridschicht 8 soweit wie möglich verringert werden. Allerdings verursachen eine in die Dicke reduzierte Titanschicht 7 und Titannitridschicht 8 ein Anstei­ gen des Widerstandswerts der lokalen Verbindungsstruktur und beeinflussen den Betrieb der Halbleitereinrichtung in nachtei­ liger Art und Weise.
Aus der US 5,275,963 ist eine Verbindungsstruktur einer Halb­ leitereinrichtung bekannt, bei der die Gateelektrode eines Transistors als eine erste leitende Schicht und ein Source/- Drain-Bereich des anderen Transistors als eine zweite leitende Schicht durch eine vergrabene Metallschicht, die in einem Loch in einer darüberliegenden Isolierschicht ausgebildet ist, ge­ meinsam mit einer über der Isolierschicht angeordneten leiten­ den Schicht verbunden sind.
Aus der US 5,124,280 ist eine Verbindungsstruktur einer Halb­ leitereinrichtung bekannt, bei der ein Source/Drain-Bereich und eine Signalleitung über zwei Kontaktlöcher in einer Iso­ lierschicht und eine in den Kontaktlöchern und auf der Iso­ lierschicht ausgebildete leitende Schicht verbunden sind.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Verbindungsstruktur einer Halbleitereinrichtung vorzusehen, die eine lokale Verbindungsstruktur in einem Schaltungselement der Halbleitereinrichtung mit einem ausreichend niedrigen Widerstandswert aufweist, und weiterhin ein Verfah­ ren zur Herstellung der Verbindungsstruktur der Halblei­ tereinrichtung zur Verfügung zu stellen, das die Strukturie­ rung einer lokalen Verbindung vereinfacht.
Diese Aufgabe wird gelöst durch eine Verbindungsstruktur einer Halbleitereinrichtung nach Anspruch 1 oder ein Verfahren nach Anspruch 4.
Weiterbildungen der Erfindung sind in den abhängigen Ansprü­ chen angegeben.
Bevorzugterweise weist die Verbindungsstruktur einen Nitridfilm auf der Oberfläche des Seitenwand-Isolationsfilms auf.
In der Verbindungsstruktur einer Halbleitereinrichtung, kann die vergrabene leitende Schicht mit einer Dicke gebildet sein, die ungefähr der Höhe des Kontaktlochs, welches in dem Zwischen­ schicht-Isolationsfilm vorgesehen ist, entspricht. Die vergra­ bene leitende Schicht wird mit einem ausreichend niedrigen Widerstandswert gebildet. Dementsprechend kann eine lokale Ver­ bindungsstruktur mit niedrigem Widerstand implementiert werden.
Entsprechend des Verfahrens zur Herstellung einer Verbindungs­ struktur einer Halbleitereinrichtung, werden die Oberfläche der ersten leitenden Schicht und die Oberfläche der zweiten leiten­ den Schicht nicht geätzt, wenn der Zwischenschicht-Isolations­ film zur Bildung des Kontaktlochs geätzt wird. Demzufolge kann das Kontaktloch leicht gebildet werden. Desweiteren wird der Zwischenschicht-Isolationsfilm, wenn die erste vergrabene Me­ tallschicht geätzt wird, durch ein Ätzmittel, welches zur Ätzung der Metallschicht verwendet wird, nicht geätzt. Demzu­ folge kann die erste vergrabene Metallschicht leicht geätzt werden.
Bevorzugterweise schließt das Verfahren weiterhin den Schritt zur Bildung einer dritten leitenden Schicht in einem vorge­ schriebenen Bereich auf dem Halbleiterstubstrat ein. Der Schritt der Bildung des ersten Kontaktlochs schließt den Schritt der Bildung eines zweiten Kontaktlochs, welches die dritte leitende Schicht im ersten Zwischenschicht-Isolations­ film freilegt, ein. Der Schritt der Bildung der ersten ver­ grabenen Metallschicht schließt den Schritt der Bildung einer zweiten vergrabenen Metallschicht, die elektrisch mit der dritten leitenden Schicht im zweiten Kontaktloch verbunden ist ein.
Wie oben beschrieben kann bei der Verwendung der lokalen Ver­ bindungsstruktur, in der die erste vergrabene Metallschicht im ersten Kontaktloch gebildet wird, die Bildung des zweiten Kon­ taktlochs und der zweiten vergrabenen Metallschicht in einem anderen Bereich gleichzeitig ausgeführt werden, wodurch es mög­ lich wird die Anzahl der Herstellungsschritte der Halbleiter­ einrichtung um die Hälfte zu reduzieren.
Weiterhin bevorzugt schließt der Schritt der Bildung der zwei­ ten vergrabenen Metallschicht den Schritt der Bildung einer An­ schlußschicht bzw. Verbindungsschicht, verbunden mit der zweiten vergrabenen Metallschicht, auf dem ersten Zwischenschicht-Isola­ tionsfilm beim Zurückätzen der zweiten Metallschicht ein.
Als Ergebnis davon werden die zweite Metallschicht und die Anschlußschicht gleichzeitig gebildet wodurch die Reduzierung der Anzahl der Herstellungsschritte einer Halbleitereinrichtung ermöglicht wird.
Weiterhin bevorzugt weist das Verfahren weiter den Schritt zur Bildung eines zweiten Zwischenschicht-Isolationsfilm auf dem ersten Zwischenschicht-Isolationsfilm, den Schritt der Bildung eines dritten Kontaktlochs, verbunden mit dem zweiten Kontakt­ loch in dem zweiten Zwischenschicht-Isolationsfilm, durch photo­ lithographische Techniken, sowie den Schritt der Bildung einer ersten Elektrode, die elektrisch mit der zweiten vergrabenen Metallschicht im dritten Kontaktloch verbunden ist, auf.
Entsprechend diesem Verfahren wird die erste Elektrode direkt auf der zweiten vergrabenen Metallschicht gebildet. Dement­ sprechend kann die Verbindungsstruktur in dem Kontaktloch vereinfacht werden.
Weiterhin bevorzugt schließt das Verfahren den Schritt zur Bildung einer dritten vergrabenen Metallschicht im dritten Kontaktloch zwischen dem Schritt zur Bildung der zweiten ver­ grabenen Metallschicht und dem Schritt der Bildung der ersten Elektrode ein.
Dementsprechend wird die dritte vergrabene Metallschicht in dem dritten Kontaktloch gebildet. Demzufolge kann durch das Bilden des ersten und dritten Kontaktlochs in zwei Stufen das Längen­ verhältnis in jedem Kontakloch wesentlich verringert werden, selbst wenn der zweite Zwischenschicht-Isolationsfilm eine relativ große Dicke aufweist.
Weiterhin kann die erste Elektrode überhalb der lokalen Verbindung gebildet werden. Die Miniaturisierung der Halbleiterein­ richtung kann weiter verbessert werden.
Weiterhin bevorzugt schließt das Verfahren weiter die folgenden Schritte ein:
Eine vierte leitende Schicht wird in einem vorgeschriebenen Be­ reich des Halbleitersubstrats gebildet. Zum Zeitpunkt der Bil­ dung des ersten Kontaktlochs wird ein viertes Kontaktloch, das die vierte leitende Schicht freilegt im ersten Zwischenschicht- Isolationsfilm gebildet. Zum Zeitpunkt der Bildung der ersten vergrabenen Metallschicht wird eine vierte vergrabene Metall­ schicht, die elektrisch mit der vierten leitenden Schicht ver­ bunden ist, gebildet. Die Oberfläche des ersten Zwischenschicht- Isolationsfilms wird durch ein chemisches und mechanisches Po­ lierverfahren abgeflacht. Ein zweiter Zwischenschicht-Isola­ tionsfilm wird auf dem ersten Zwischenschicht-Isolationsfilm gebildet. Ein drittes Kontaktloch, das mit dem zweiten Kontakt­ loch in Verbindung steht sowie ein fünftes Kontaktloch, das mit dem vierten Kontaktloch in Verbindung steht werden in dem zwei­ ten Zwischenschicht-Isolationsfilm durch photolithographische Methoden gebildet. Eine erste Elektrode, die elektrisch mit der zweiten vergrabenen Metallschicht verbunden ist wird im dritten Kontaktloch gebildet und eine zweite Elektrode, die elektrisch mit der vierten vergrabenen Metallschicht verbunden ist wird in dem fünften Kontaktloch gebildet.
Als Egebnis ermöglicht die abgeflachte Oberfläche des ersten Zwischenschicht-Isolationsfilms, daß das dritte Kontaktloch und das fünfte Kontaktloch das gleiche Längenverhältnis aufweisen. Dementsprechend können die erste und zweite Elektrode, die im dritten und fünften Kontaktloch gebildet sind, unter den gleichen Bedingungen strukturiert werden.
Weiterhin bevorzugt schließt der Schritt zur Bildung der zweiten vergrabenen Metallschicht den Schritt zur Strukturierung der zweiten Metallschicht ein, so daß die obere Oberfläche der zweiten Metallschicht höher liegt als die Oberfläche des ersten Zwischenschicht-Oxidfilms.
Als ein Ergebnis davon kann das Längenverhältnis des Kontakt­ lochs, das oberhalb des zweiten Kontaklochs gebildet ist redu­ ziert werden.
Weiterhin bevorzugt schließt der Schritt zur Bildung der ersten leitenden Schicht den Schritt zur Bildung einer Gateelektrode einer vorgeschriebenen Form auf dem Halbleitersubstrat mit einem dazwischenliegenden Gateoxidfilm ein, sowie den Schritt zur Bildung eines Seitenwand-Isolationsfilms auf der Seitenwand der Gateelektrode und den Schritt zur Bildung eines Nitridfilms auf dem Seitenwand-Isolationsfilm.
Als Ergebnis hiervon wird der Seitenwand-Isolationsfilm nicht zu dem Zeitpunkt geätzt, an dem das erste Kontaktloch gebildet wird, selbst wenn der erste Zwischenschicht-Isolationsfilm und der Seitenwand-Isolationsfilm aus dem gleichen Material gebildet sind.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 einen ersten Querschnitt, der eine Verbindungsstruktur einer Halbleitereinrichtung entsprechend einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 2-4 Querschnitte, die den ersten bis dritten Schritt eines Verfahrens zur Herstellung der Verbindungsstruk­ tur einer Halbleitereinrichtung entsprechend der ersten Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 5 einen zweiten Querschnitt, der die Verbindungsstruktur einer Halbleitereinrichtung entsprechend der ersten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 6 einen ersten Querschnitt, der eine Verbindungsstruktur einer Halbleitereinrichtung entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 7-9 Querschnitte, die den ersten bis dritten Schritt eines Verfahrens zur Herstellung der Verbindungsstruk­ tur einer Halbleitereinrichtung entsprechend der zwei­ ten Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 10 eine zweite Querschnittsansicht, die die Verbindungs­ struktur einer Halbleitereinrichtung entsprechend der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 11 eine Querschnittsansicht, die eine Verbindungsstruktur einer Halbleitereinrichtung entsprechend einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 12 und 13 Querschnitte, die den ersten und zweiten Schritt eines Verfahrens zur Herstellung der Verbindungsstruk­ tur einer Halbleitereinrichtung entsprechend der dritten Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 14 einen Querschnitt, der eine Verbindungsstruktur einer Halbleitereinrichtung entsprechend einer vierten Aus­ führungsform der vorliegenden Erfindung zeigt;
Fig. 15-18 Querschnitte, die den ersten bis vierten Schritt eines Verfahrens zur Herstellung der Verbindungsstruk­ tur einer Halbleitereinrichtung entsprechend der vier­ ten Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 19 einen Querschnitt, der eine Verbindungsstruktur einer Halbleitereinrichtung entsprechend einer fünften Aus­ führungsform der vorliegenden Erfindung zeigt;
Fig. 20-22 Querschnitte, die den ersten bis dritten Schritt eines Verfahrens zur Herstellung der Verbindungsstruk­ tur einer Halbleitereinrichtung entsprechend der fünften Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 23 eine Querschnittsansicht, die eine Verbindungsstruktur einer Halbleitereinrichtung entsprechend einer sechsten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 24 bis 26 Querschnitte, die den ersten bis dritten Schritt eines Verfahrens zur Herstellung der Verbindungsstruktur einer Halbleitereinrichtung entsprechend der sechsten Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 27 einen Querschnitt, der eine herkömmliche Verbindungs­ struktur einer Halbleitereinrichtung zeigt;
Fig. 28-33 Querschnittsansichten, die den ersten bis sechsten Schritt eines Verfahrens zur Herstellung der herkömm­ lichen Verbindungsstruktur einer Halbleitereinrichtung zeigen.
Es wird nun eine Verbindungsstruktur einer Halbleitereinrich­ tung entsprechend der ersten Ausführungsform der vorliegenden Erfindung mit Bezug auf Fig. 1 beschrieben.
Eine Gateelektrode 4 ist auf der Hauptoberfläche des Silizium­ substrats 1 mit einem dazwischenliegenden Gateoxidfilm 10 ge­ bildet. Ein Silizidfilm 5 zur Reduzierung des Widerstandes der Gateelektrode 4 ist auf der Gateelektrode gebildet. Die Seiten­ wand der Gateelektrode 4 und des Silizidfilms 5 ist mit einem Seitenwand-Oxidfilm 6 überzogen.
Erste aktive Bereiche 2a, 2b, die einen Source/Drainbereich bilden, sind in einer vorbestimmten Tiefe von der Hauptober­ fläche des Siliziumsubstrats 1 gebildet. Silizidschichten 3a, 3b zur Reduktion des Widerstandes der ersten aktiven Bereiche 2a, 2b sind auf der Hauptoberfläche der ersten aktiven Bereiche 2a, 2b gebildet.
Die obere Oberfläche der Gateelektrode 4 und der ersten aktiven Bereiche 2a, 2b sind mit einem ersten Zwischenschicht-Oxidfilm 9 überdeckt. Ein erstes Kontaktloch 13, welches einen vorge­ schriebenen Bereich der Gateelektrode 4 und einen vorgeschrie­ benen Bereich des ersten aktiven Bereichs 2a freilegt, ist in dem ersten Zwischenschicht-Oxidfilm 9 gebildet. Eine erste ver­ grabene Schicht 15, die aus einer Metallschicht wie z. B. Wolfram besteht, ist zur elektrischen Verbindung der Gateelek­ trode 4 und des ersten aktiven Bereichs 2a im ersten Kontakt­ loch 13 gebildet. Die obere Oberfläche des ersten Zwischen­ schicht-Oxidfilms 9 und die obere Oberfläche der ersten ver­ grabenen Schicht 15 sind mit einem zweiten Zwischenschicht-Oxid­ film 16 überdeckt.
Mit der obigen lokalen Verbindungsstuktur ist eine erste ver­ grabene Schicht 15 im ersten Kontaktloch 13 vorgesehen, die eine Dicke aufweist, die ungefähr die gleiche ist wie die Höhe des ersten Kontaktlochs 13. Dementsprechend kann der Widerstand der ersten vergrabenen Schicht 15 wesentlich reduziert werden und eine lokale Verbindungsstruktur mit niedrigem Widerstand kann unter Beibehaltung der Miniaturisierung der Einrichtung implementiert werden.
Ein Verfahren zur Herstellung der obigen lokalen Verbindungs­ struktur wird nun mit Bezug auf die Fig. 2 bis 4 beschrieben.
Unter Bezugnahme auf Fig. 2 werden eine Gateelektrode 4 und ähnliches auf dem Halbleitersubstrat 1 durch die gleichen Schritte gebildet, wie die, die in den Fig. 29 bis 32 gezeigt sind, und die mit Bezug auf den Stand der Technik beschrieben wurden. Anschließend wird der erste Zwischenschicht-Oxidfilm 9 mit einer vorgeschriebenen Dicke auf der gesamten Oberfläche des Siliziumsubstrats 1 aufgebracht. Dann wird ein Resistfilm 14, der ein vorgeschriebenes Muster aufweist, auf der Ober­ fläche des ersten Zwischenschicht-Oxidfilms 9 durch eine photo­ lithographische Methode gebildet. Unter Verwendung des Resist­ films 14 als eine Maske wird das Kontaktloch 13, welches einen vorgeschriebenen Bereich der Gateelektrode 4 und einen vorge­ schriebenen Bereich des ersten aktiven Bereichs 2a freilegt, gebildet.
Dann wird, unter Bezug auf Fig. 3, eine Metallschicht 15, die aus Wolfram oder ähnlichem besteht, mit einer vorgeschriebenen Dicke auf der gesamten Oberfläche des Siliziumsubstrats 1 durch ein CVD-Verfahren aufgebracht. Unter Bezug auf Fig. 4 wird die erste vergrabene Schicht 15 im Kontaktloch 13 durch das Zurück­ ätzen der Metallschicht 15 gebildet. Dann wird der zweite Zwischenschicht-Oxidfilm 16 auf der gesamten Oberfläche des Siliziumsubstrats 1 aufgebracht, so daß die Verbindungsstruktur einer Halbleitereinrichtung, wie sie in Fig. 1 gezeigt ist, vollendet ist.
Entsprechend dem obigen Herstellungsverfahren werden der Sili­ zidfilm 5 und die Silizidschicht 3a, wenn das Kontaktloch 13 im ersten Zwischenschicht-Oxidfilm 9 gebildet wird, nicht geätzt. Dementsprechend wird das Kontaktloch 13 leicht gebildet. In dem Schritt des Zurückätzens der ersten vergrabenen Schicht 15 wird der Zwischenschicht-Oxidfilm 9 durch ein Ätzmittel, das zum Ätzen der Metallschicht 15 verwendet wird, nicht geätzt. Dem­ entsprechend kann die erste vergrabene Schicht 15 leicht zurück­ geätzt werden.
Es ist zu beachten, daß in dieser Ausführungsform die erste vergrabene Schicht 15, die aus Wolfram besteht, im Kontaktloch 13 gebildet wird. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt. Der gleiche Effekt kann erzielt werden, wenn im Kontaktloch 13 zuvor Titan, Titannitrid oder ähnliches durch Sputtern aufgebracht wurde und anschließend die erste vergrabene Schicht 15 gebildet wird.
Desweiteren kann derselbe Effekt, obwohl der Silizidfilm 5 und die Silizidschichten 3a, 3b zur Reduzierung des Widerstandes der Gateelektrode 4 und der ersten aktiven Bereiche 2a, 2b, wie gezeigt in Fig. 1, vorgesehen sind, in einer Halbleitereinrich­ tung erreicht werden, in der Silizid nicht auf der Oberfläche der Gateelektrode 4 und den ersten aktiven Bereichen 2a, 2b wie dies in Fig. 5 gezeigt ist gebildet wird.
Desweiteren wird in dieser Ausführungsform die erste vergrabene Schicht 15 durch das Aufbringen einer Metallschicht, die aus Wolfram oder ähnlichem besteht, durch ein CVD-Verfahren gebil­ det. Die vorliegende Erfindung beschränkt sich jedoch nicht hierauf. Die erste vergrabene Schicht 15 kann z. B. durch das selektive Wachstum von Wolfram gebildet werden.
Die zweite Ausführungsform der vorliegenden Erfindung wird nun mit Bezug auf Fig. 6 beschrieben. In der zweiten Ausführungsform wird eine normale Verbindungsstruktur in einem anderen Bereich auf der Oberfläche des Siliziumsubstrats 1 zusätzlich zu der, in der ersten Ausführungsform gezeigten lokalen Verbindungs­ struktur gebildet. Deshalb werden zusätzlich zu der lokalen Verbindungsstruktur, die in Fig. 1 gezeigt ist, ein zweiter aktiver Bereich 2c, ein zweites Kontaktloch 17, welches den zweiten aktiven Bereich 2c freilegt, sowie ein drittes Kontak­ loch 19, eine zweite vergrabene Schicht 18, die im zweiten Kon­ taktloch 17 gebildet wird, sowie eine dritte vergrabene Schicht 20, die im dritten Kontaktloch 19 vorgesehen ist, auf der Ober­ fläche des Siliziumsubstrats 1 gebildet. Desweiteren ist eine erste Aluminiumverbindungsschicht 21, die mit der dritten ver­ grabenen Schicht 20 verbunden ist, auf dem zweiten Zwischen­ schicht-Isolationsfilm 16 vorgesehen.
Es werden nun die Schritte zur Herstellung einer Halbleiterein­ richtung mit oben beschriebenen Aufbau mit Bezug auf die Fig. 7 bis 9 beschrieben. Unter Bezug auf Fig. 7 wird ein erster Zwischenschicht-Isolationsfilm 9 auf dem Siliziumsubstrat 1 aufgebracht, und ein Kontaktloch 13, welches die Gateelektrode 4 und den ersten aktiven Bereich 2a freilegt, sowie Kontaktloch 17, welches den zweiten aktiven Bereich 2c freilegt, gleichzei­ tig gebildet.
Anschließend wird, unter Bezug auf Fig. 8, eine Metallschicht, die aus Wolfram oder ähnlichem besteht, auf dem ersten Zwischen­ schicht-Oxidfilm 9 durch, zum Beispiel, ein CVD-Verfahren auf­ gebracht. Durch das Zurückätzen der Schicht werden die erste vergrabene Schicht 15 und die zweite vergrabene Schicht 18 gleichzeitig im ersten Kontaktloch 13 bzw. im zweiten Kontakt­ loch 17 gebildet.
Unter Bezugnahme auf Fig. 9 wird, nach dem Aufbringen des zwei­ ten Zwischenschicht-Oxidfilm 16 auf der gesamten Oberfläche des ersten Zwischenschicht-Oxidfilms 9 das dritte Kontaktloch 19, das mit dem zweiten Kontaktloch 17 verbunden ist, im zweiten Zwischenschicht-Oxidfilm 16 gebildet. Danach wird wieder eine Metallschicht, die aus Wolfram oder ähnlichem besteht, auf dem zweiten Zwischenschicht-Oxidfilm 16 durch ein CVD-Verfahren aufgebracht. Durch das Zurückätzen der Metallschicht wird die dritte vergrabene Schicht 20 im dritten Kontaktloch 19 gebildet. Dann wird durch das Aufbringen einer Aluminium-Verbindungs­ schicht auf dem zweiten Zwischenschicht-Oxidfilm 16 und die Strukturierung derselben in einem vorgeschriebenen Aufbau, eine, in Fig. 10 gezeigte Halbleitereinrichtung vollendet.
Wie oben beschrieben kann entsprechend der zweiten Ausführungs­ form durch die Verwendung der in der ersten Ausführungsform ge­ zeigten lokalen Verbindungsstruktur eine Verbindungsschicht gleichzeitig in einen anderen Bereich gebildet werden. Als Er­ gebnis kann die Anzahl der Herstellungsschritte einer Halblei­ tereinrichtung um die Hälfte reduziert werden.
In der obigen, zweiten Ausführungsform wird die dritte ver­ grabene Schicht 20 im dritten Kontaktloch 19 gebildet. Wenn jedoch der zweite Zwischenschicht-Isolationsfilm 16 mit einer kleinen Dicke gebildet werden kann, kann die erste Aluminium- Verbindungsschicht 21 direkt auf dem zweiten Zwischenschicht- Oxidfilm 16, wie dies in Fig. 16 gezeigt ist, vorgesehen werden, da das Längenverhältnis des dritten Kontaktlochs 16 klein wird.
Die dritte Ausführungsform gemäß der vorliegenden Erfindung wird nun mit Bezug auf Fig. 11 beschrieben. In der dritten Aus­ führungsform wird eine Verbindungsstruktur, die an eine andere Gateelektrode angeschlossen ist, zusätzlich zu der, in der zweiten Ausführungsform gezeigten Struktur vorgesehen. Eine Gateelektrode 4a ist in einem weiteren Bereich des Silizium­ substrats 1, mit einem dazwischenliegenden Gateoxidfilm 10 ge­ bildet. Die obere Oberfläche der Gateelektrode 4a ist mit dem ersten Zwischenschicht-Oxidfilm 9 überdeckt. Ein viertes Kontaktloch 23 wird in dem ersten Zwischenschicht-Oxidfilm 9 ge­ bildet und eine vierte vergrabene Schicht 24 wird in dem vier­ ten Kontaktloch 23 gebildet. Desweitern wird ein fünftes Kon­ taktloch 25, welches mit dem vierten Kontaktloch 23 verbunden ist, im zweiten Zwischenschicht-Oxidfilm 16 gebildet und eine fünfte vergrabene Schicht 26 wird im fünften Kontaktloch 25 vorgesehen. Eine zweite Aluminiumverbindungsschicht 27 wird auf der fünften vergrabenen Schicht 26 gebildet.
Ein Verfahren zur Herstellung einer Halbleitereinrichtung, die wie oben beschrieben aufgebaut ist wird nun mit Bezug auf die Fig. 12 und 13 beschrieben.
Nach dem Aufbringen des ersten Zwischenschicht-Oxidfilms 9 zur Überdeckung der Gateelektrode 4, 4a werden das erste Kontakt­ loch 13, das zweite Kontaktloch 17, und das vierte Kontaktloch 23 gleichzeitig durch photolithographische Methoden gebildet. Dann wird eine Metallschicht 15A, die aus Wolfram oder ähnlichem besteht, wie in Fig. 12 gezeigt, mit einer vorgeschriebenen Dicke auf der gesamten Oberfläche des ersten Zwischenschicht- Oxidfilms 9 durch ein CVD-Verfahren oder ähnliches aufgebracht.
Unter Bezug auf Fig. 13 wird die Oberfläche der leitenden Schicht 15A und dem ersten Zwischenschicht-Oxidfilm 9 durch ein chemisches und mechanisches Polierverfahren geglättet, so daß die erste vergrabene Schicht 15, die zweite vergrabene Schicht 18 und die vierte vergrabene Schicht 24 jeweils im ersten Kon­ taktloch 13, im zweiten Kontaktloch 17 und im vierten Kontakt­ loch 23 gebildet sind. Da die Oberfläche durch ein chemisches und mechanisches Polierverfahren geglättet wurde, fluchtet die Oberfläche des ersten Zwischenschicht-Oxidfilms 9 mit der Ober­ fläche der ersten vergrabenen Schicht 15, der zweiten vergra­ benen Schicht 18 und der vierten vergrabenen Schicht 24. Durch das Durchführen derselben Schritte, wie die, die in den Fig. 9 und 10 gezeigt sind, die in der zweiten Ausführungsform be­ schrieben wurden, werden ein fünftes Kontaktloch 25 auf dem vierten Kontaktloch 23 und eine fünfte vergrabene Schicht 26 im fünften Kontaktloch 25 gebildet. Desweiteren wird eine zweite Aluminium-Verbindungsschicht 27, verbunden mit der fünften ver­ grabenen Schicht 26, gebildet.
Wie oben beschrieben wird in dieser Ausführungsform, nach der Bildung der leitenden Schicht 15A zur Bildung der ersten ver­ grabenen Schicht 15, der zweiten vergrabenen Schicht 18 und der vierten vergrabenen Schicht 24 die Oberfläche durch ein che­ misches und mechanisches Polierverfahren geglättet. Dement­ sprechend weisen das dritte Kontaktloch 19 und das fünfte Kon­ taktloch 25, die auf der zweiten vergrabenen Schicht 18 und der vierten vergrabenen Schicht 24 gebildet sind, das gleiche Län­ genverhältnis auf, und ermöglichen somit die Bildung der dritten vergrabenen Schicht 20 und der fünften vergrabenen Schicht 26 unter den gleichen Bedingungen.
Die vierte Ausführungsform der vorliegenden Erfindung wird nun mit Bezug auf Fig. 14 beschrieben. In der vierten Ausführungs­ form ist die zweite vergrabene Schicht 18, die eine Verbindungs­ musterstruktur aufweist, auf dem ersten Zwischenschicht-Oxidfilm 9 in einem anderen Bereich, zusätzlich zu der lokalen Verbin­ dungsstruktur, die in der ersten Ausführungsform gezeigt ist, gebildet.
Ein Verfahren zur Herstellung einer Halbleitereinrichtung, die so aufgebaut ist, wird mit Bezug auf die Fig. 15 bis 18 be­ schrieben. Mit Bezug auf Fig. 15 wird, nach dem Aufbringen des ersten Zwischenschicht-Oxidfilms 9 auf dem Siliziumsubstrat 1, das erste Kontaktloch 13 und das zweite Kontaktloch 17 an vor­ geschriebenen Positionen durch photolithographische Methoden gebildet.
Anschließend wird, mit Bezug auf Fig. 16, die leitende Schicht 15A, die aus Wolfram oder ähnlichen besteht, auf der gesamten Oberfläche des ersten Zwischenschicht-Oxidfilms 9 durch, z. B. ein CVD-Verfahren aufgebracht. Anschließend wird ein Resistfilm 32, mit Bezug auf Fig. 17, der einen vorgeschriebenen Muster­ aufbau aufweist, auf der leitenden Schicht 15A gebildet. An­ schließend wird die leitende Schicht 15A unter Verwendung des Resistfilms 32 als eine Maske, strukturiert. Als Ergebnis wird die erste vergrabene Schicht 15 im ersten Kontaktloch 13 gebil­ det und die zweite vergrabene Schicht 18, die einen vorge­ schriebenen Musteraufbau aufweist, wird im zweiten Kontaktloch 17 und auf dem ersten Zwischenschicht-Oxidfilm 9 gebildet. Dann wird unter Bezug auf Fig. 18, der zweite Zwischenschicht-Oxid­ film 16 auf der gesamten Oberfläche des ersten Zwischenschicht- Oxidfilms 9 aufgebracht, so daß eine Halbleitereinrichtung, die wie in Fig. 14 gezeigt aufgebaut ist, vervollständigt ist.
Entsprechend dieser Ausführungsform wird ein vorgeschriebenes Anschlußmuster auf dem ersten Zwischenschicht-Oxidfilm 9 gleich­ zeitig mit der Bildung der ersten vergrabenen Schicht 15 und der zweiten vergrabenen Schicht 18 gebildet. Der Vorgang der Herstellung der Halbleitereinrichtung kann verkürzt werden.
Die fünfte Ausführungsform der vorliegenden Erfindung wird im folgenden mit Bezug auf Fig. 19 beschrieben. In der fünften Ausführungsform liegt die Oberfläche der zweiten vergrabenen Schicht 18 der in Fig. 10 gezeigten Halbleitereinrichtung höher, als die Oberfläche des ersten Zwischenschicht-Oxidfilms 9 und erstreckt sich in das dritte Kontaktloch 19. Durch eine solche Strukturierung wird das eigentliche Längenverhältnis des dritten Kontaktlochs 19 klein. Selbst wenn der zweite Zwischen­ schicht-Oxidfilm 16 eine große Dicke aufweist, kann die erste Aluminium-Anschlußschicht 21 direkt auf der zweiten vergrabenen Schicht 18 gebildet werden.
Ein Verfahren zur Herstellung einer Halbleitereinrichtung, die wie oben beschrieben aufgebaut ist, wird nun mit Bezug auf die Fig. 20 bis 22 beschrieben.
Unter Bezug auf Fig. 20 werden ein erstes Kontaktloch 13 und ein zweites Kontaktloch 17 an vorgeschriebenen Positionen in dem ersten Zwischenschicht-Oxidfilm 9 gebildet. Dann wird die leitende Schicht 15A, die aus Wolfram oder ähnlichem besteht, auf dem ersten Zwischenschicht-Oxidfilm 9 durch ein CVD-Verfah­ ren gebildet.
Anschließend wird, unter Bezug auf Fig. 21, ein Resistfilm 33 nur auf dem zweiten Kontaktloch 17 gelassen. Unter Verwendung des Resistfilms 33 als Maske, wird die leitende Schicht 15A ge­ ätzt. Als Ergebnis wird die erste vergrabene Schicht 15 im ersten Kontaktloch 13 gebildet und die zweite vergrabene Schicht 18, die höher liegt als die Oberfläche des ersten Zwischen­ schicht-Oxidfilms 9, wird im zweiten Kontaktloch 17 gebildet. Dann wird, unter Bezug auf Fig. 22, nach der Entfernung des Resistfilms 33 der zweite Zwischenschicht-Oxidfilm 31 auf dem ersten Zwischenschicht-Oxidfilm 9 gebildet. Danach wird das dritte Kontaktloch 19, welches mit dem zweiten Kontaktloch 17 in Verbindung steht, gebildet und die erste Aluminium-Verbin­ dungsschicht 21 wird im dritten Kontaktloch 19, ähnlich wie in der zweiten Ausführungsform gebildet. Als Ergebnis wird eine Halbleitereinrichtung, wie sie in Fig. 19 gezeigt ist, vervoll­ ständigt.
Wie oben beschrieben, wird entsprechend dieser Ausführungsform das eigentliche Längenverhältnis des dritten Kontaktlochs klein, und ermöglicht somit die Bildung einer ersten Aluminium- Anschlußschicht 21 direkt auf der zweiten vergrabenen Schicht 18.
Die sechste Ausführungsform der vorliegenden Erfindung wird nun mit Bezug auf Fig. 23 beschrieben. In der sechsten Ausführungs­ form ist ein Nitridfilm 34 auf dem Seitenwand-Isolationsfilm 6 in der lokalen Verbindungsstruktur, die in der ersten Ausfüh­ rungsform beschrieben wurde, vorgesehen. Als Ergebnis hiervon wird der Seitenwand-Isolationsfilm 6 zum Zeitpunkt der Bildung des Kontaktlochs 13 in dem ersten Zwischenschicht-Oxidfilm 9 nicht geätzt, selbst wenn der Seitenwand-Isolationsfilm 6 und der erste Zwischenschicht-Oxidfilm 9 aus dem gleichen Material gebildet sind.
Ein Verfahren zur Herstellung der oben beschriebenen lokalen Verbindungsstruktur wird nun mit Bezug auf die Fig. 24 bis 26 beschrieben.
Mit Bezug auf Fig. 24 werden eine Gateelektrode 4 und ein Sei­ tenwand-Isolationsfilm 6 auf dem Siliziumsubstrat 1 durch ähn­ liche Methoden wie in der herkömmlichen Herstellung, die mit Bezug auf die Fig. 30 und 31 beschrieben wurde, gebildet.
Anschließend wird, mit Bezug auf Fig. 25, ein Nitridfilm 34 auf dem Seitenwand-Ioslationsfilm 6 gebildet. Der Nitridfilm 34 kann, in dem in Fig. 24 gezeigten Zustand, durch das Aufbringen eines Siliziumnitridfilms auf der gesamten Oberfläche des Sili­ ziumsubstrats 1 und das anisotrope Ätzen des Siliziumnitrid­ films zur Strukturierung desselben gebildet werden, sowie durch die Bildung von SiON auf der Oberfläche des Seitenwand-Isola­ tionsfilms 6 durch ein RTA-Verfahren oder dadurch, daß Stick­ stoff direkt auf die Oberfläche des Seitenwand-Isolationsfilms 6 zur Bildung von SiON auf der Oberfläche, eingebracht wird.
Anschließend wird, mit Bezug auf Fig. 26 ein erster Zwischen­ schicht-Oxidfilm 9 auf dem Siliziumsubstrat 1 gebildet. Ähnlich wie im Fall der ersten Ausführungsform wird ein Resistfilm 14, der einen vorgeschriebenen Musteraufbau aufweist, auf dem ersten Zwischenschicht-Oxidfilm 9 gebildet. Unter Verwendung des Resistfilms 14 als Maske wird der erste Zwischenschicht- Oxidfilm 9 geätzt. Selbst wenn der Seitenwand-Isolationsfilm 6 und der Zwischenschicht-Oxidfilm 9 aus demselben Material ge­ bildet sind bewahrt der, auf der Oberfläche des Seitenwand- Isolationsfilms 6 gebildete Nitridfilm 34 zu diesem Zeitpunkt den Seitenwand-Isolationsfilm 6 davor, geätzt zu werden. Durch das anschließende Ausführen derselben Schritte, wie die der ersten Ausführungsform, wird eine, in Fig. 23 gezeigte Halblei­ tereinrichtung vervollständigt.
Entsprechend eines Aspekts der Verbindungsstruktur einer Halb­ leitereinrichtung der vorliegenden Erfindung kann eine vergra­ bene Metallschicht so gebildet werden, daß sie eine Dicke, die ungefähr der Höhe eines, in einem Zwischenschicht-Isolations­ film vorgesehenen Kontaktlochs entspricht, aufweist. Dement­ sprechend ist der Widerstandswert der vergrabenen Metallschicht ausreichend gering und ermöglicht die Implementierung einer lokalen Verbindungsstruktur mit niedrigem Widerstand.
Als ein Ergebnis hiervon ist es möglich eine Verbindungsstruktur einer Halbleitereinrichtung vorzusehen, die hohe Betriebsver­ läßlichkeit aufweist, während die Miniaturisierung der Einrich­ tung beibehalten wird.
Entsprechend eines weiteren Aspekts der Verbindungsstruktur einer Halbleitereinrichtung der vorliegenden Erfindung kann eine vergrabene leitende Schicht so gebildet werden, daß sie eine Dicke aufweist, die ungefähr der Höhe eines Kontaktlochs, daß in einem Zwischenschicht-Isolationsfilm vorgesehen ist, entspricht. Eine vergrabene leitende Schicht wird mit einem ausreichend niedrigen Widerstandswert gebildet. Dementsprechend ist es möglich, eine lolale Verbindungsstruktur mit niedrigem Widerstand zu implementieren.
Als Ergebnis hiervon ist es möglich eine Verbindungsstruktur einer Halbleitereinrichtung vorzusehen, die eine hohe Betriebs­ verläßlichkeit aufweist, während die Miniaturisierung der Ein­ richtung beibehalten wird.
Entsprechend eines Aspekts eines Verfahrens zur Herstellung einer Verbindungsstruktur einer Halbleitereinrichtung der vor­ liegenden Erfindung werden die Oberfläche einer ersten leiten­ den Schicht und die Oberfläche einer zweiten leitenden Schicht nicht zu dem Zeitpunkt geätzt, an dem ein Kontaktloch in einem Zwischenschicht-Isolationsfilm geätzt wird. Dementsprechend kann das Kontaktloch leicht gebildet werden. Weiterhin wird der Zwischenschicht-Isolationsfilm durch ein Ätzmittel, das zum Ätzen der Metallschicht verwendet wird, zu dem Zeitpunkt, da die erste Metallschicht geätzt wird, nicht geätzt. Dement­ sprechend kann die erste vergrabene Metallschicht leicht geätzt werden.
Als Ergebnis hiervon ist es möglich, eine Verbindungsstruktur einer Halbleitereinrichtung mit höherer Abmessungspräzession leichter zu implementieren, als eine herkömmliche lokale Ver­ bindungsstruktur.
Entsprechend eines anderen Aspekts des Verfahrens zur Herstel­ lung einer Verbindungsstruktur einer Halbleitereinrichtung der vorliegenden Erfindung können, durch die Verwendung einer lo­ kalen Verbindungsstruktur, in der eine erste vergrabene Metall­ schicht in einem ersten Kontaktloch gebildet ist, ein zweites Kontaktloch und eine zweite vergrabene Metallschicht gleichzei­ tig in einem anderen Bereich gebildet werden, wodurch es mög­ lich wird, die Anzahl der Schritte zur Herstellung einer Halb­ leitereinrichtung um die Hälfte zu reduzieren.
Als ein Ergebnis hiervon ist es möglich, ein Verfahren zur Her­ stellung einer Verbindungsstruktur einer Halbleitereinrichtung zur Verfügung zu stellen, die die Herstellungskosten einer Halbleitereinrichtung reduzieren kann.
Entsprechend eines weiteren Aspekts des Verfahrens zur Herstel­ lung einer Verbindungsstruktur einer Halbleitereinrichtung der vorliegenden Erfindung werden eine zweite Metallschicht und eine Anschlußschicht gleichzeitig gebildet. Dementsprechend kann die Anzahl der Schritte zur Herstellung einer Halbleiter­ einrichtung reduziert werden.
Als ein Ergebnis hiervon ist es möglich, ein Verfahren zur Her­ stellung einre Verbindungsstruktur einer Halbleitereinrichtung zur Verfügung zu stellen, in der die Herstellungskosten einer Halbleitereinrichtung reduziert werden können.
Entsprechend einen weiteren Aspekt des Verfahrens zur Herstel­ lung einer Verbindungsstruktur einer Halbleitereinrichtung der vorliegenden Erfindung wird eine erste Elektrode direkt in einer zweiten vergrabenen Metallschicht gebildet. Dementsprech­ end kann die Verbindungsstruktur in einem Kontaktloch verein­ facht werden.
Als ein Ergebnis hiervon ist es möglich, ein Verfahren zur Her­ stellung einer Verbindungsstruktur einer Halbleitereinrichtung vorzusehen, in der die Anzahl der Schritte und die Kosten der Herstellungsschritte einer Halbleitereinrichtung reduziert wer­ den können.
Entsprechend eines weiteren Aspekts des Verfahrens zur Herstel­ lung einer Verbindungsstruktur einer Halbleitereinrichtung der vorliegenden Erfindung wird eine dritte vergrabene Metallschicht in einem dritten Kontaktloch gebildet. Dementsprechend können, in zwei Stufen gebildete erste und dritte Kontaktlöcher das Längenverhältnis in jedem Kontaktloch wesentlich reduzieren, selbst wenn ein zweiter Zwischenschicht-Isolationsfilm eine re­ lativ große Dicke aufweist.
Weiterhin kann eine erste Elektrode oberhalb der lokalen Ver­ bindung gebildet werden und die Halbleitereinrichtung kann weiter miniaturisiert werden.
Entsprechend einen weiteren Aspekt des Verfahrens zur Herstel­ lung einer Verbindungsstruktur einer Halbleitereinrichtung der vorliegenden Erfindung wird die Oberfläche eines ersten Zwisch­ enschicht-Isolationsfilms geglättet. Dementsprechend weisen ein drittes Kontaktloch und ein fünftes Kontaktloch das gleiche Längenverhältnis auf. Als Ergebnis hiervon können das dritte Kontaktloch und das fünfte Kontaktloch unter denselben Bedin­ gungen gebildet werden.
Als ein Ergebnis hiervon, ist es möglich, eine Grenze im Her­ stellungsprozess einer Halbleitereinrichtung zu verbessern, und dadurch die Vorsehung eines stabilen Verfahrens einer Halblei­ tereinrichtung zu ermöglichen.
Entsprechend eines weiteren Aspekts des Verfahrens zur Herstel­ lung einer Verbindungsstruktur einer Halbleitereinrichtung der vorliegenden Erfindung ist es möglich, daß Längenverhältnis eines Kontaktlochs, das auf einem zweiten Kontaktloch gebildet ist, auf einen kleinen Wert zu setzen.
Als ein Ergebnis hiervon ist es möglich, eine Anschlußschicht direkt im Kontaktlochabschnitt zu bilden.
Entsprechend eines weiteren Aspekts des Verfahrens zur Herstel­ lung einer Verbindungsstruktur einer Halbleitereinrichtung der vorliegenden Erfindung wird zu dem Zeitpunkt der Bildung eines ersten Kontaktlochs der Seitenwand-Isolationsfilm nicht geätzt, selbst wenn ein erster Zwischenschicht-Isolationsfilm und der Seitenwand-Isolationsfilm aus demselben Material gebildet sind.
Als ein Ergebnis hiervon ist es möglich, bei der Herstellung einer Verbindungsstruktur einer Halbleitereinrichtung die Er­ zeugung eines defekten Abschnitts von vornherein zu verhindern.

Claims (12)

1. Verbindungsstruktur einer Halbleitereinrichtung, mit einer ersten leitenden Schicht (4), und einer zweiten leitenden Schicht (2a), die in der Nähe der ersten leitenden Schicht (4) vorgesehen ist, wobei die erste und die zweite leitende Schicht (4, 2a) Bestandteile eines Schaltungselements der Halbleitereinrichtung sind, einem ersten Zwischenschicht-Isolationsfilm (9), der die erste leitende Schicht (4) und die zweite leitende Schicht (2a) überdeckt und ein Kontaktloch (13) aufweist, welches ei­ nen vorgeschriebenen Bereich der ersten leitenden Schicht (4) und einen vorgeschriebenen Bereich der zweiten leitenden Schicht (2a) freilegt, einer ersten vergrabenen Metallschicht (15), die das Kontaktloch (13) füllt und die erste leitende Schicht (4) und die zweite leitende Schicht (2a) elektrisch verbindet, und einem auf dem ersten Zwischenschicht-Isola­ tionsfilm (9) und der ersten vergrabenen Metallschicht (15) gebilde­ ten zweiten Zwischenschicht-Isolationsfilm (16).
2. Verbindungsstruktur einer Halbleitereinrichtung nach An­ spruch 1, bei der die erste leitende Schicht eine Gateelektro­ de (4) ist, die auf einem Halbleitersubstrat (1) mit einem da­ zwischenliegenden isolierenden Film (10) gebildet ist und eine Seitenfläche aufweist, die mit einem Seitenwand-Isolationsfilm (6) überdeckt ist;
die zweite leitende Schicht ein aktiver Bereich (2a) ist, der in der Nähe der Gateelektrode (4) mit einer vorbestimmten Tiefe von einer Hauptoberfläche des Halbleitersubstrats (1) gebildet ist, und
der erste Zwischenschicht-Isolationsfilm (9) die Gateelek­ trode (4) und den aktiven Bereich (2a) überdeckt und das Kon­ taktloch (13) aufweist, welches einen vorgeschriebenen Bereich einer oberen Oberfläche der Gateelektrode (4) und einen vorge­ schriebenen Bereich einer Hauptoberfläche des aktiven Bereichs (2a) freilegt.
3. Verbindungsstruktur einer Halbleitereinrichtung nach An­ spruch 2 mit einem Nitridfilm (34) auf der Oberfläche des Sei­ tenwand-Isolationsfilms (6).
4. Verfahren zur Herstellung einer Verbindungsstruktur einer Halbleitereinrichtung nach Anspruch 1, mit den Schritten:
Bilden der ersten leitenden Schicht (4) in einem vorge­ schriebenen Bereich eines Halbleitersubstrats (1);
Bilden der zweiten leitenden Schicht (2a) in der Nähe der ersten leitenden Schicht (4) des Halbleitersubstrats (1);
Bilden des ersten Zwischenschicht-Isolationsfilms (9) zur Überdeckung der gesamten Oberfläche des Halbleitersubstrats (1);
Bilden des ersten Kontaktlochs (13), das die erste leiten­ de Schicht (4) und die zweite leitende Schicht (2a) freilegt, in dem ersten Zwischenschicht-Isolationsfilm (9) durch eine photolithographische Technik;
Bilden der ersten vergrabenen Metallschicht (15), die elektrisch mit der ersten leitenden Schicht (4) und der zwei­ ten leitenden Schicht (2a) in dem ersten Kontaktloch (13) ver­ bunden ist, durch das Aufbringen eines Metallfilms auf der ge­ samten Oberfläche des ersten Zwischenschicht-Isolationsfilms (9) und durch das Zurückätzen des aufgebrachten Films, und
Bilden des zweiten Zwischenschicht-Isolationsfilmes (16) auf dem ersten Zwischenschicht-Isolationsfilm (9) und der er­ sten vergrabenen Metallschicht (15).
5. Verfahren nach Anspruch 4, das die Schritte aufweist:
Bilden der ersten leitenden Schicht (4) als eine Gateelek­ trode mit einem dazwischen liegenden isolierenden Film (10);
Bilden der zweiten leitenden Schicht (2a) als aktiven Be­ reich; und
Bilden eines Seitenwand-Isolationsfilmes (6).
6. Verfahren nach Anspruch 4 oder 5, bei dem eine dritte lei­ tende Schicht (2c) in einem vorgeschriebenen Bereich des Halb­ leitersubstrats (1) gebildet wird, wobei
der Schritt des Bildens des ersten Kontaktlochs (13) den Schritt zum Bilden eines zweiten Kontaktlochs (17), welches die dritte leitende Schicht (2c) in dem ersten Zwischen­ schicht-Isolationsfilm (9) freilegt, einschließt, und
der Schritt der Bildung der ersten vergrabenen Metall­ schicht (15) den Schritt der Bildung einer zweiten vergrabenen Metallschicht (18), die elektrisch mit der dritten leitenden Schicht (2c) in dem zweiten Kontaktloch (17) verbunden ist, einschließt.
7. Verfahren nach Anspruch 6, bei dem der Schritt des Bildens der zweiten vergrabenen Metallschicht (17) den Schritt des gleichzeitigen Bildens einer Anschlußschicht, die mit der zweiten vergrabenen Metallschicht (18) auf dem ersten Zwi­ schenschicht-Isolationsfilm (9) verbunden ist, zu dem Zeit­ punkt des Zurückätzens der zweiten vergrabenen Metallschicht einschließt.
8. Verfahren nach Anspruch 6 oder 7, das weiterhin die Schritte aufweist:
Bilden eines dritten Kontaktlochs (19) in dem zweiten Zwi­ schenschicht-Isolationssfilm (16), welches mit dem zweiten Kontaktloch (17) verbunden ist, durch eine photolithographi­ sche Technik, und
Bilden einer ersten Elektrode (21), die elektrisch mit der zweiten vergrabenen Metallschicht (18) verbunden ist.
9. Verfahren nach Anspruch 8, mit dem Schritt des Bildens ei­ ner dritten vergrabenen Metallschicht (20) in dem dritten Kon­ taktloch (19) zwischen dem Schritt des Bildens der zweiten vergrabenen Metallschicht (18) und dem Schritt des Bildens der ersten Elektrode (21).
10. Verfahren nach Anspruch 6 oder 7, das weiterhin die Schritte aufweist:
Bilden einer vierten leitenden Schicht (4a) in einem vor­ geschriebenen Bereich des Halbleitersubstrats (1);
Bilden eines vierten Kontaktlochs (23), welches die vierte leitende Schicht (4a) freilegt, im ersten Zwischenschicht- Isolationsfilm (9) zur Zeit des Bildens des ersten Kontakt­ lochs (13),
Bilden einer vierten vergrabenen Metallschicht (24), die elektrisch mit der vierten leitenden Schicht (4a) verbunden ist, zur Zeit des Bildens der ersten vergrabenen Metallschicht (15),
Glätten einer Oberfläche des ersten Zwischenschicht- Isolationsfilms (9) durch ein chemisch-mechanisches Polierver­ fahren,
Bilden eines dritten Kontaktlochs (19), das mit dem zwei­ ten Kontaktloch (17) verbunden ist, und eines fünften Kontakt­ lochs (25), das mit dem vierten Kontaktloch (23) verbunden ist, in dem zweiten Zwischenschicht-Isolationsfilm (16) durch eine photolithographische Technik, und
Bilden einer ersten Elektrode (21), die elektrisch mit der zweiten vergrabenen Metallschicht (18) verbunden ist, in dem dritten Kontaktloch (19), und einer zweiten Elektrode (27), die elektrisch mit der vierten vergrabenen Metallschicht (24) verbunden ist, in dem fünften Kontaktloch (25).
11. Verfahren nach einem der Ansprüche 6 bis 10, bei dem der Schritt des Bildens der zweiten vergrabenen Metall­ schicht (18) das Bilden der zweiten vergrabenen Metallschicht derart, daß eine obere Oberfläche der zweiten vergrabenen Me­ tallschicht höher als eine Oberfläche des ersten Zwischen­ schicht-Oxidfilms ist, einschließt.
12. Verfahren nach einem der Ansprüche 5 bis 11, mit Bilden eines Nitridfilms (34) auf dem Seitenwand- Isolationsfilm (6).
DE19531602A 1994-12-26 1995-08-28 Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren Expired - Lifetime DE19531602C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6322292A JPH08181205A (ja) 1994-12-26 1994-12-26 半導体装置の配線構造およびその製造方法

Publications (2)

Publication Number Publication Date
DE19531602A1 DE19531602A1 (de) 1996-06-27
DE19531602C2 true DE19531602C2 (de) 2002-12-05

Family

ID=18142006

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19531602A Expired - Lifetime DE19531602C2 (de) 1994-12-26 1995-08-28 Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren

Country Status (4)

Country Link
US (1) US5600170A (de)
JP (1) JPH08181205A (de)
KR (1) KR0180287B1 (de)
DE (1) DE19531602C2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965924A (en) * 1995-11-22 1999-10-12 Cypress Semiconductor Corp. Metal plug local interconnect
JP3527009B2 (ja) * 1996-03-21 2004-05-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3463979B2 (ja) * 1997-07-08 2003-11-05 富士通株式会社 半導体装置の製造方法
JP3064999B2 (ja) * 1997-11-13 2000-07-12 日本電気株式会社 半導体装置およびその製造方法
WO1999031733A1 (en) * 1997-12-18 1999-06-24 Advanced Micro Devices, Inc. Silicon oxynitride spacer for preventing over-etching during local interconnect formation
JPH11186386A (ja) * 1997-12-19 1999-07-09 Asahi Kasei Micro Syst Co Ltd 半導体装置およびその製造方法
US6380023B2 (en) * 1998-09-02 2002-04-30 Micron Technology, Inc. Methods of forming contacts, methods of contacting lines, methods of operating integrated circuitry, and integrated circuits
US6075293A (en) * 1999-03-05 2000-06-13 Advanced Micro Devices, Inc. Semiconductor device having a multi-layer metal interconnect structure
DE19983428B4 (de) * 1999-06-15 2004-10-28 Asahi Kasei Microsystems Co., Ltd. Halbleitervorrichtung mit einer geteilten Kontaktstruktur und Verfahren zur Herstellung derselben
KR100574948B1 (ko) * 2003-08-23 2006-04-28 삼성전자주식회사 기생 캐패시턴스가 감소된 반도체 메모리 소자 및 그제조방법
DE102004024659B4 (de) * 2004-05-18 2014-10-02 Infineon Technologies Ag Halbleiterbauteil
JP4785623B2 (ja) 2006-05-31 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5305622B2 (ja) * 2006-08-31 2013-10-02 キヤノン株式会社 光電変換装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4746219A (en) * 1986-03-07 1988-05-24 Texas Instruments Incorporated Local interconnect
US5124280A (en) * 1991-01-31 1992-06-23 Sgs-Thomson Microelectronics, Inc. Local interconnect for integrated circuits
US5275963A (en) * 1990-07-31 1994-01-04 International Business Machines Corporation Method of forming stacked conductive and/or resistive polysilicon lands in multilevel semiconductor chips and structures resulting therefrom

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931411A (en) * 1985-05-01 1990-06-05 Texas Instruments Incorporated Integrated circuit process with TiN-gate transistor
US4890141A (en) * 1985-05-01 1989-12-26 Texas Instruments Incorporated CMOS device with both p+ and n+ gates
JPH0541378A (ja) * 1991-03-15 1993-02-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH05109760A (ja) * 1991-10-18 1993-04-30 Seiko Epson Corp 半導体装置
JP3065829B2 (ja) * 1992-12-25 2000-07-17 新日本製鐵株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4746219A (en) * 1986-03-07 1988-05-24 Texas Instruments Incorporated Local interconnect
US5275963A (en) * 1990-07-31 1994-01-04 International Business Machines Corporation Method of forming stacked conductive and/or resistive polysilicon lands in multilevel semiconductor chips and structures resulting therefrom
US5124280A (en) * 1991-01-31 1992-06-23 Sgs-Thomson Microelectronics, Inc. Local interconnect for integrated circuits

Also Published As

Publication number Publication date
KR0180287B1 (ko) 1999-04-15
DE19531602A1 (de) 1996-06-27
JPH08181205A (ja) 1996-07-12
US5600170A (en) 1997-02-04
KR960026644A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE102008016424B4 (de) Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005027234B4 (de) Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE19723062C2 (de) Verfahren zum Bilden einer selbst ausgerichteten Metallverdrahtung für ein Halbleiterbauelement
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE19704149A1 (de) Metallverdrahtung an einem Halbleiterbauteil und Verfahren zum Herstellen derselben
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
DE10246682A1 (de) Halbleiter-Vorrichtung
DE19840988A1 (de) Verfahren zum Herstellen einer Kontaktstruktur
DE4437761B4 (de) Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung
DE10334406B4 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
DE4120592C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4408564C2 (de) Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung
DE4126775C2 (de) Verbindungsstruktur eines Halbleiterbauelements und Verfahren zu ihrer Herstellung
DE19608883C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung
DE19719909A1 (de) Zweifaches Damaszierverfahren
EP1421619B1 (de) Kontaktierung des emitterkontakts einer halbleitervorrichtung
DE19817129A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19503389C2 (de) Verfahren zur Herstellung eines Kontaktes in einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R071 Expiry of right