DE2723944A1 - Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung - Google Patents

Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung

Info

Publication number
DE2723944A1
DE2723944A1 DE19772723944 DE2723944A DE2723944A1 DE 2723944 A1 DE2723944 A1 DE 2723944A1 DE 19772723944 DE19772723944 DE 19772723944 DE 2723944 A DE2723944 A DE 2723944A DE 2723944 A1 DE2723944 A1 DE 2723944A1
Authority
DE
Germany
Prior art keywords
layer
pattern
mask
structured
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772723944
Other languages
English (en)
Other versions
DE2723944C2 (de
Inventor
Kenneth Chang
Marvin Stanley Pittler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2723944A1 publication Critical patent/DE2723944A1/de
Application granted granted Critical
Publication of DE2723944C2 publication Critical patent/DE2723944C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/919—Delaminating in preparation for post processing recycling step
    • Y10S156/922—Specified electronic component delaminating in preparation for recycling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face

Description

Anmelderin:
Amtliches Aktenzeichen:
Aktenzeichen der Anmelderin:
Vertreter:
Bezeichnung:
Böblingen, den 26. Mai 1977 oe-bd/bb
International Business Machines Corporation, Armonk, N.Y. 10504
Neuanmeldung
FI 975 060
Patentassessor
Dipl.-Chemiker
Dr.rer.nat. Dietrich Oechßler Böblingen
Anordnung aus einer strukturierte^ Schicht und einem Muster festgelegter Dicke und Verfahren zu ihrer Herstellung
70988 1/ΠΒ74
PI 975 O6O
Die Erfindung betrifft eine Anordnung aus mindestens einer strukturierten Schicht und einem diese Schicht teilweise bedeckenden un sich im Material von der Schicht unterscheidenden Muster festgelegter Dicke/ und ein Verfahren zur Heri stellung insbesondere einer solchen Anordnung. !
Bei der Herstellung von integrierten Dünnfilm-Halbleiterj Schaltungen, bei denen eine Vielzahl von passivierenden oder isolierenden Filmen oder Schichten zwischen einer Vielzahl von erhabenen (raised) Leiterzugmustern, d.h. Metallisierungsmustern gebildet sind, folgen die Isolierschichten den Kon- : I türen der darunterliegenden Metallisierungsmuster, d.h. mit j anderen Worten, daß die Isolierschichten erhabene Bereiche ; 'bzw. Erhebungen haben, welche denjenigen in den darunterlie- ! I genden Metallisierungsmustern entsprechen. Die Fachleute auf : dem Gebiet der integrierten Schaltungen haben schon lange erkannt, daß bei Strukturen mit vielen Schichten der kumulative Effekt von mehreren Ebenen von erhabenen Metallisierungsmustern auf die zuletzt aufgebrachte Isolierschicht sehr ausgeprägt j und unerwünscht sein kann. Infolgedessen sind die Fachleute ständig auf der Suche nach Wegen, um solche Erhebungen auf ein Mindestmaß zu reduzieren und sich soweit wie möglich der Ebenheit anzunähern.
Die bekannten Versuche, um den kumulativen oder "Wolkenkratzer+ ("Skyscraper")-Effekt im Fall von Metallisierungen mit vielen ! Ebenen auf ein Minimum zu reduzieren, sind sehr zahlreich j und bedienen sich sehr unterschiedlicher Mittel. Einige Ver- j suche, um diesen "Wolkenkratzer"-Effekt auf ein Minimum zu j
reduzieren, beinhalten die RUckkathodenzerstäübung, um Erhebungen zu eliminieren. Ein solches Verfahren ist beispielsweise im US Patent 3 868 723 beschrieben. Es wurde auch vorgeschlagen, durch selektives Ätzen von Erhebungen, nachdem die dazwischenliegenden Täler zuvor vollständig durch Zer-
709881/0674
FI 975 060
fließenlassen eines Photolacks ausgefüllt worden sind, die Planaritat zu erreichen. Ein solches Verfahren ist in der Offenlegvingsschrift 2 525 224 beschrieben.
Ein anderes Problem, welches beispielsweise auftritt, wenn Offnungen in relativ dicke - in der Größenordnung von größer gleich 2 yum - Isolierschichten, wie sie gerade auch bei Schaltungen hoher Packungsdichte erwünscht sind, gebildet werden, besteht darin, daß die Seitenwände der Offnungen joft sehr steil sind und deshalb, wenn auf die so strukturierte Isolierschicht ganzflachig Netall aufgebracht wird, Diskontinuitäten zwischen dem Metall, welches in den Offnungen niedergeschlagen worden ist, und dem Metall, welches auf der Oberfläche der Isolierschicht niedergeschlagen worden ist, entstehen. Dies wirkt sich dann sehr ungünstig aus, wenn aus dem Metall auf der Oberfläche der Isolierschicht ein Leiterzugmuster erzeugt werden soll, und das Metall in den Löchern die Verbindung zwischen diesem Leiterzugmuster und Bereichen unter der Isolierschicht bilden soll.
Das Auftreten sowohl des "Wolkenkratzer"-Effekts als auch der
eben beschriebenen Diskontinuitäten in dem Metallbelag haben letztlich zur Folge, daß die Bauteile, in denen diese Effekte auftreten, einerseits nur mit schlechter Ausbeute erzeugt werden können und andererseits, auch wenn sie zunächst die Spezifikationen erfüllen, doch nach kurzer Anwendung ausfallen.
Es ist die Aufgabe der Erfindung eine Anordnung aus mindestens
einer strukturierten Schicht und einem diese Schicht teilweise bedeckenden Muster, welche insbesondere in integrierten Schaltungen hoher Packungsdichte verwendet werden soll und welche im wesentlichen planar ist und/oder bei welchen das Muster überall dort wo es vorhanden sein soll, eine definierte
709881/0674
FI 975 060
Mindestdicke hat/ und ein einfaches, für eine fabrikmäßige Fertigung geeignetes Verfahren mit möglichst wenig Verfahrensschritten zur Herstellung insbesondere einer solchen Anordnung anzugeben.
Diese Aufgabe wird mit einer Anordnung der eingangs genannten Art mit den Merkmalen des kennzeichnenden Teils des Anspruchs 1 und mit einem Verfahren der eingangs genannten Art mit den Merkmalen des kennzeichnenden Teils des Anspruchs 12 gelöst.
Die Vertiefungen in der strukturierten Schicht lassen sich ohne Schwierigkeiten so ausbilden, daß sie an das Muster sowohl bezüglich seiner flächenmäßigen Ausbildung als auch seiner Dicke weitgehend angepaßt sind. Dadurch erhält man die erwünschte Planarität der Anordnung. Die strukturierte Schicht ist außerdem eine günstige Unterlage, wenn das Muster größere Höhenunterschiede überwinden muß. Bisher war es wie oben beschrieben wurde - in solchen Fällen schwierig, das MaterIaI1 aus dem das Muster besteht, aufzubringen, ohne daß Diskontinuitäten im Material auftraten. Diesem Problem hilft die erfindungsgemäße Anordnung dadurch ab, daß sie größere Höhendifferenzen in beliebig vielen Stufen zu überwinden erlaubt. Dadurch werden die für die Diskontinuitäten verantwortlichen abrupten Höhenänderungen in dem Muster vermieden.
Die genannten Vorteile der erfindungsgemäßen Struktur wirken sich besonders günstig aus, wenn die strukturierte Schicht aus einem isolierenden und das Muster aus einem leitfähigen Material bestehen, weil dann ein aus diesem leitfähigen Material gebildetes Muster dazu benutzt werden kann, um Bauteile, auf denen die strukturierte Schicht aufliegt, untereinander und mit äußeren Anschlüssen elektrisch zu verbinden, während die strukturierte Schicht Verbindungen an festqeleqten Stellen ermöglicht und im übriqen als Isolierung dient.
7 Ii H H >: 1 / Ii t. 7 4
FI 975 060
""ίο
Eine vorteilhafte Struktur dieser Art 1st beispielsweise so aufgebaut, daß sich unter der strukturierten Schicht ein Halbleiterkörper mit dotierten Oberflächenbereichen befindet, welche sich in ihrer Dotierung bezüglich der Dotierungsstoffe und/oder deren Konzentrationen von ihrer Umgebung unterscheiden, und daß die Löcher in der strukturierten Schicht über mindestens einem Teil dieser Oberflächenbereiche gelegen sind. Gerade bei diesen integrierten Halbleiterschaltungen geht der Trend zu immer höheren Packungsdichten. Dies hat zur Folge, daß Leiterz (ige über aktive und passive Bauteile im Halbleiterkörper geführt werden müssen, und daß es notwendig ist, um elektrische Wechselwirkungen zu vermeiden, die dazwischenliegenden Isolierschichten möglichst dick zu machen. Dies bedingt wiederum, daß die elektrischen Verbindungen größere Höhendifferenzen überwinden müssen, was bei den Strukturen gemäß dem Stand der Technik zu den oben beschriebenen Problemen geführt hat, die, wie schon dargelegt worden ist, mit der erfindungsgemäßen Anordnung vermieden werden.
Sind die Vertiefungen und die gegebenenfalls vorhandenen Löcher vollständig oder fast vollständig mit dem Material des Musters ausgefüllt, so ist die dabei entstandene im wesentlichen planare Struktur insbesondere dann vorteilhaft, wenn mindestens zwei der strukturierten, ein Loch bzw. Löcher aufweisenden Schichten, welche sich aber in ihren Strukturen unterscheiden so aufeinandergestapelt sind, daß die Muster auf den strukturierten Schichten untereinander in Verbindung stehen. Auch die so ausgebildete Struktur ist, selbst dann, wenn sie mehrere strukturierte Schichten enthält, im wesentlichen planar. Eine solche Struktur zeigt also nicht den oben beschriebenen "Wolkenkratzer"-Effekt. Sind in dieser Struktur die Muster leitfähig und bestehen die strukturierten Schichten aus einem isolierenden Material, so ist die so ausgebildete Struktur in besonders vorteilhafter Weise als Mehrlagenme-
FI 975 O6O
tallieierungs-Struktur, wie si· beispielsweise für dichtgepackt· integrierte Schaltungen sehr erwünscht ist, und in der die Muster auf den strukturierten Schichten in mindestens zwei Ebenen Leiterzugmuster und in den Löchern einerseits Verbindungen zum Substrat und andererseits Verbindungen zwischen Leiterzugmustern in benachbarten Ebenen bilden geeignet.
Der besondere Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß aus einer Photolackschicht nacheinander zwei oder sehr Photolackätzmaksen erzeugt werden, wodurch insbesondere Verfahrensschritte eingespart werden.
Für viele Anwendungen ist es vorteilhaft, wenn beim Ätzen nach dem Erzeugen der letzten Maske in den Bereichen, welche durch die nach der Erzeugung der ersten Maske geätzten Vertiefungen definiert sind, die Schicht unter Erzeugung von Löchern ganz durchgeätzt wird.
Ua Muster, beispielsweise ein Metallisierungsmuster zu erzeugen, ist es vorteilhaft, nach dem Herstellen der Vertiefungen und gegebenenfalls des Lochs bzw. der Löcher ganzflächig eine Schicht aus dem Material, aus dem das Muster bestehen soll, aufzubringen und anschließend die Lackmaske und da* auf ihr liegende Material abzuheben (to lift-off).
In vorteilhafter Heise werden Strukturen mit Mustern in ver- j schiedenen Ebenen dadurch hergestellt, daß die Verfahrensschritte zur Herstellung der strukturierten Schicht (siehe insbesondere den kennzeichnenden Teil des Anspruchs 12) und der anschließenden Bildung des Musters ein- oder mehrfach wiederholt werden.
In vorteilhafter Heise läßt sich das Entfernen der Maske und des auf ihr liegenden Materials durchführen, indem ein Kontakt-Klebe-Band (contact adhesive tape) mit seiner klebenden
~ 709881/0674
FI 975 060
Seite auf die Schicht aus dem Material, aus dem das Muster bestehen soll, aufgebracht wird, Indem dann das Klebeband abgezogen wird, und schließlich die Reste des dann noch vorhandenen strahlungsempfindlichen Lacks mit einem geeigneten Lösungsmittel entfernt werden.
Weitere vorteilhafte Ausgestaltungen der erfindungsgemäßen Struktur und des erfindungsgemäßen Verfahrens sind in den Unteransprüchen aufgeführt.
Die Erfindung wird anhand von durch Zeichnungen erläuterten Ausführungsbeispielen beschrieben.
Es zeigen:
Fign. 1 bis 8 schematische Ansichten einer Struktur mit
integrierten Schaltungen im Querschnitt während verschiedenen Stadien der Herstellung entsprechend bevorzugter Ausführungen des erfindungsgemäßen Verfahrens.
Zur Illustrierung des vorliegenden erfindungsgemäßen Verfahrens wird die Bildung einer Metallisierung der ersten Ebene in Verbindung mit einem metallischen Kontakt zu einem Halbleitersubstrat anhand der Fign. 1 bis 5 beschrieben. Dann wird die Bildung einer Metallisierung der zweiten Ebene in Kombination mit einer mit der Metallisierung der ersten Ebene verbundenen Durchfuhrungsverbindung anhand der Fign. 6 bis 8 beschrieben.
In der Fig. 1 ist die Struktur gezeigt, von der ausgegangen wird, und die ein Substrat 10, welches Bereiche 11 vom p-Typ und Bereiche 12 vom η-Typ enthält, welche die aktiven und passiven Bereiche des integrierten Schaltkreises bereitstellen (provide). Das Substrat 10 kann die konventionelle
709881/0674
PI 975 060
Struktur einer integrierten Schaltung sein, wie sie z.B. in der OS 176 4 336 beschrieben ist. Das Substrat 10 ist mit einer konventionellen passivierenden Isolierschicht 13 bedeckt, welche aus irgendeinem der konventionellen Materalien, wie z.B. Siliciumdioxid, Siliciumnitrid oder einer Kombination aus Siliciumdioxid und darüberliegendem Siliciumnitrid hergestellt sein kann. Es sei angemerkt, daß die beschriebenen !Strukturen, so weit nichts anderes vermerkt ist, die konventionellen Strukturen von integrierten Schaltungen sind, welche j gemäß den bekannten Methoden für die Herstellung integrierter Schaltungen hergestellt werden können. Diese Methoden sind bei-* spielsweise in der OS 176 4 336 beschrieben. In der vorliegenden Beschreibung wird angenommen, daß die Schicht 13 eine Schicht aus Siliciumdioxid ist, welche auf dem Siliciumsubstrat 10 durch thermische Oxydation erzeugt worden ist. Die Schicht 13 hat eine Dicke von 15 0OO X. Auf der Oberfläche der Siliciumdioxidschicht 13 wird eine Schicht aus positivem Photolack 14, welche 23 000 8 dick ist, erzeugt. Als positiver Photolack kann irgendeiner der positiven Photolacke, beispielsweise diejenigen, welche in den US-Patenten 3 201 239 und 3 046 120 und in der OS 214 9 527 beschrieben sind, verwendet werden. Alternativ kann ein konventioneller Photolack verwendet werden, welcher ein Phenol-Formaldehyd-Harz vom Novolak-Typ und ein lichtempfindliches Vernetzungsmittel enthält. Der Photolack kann mittels irgendeiner der bekannten AufSchleudertechniken aufgebracht werden.
Als nächstes wird, wie die Fig. 2 zeigt, unter Anwendung konventioneller Photolackmaskierungs- und Photolackbelichtungstechniken eine Photolackmaske 14', welche öffnungen, wie z.B. die öffnungen 16 und 17, enthält, erzeugt. Dann werden unter Verwendung der Photolackmaske 14' als Ätzbarriere die Vertiefungen 18 bzw. 19, welche den öffnungen 16 und 17 entsprechen, in die Isolierschicht 13 geätzt. Um die Vertiefungen
709881 /067*
FI 975 060
18 und 19 zu erzeugen, kann jede konventionelle Ätztechnik, z.B. diejenige welche in der OS 176 4 336 beschrieben ist, angewandt werden. Das übliche Ätzmittel, welches benutzt werden kann, ist gepufferte Flußsäure. Alternativ können anstatt durch chemisches Ätzen - die Offnungen 18 und 19 in der Schicht 13 durch Kathodenzerstäubungsätzen unter Verwendung einer konventionellen Kathodenzerstäubungsätzungsvorrichtung und unter Anwendung der entsprechenden Methoden, welche beispielsweise im US-Patent 3 598 710 beschrieben sind erzeugt ' werden. Besonders geeignet sind Kathodenzerstäubungsätzungs- I verfahren, welche unter Anwendung von reaktiven Gasen, wie , z.B. Sauerstoff oder Wasserstoff, durchgeführt werden. In der j Offenlegungsschrift 1 765 127 sind die inerten und reaktiven [ Gase und Kombinationen dieser Gase aufgelistet, welche beim Kathodenzerstäubungsätzen angewandt werden können. Ein effektives Hochfrequenzkathodenzerstäubungs-Ätzsystem, welches zum Ätzen von öffnungen in isolierende Materialien verwendet werden kann, und das unter Anwendung einer Sauerstoffatmosphäre arbeitet, ist in der oben genannten Offenlegungsschrift beschrieben. Wie man sieht, sind die Vertiefungen 18 und 19 so in die Siliciumdioxidschicht 13 geätzt, daß ihre Tiefe gleich einem Bruchteil der Dicke dieser Schicht ist. Beispielsweise werden, wenn die Siliciumdioxidschicht 13 wie oben beschrieben eine Dicke in der Größenordnung von 15 000 8 hat, die Vertiefungen 18 und 19 von der Oberfläche der Siliciumdioxidschicht 13 aus gerechnet bis zu 11 000 8 tief geätzt. Dann werden, wie die Fig. 3 gezeigt, wiederum unter Verwendung der oben beschriebenen konventionellen Photolackmaskierungs- und Photolackbelichtungstechniken die verbliebenen Bereiche der Photolackmaske 14', welche lichtempfindlich geblieben sind, da es sich bei dem Lack um einen positiven Lack handelt, so belichtet und entwickelt, daß die Dimensionen der ursprünglichen öffnungen 16 und 17 lateral ausgedehnt (laterally expanded) werden, so daß die öffnungen 16A und 17A entstehen, wodurch eine neue Photolackmaske 14'' erhalten wird, welche
709881/0674
PI 975 060
öffnungen mit den ausgedehnten lateralen Dimensionen hat. Als nächstes wird unter Anwendung irgendeiner der oben beschriebenen Atztechniken und unter Verwendung der Maske 14'' als Atzbarriere das Atzen der Siliciumdioxidschicht 13 fortgesetzt, um die öffnungen 18A und 19A zu erzeugen, welche so
tief sind, daß sie sich bis zum Substrat 10 erstrecken. Die \
öffnungen 18A und 19A befinden sich unter den ursprünglichen ; Vertiefungen 18 und 19, welche - wie oben beschrieben - durch
die Maske 14" definiert worden sind und die ausgedehnten, ·
vertieften Bereiche 20 und 21 befinden sich unter den la- j
teral ausgedehnten Bereichen der öffnungen 16A und 17A in der j
Photolackmaske 14", welche die Fig. 3 zeigt. Die Dicke der ' Siliciumdioxidschicht unter den Vertiefungen 20 und 21 liegt j
in der Größenordnung von 1000 8. Um das Ausmaß der lateralen ; Ausdehnung in den öffnungen 16A und 17A besser zu illustrierend sind gestrichelte Linien in die Fign. 2 und 3 eingezeichnet,
um die lateralen Abmessungen der ursprünglichen öffnungen 16 '
und 17 in der Photolackmaske 14* anzuzeigen. :
Nach der Vollendung der in der Fig. 3 gezeigten Struktur ist es günstig, wenn die Struktur auf eine Temperatur in der Größenordnung von 150 0C etwa eine Stunde lang erhitzt wird, um die Photolackmaske 14" für den nachfolgenden Metallaufbringschritt, welcher in der Fig. 4 gezeigt wird, widerstandsfähiger zu machen. Als nächstes wird, wie die Fig. 4 zeigt, eine Metallschicht 22, deren Dicke etwa zwischen 0,9 und etwa 1,0 pm liegt, auf der Struktur aufgebracht, wobei konventionelle Metallaufbringverfahren, wie sie oben beschrieben worden sind, angewandt werden. Dabei liegen die Substrattemperaturen etwa bei 100 0C. Das Metall, welches für diese Metallisierungsschicht 22 benutzt wird, kann jedes konventionelle, für Verbindungen in integrierten Schaltungen benutzte Metall sein. Bei der vorliegenden Ausführungeform wird bevorzugt eine Aluminiumlegierung verwendet, welche etwas
709881/0674
FI 975 060
Kupfer und etwas Silicium enthält. Jedoch kann irgendein konventionelles, fUr die Metallisierung der integrierten Schaltungen benutztes Material verwendet werden. Zu diesen j gehören Chrom, Kupfer und Legierungen dieser Metalle. Die I metallische Schicht kann mittels irgendeines der konventionellen Verfahren wie z.B. derjenigen, welche in der Offenlegungsschrift 1 764 336 beschrieben sind, aufgebracht werden. Das Aufbringen kann beispielsweise durch Niederschlagen aus der Dampfphase oder durch Hochfrequenzkathodenzerstäubung erfolgen. Außer auf die Oberfläche der Photolackmaske 14'· werden Bereiche 22A und 22B der Metallschicht in den vertieften Bereichen 20 bzw. 21 und Bereiche 22C und 22D der Metallschicht in den öffnungen 18A bzw. 19A aufgebracht, wodurch Kontakte ι mit den Bereichen 12 bzw. 11 erzeugt werden.
Als nächstes wird unter Anwendung konventioneller Abheb-(lift-off)-Techniken die Photolackmaske 14" entfernt, wobei alle Bereiche der Metallschicht 22 mit Ausnahme der Be- : reiche 22A, 22B, 22C und 22D, welche in den Vertiefungen und I öffnungen aufgebracht worden sind, mit abgehoben werden. Die sich dabei ergebende Struktur zeigt die Fig. 5. In diesem Zu-I sammenhang sollte bemerkt werden, daß Abhebtechniken im Stand ! der Technik wohlbekannt sind. Eine gute Zusammenfassung dieser Techniken ist in der Offenlegungsschrift 2 448 535 enthalten. Entsprechend solcher konventioneller Abhebtechniken, können die Schichten 14'' und 22 entfernt werden, in dem die in der Fig. 4 gezeigte Struktur in ein konventionelles Photolacklösungsmittel eingetaucht wird. Konventionelle Photolacklösungsmittel, welche bei solchen Abhebtechniken abgewendet werden können, sind in der Offenlegungachrift 2 448 535 auf der Seite 10, 3.Absatz bis Seite 11, 3.Absatz aufgeführt. Jedoch ist es, um beste Resultate zu erzielen, vorteilhaft» wenn das Abheben so durchgeführt wird, dafl ein Kontakthaftband (contact adhesive tape), wie z.B. das von der 3M Corporation unter dem Handelsnamen Scotch Tape vertriebene Pro-
709881/0674
PI 975 060
dukt, gegen die Metallschicht 22 gepreßt wird, anschließend die Schicht 22 zusammen mit einem Teil des Photolacks abgeschält wird, und schließlich unter Verwendung von üblichen !Lösungsmitteln und Techniken für die Photolackentfernung alle verbliebenen Reste der Photolackmaske 14'' entfernt werden. |
; In der in der Fig. 5 gezeigten Struktur erstrecken sich die Kontakte, wie z.B. der Kontakt 22C zu dem Halbleiterbereich 12, durch die Isolierschicht 13 hindurch und sind dabei lei-
I tend mit einem Metallisierungsmuster, beispielsweise dem mit
der Nummer 22A, verbunden, welches das Metallisierungsmuster i
der ersten Ebene darstellt und durch die Vertiefungen 20 de- !finiert ist, welche ihrerseits durch die ausgedehnten lateralen öffnungen 16A in den Fign. 3 und 4 definiert sind. In der gleichen Weise stellen die metallischen Bereiche 22D Kontakte her und sind gleich ausgedehnt (coextensive) wie die 'Metallisierungsbereiche 22B, welche beispielsweise oft notwendig sind, damit der Strom zu dem Kontakt führende Leitung [eine hinreichend große Leitfähigkeit hat, auf der anderen j Seite aber für den direkten ohmschen Kontakt zu dem Halb- ; leitersubstrat nicht notwendig sind. So können die Bereiche 22B in geeigneter Weise in den Vertiefungen 21 gebildet werden, um von dem Halbleitersubstrat elektrisch isoliert zu sein J
Anhand der Fign. 6 bis 8 wird nun das Verfahren zum Herstellen der Metallisierung der zweiten Ebene und der Durchführungs- !verbindungen durch eine isolierende Trennschicht zu der Me- !
:tallisierung der ersten Ebene besprochen. Auf die in der Fig. 5 gezeigte Struktur wird ganzflächig eine Schicht aus einem elektrisch isolierenden Material 23 mit einer Dicke von etwa 37 0OO 8 aufgebracht. Diese Schicht kann mittels irgendeiner der konventionellen Aufbringtechniken, wie sie zum beispiel in der Offenlegungsschrift 1 764 336 beschrieben sind, d.h. beispielsweise durch chemisches Niederschlagen aus der
709881/0674
FI 975 060
- νί-At
Dampfphase oder durch Kathodenzerstäubung (cathode sputtering) oder durch Hochfrequenzkathodenzerstäubung (RF sputtering), erzeugt werden. Diese Schicht kann aus konventionellen Materialien, wie zum Beispiel Siliciumnitrid, Aluminiumoxid oder Siliciumdioxid, bestehen, bzw. aus solchen Materialien zusammengesetzt sein. Zur Beschreibung der vorliegenden Erfindung wird als Material für diese Schicht Siliciumdioxid gewählt. Aus einer Photolackschicht 24 wird dann eine Photolackmaske 24' erzeugt. Die Bedingungen und die Proportionen sind dabei dieselben wie oben bei der Photolackmaske 14', außer daß die Maske 24' ein Muster von öffnungen 26 hat, weIch^ den Stellen entsprechen, an welchen Durchführungslöcher durch die isolierende Schicht 23 hindurch zu dem darunterliegenden Metallisierungsmuster 22A der ersten Ebene gebildet werden sollen. Als nächstes werden unter Anwendung konventioneller Ätzverfahren, wie sie oben im Zusammenhang mit der Herstellung von Vertiefungen in die Isolierschicht 13 besprochen worden sind, Vertiefungen, wie z.B. die Vertiefung 28 in der Isolierschicht 23 an den Stellen, wo die DurchfUhrungslöcher anschließend erzeugt werden sollen, gebildet. Im Fall, daß die Siliciumdioxidschicht 23 eine Dicke von 37 000 8 hat, erstrecken sich die Vertiefungen 28 vernünftigerweise bis in eine Tiefe von 26 000 8, gerechnet von der Oberfläche der Siliciumdioxidschicht 23.
Anschließend wird unter Anwendung von Verfahrensschritten, die denen ähnlich sind, welche weiter oben im Zusammenhang mit den Fign. 3 und 4 beschrieben worden sind, die in der Fig. gezeigte Struktur erzeugt. Zunächst wird die verbliebene Photolackschicht nocheinmal belichtet und entwickelt, um die lateralen Abmessungen der öffnungen 26 (siehe Fig. 6) zu erweitern, um dadurch eine Photolackmaske 24'· zu erzeugen, welche lateral ausgedehnte öffnungen 26A (siehe Fig. 7) hat. Die Maske 24'' wird in derselben Weise erzeugt, wie die Photo-
709881 /0674
FI 975 060
lackmaske 14''. Dann werden unter Anwendung der Verfahrensschritte, welche oben Im Zusammenhang mit dem Ätzen der SiIiciumdioxidschicht, um die öffnungen 18Ά und die Vertiefungen 20 zu erzeugen (siehe Fig. 3), beschrieben worden sind, die öffnungen 28Ά (siehe Fig. 7) geätzt, um die Durchführungslöcher durch die Siliciumdioxidschicht 23 hindurch und die Vertiefungen 30 zu erzeugen. Die Vertiefungen 30 werden gemäß einem Muster gebildet, welches dem gewünschten Muster für die Metallisierung der zweiten Lage in dem integrierten Schalt+ kreis entspricht. An diesem Punkt wird unter Anwendung der weiter oben im Zusammenhang mit der Aufbringung der Metallisierungsschicht 22 in der Fig. 4 beschriebenen Methoden eine Metallisierungsschicht 32, welche bevorzugt dieselbe Zusammensetzung wie die Schicht 22 hat und etwa 1,2 bis 1,3 pm dick ist, auf der Struktur ganzflächig aufgebracht. Diejenigen Bereiche 32A der Schicht, welche in den Vertiefungen 30 aufgebracht sind, ergeben das Metallisierungsmuster der zweiten Ebene in dem integrierten Schaltkreis, während solche Bereiche 32C, welche in den Durchführungslöchern 28A aufgebracht worden sind, die Durchführungskontakte ergeben, welche das Metallisierungsmuster 32A der zweiten Ebene mit dem Metallisierungsmuster 22A der ersten Ebene verbinden.
Die in Fig. 7 gezeigte Struktur wird dann den oben beschriebenen Abheb-Verfahrensschritten unterworfen, um die verbliebene Photolackmaske 24 zusammen mit der auf ihr liegenden Metallisierung 32 zu entfernen. Das Ergebnis zeigt die Struktur in der Fig. 8. Man ersieht aus der Struktur in der Fig. 8, daß, da das Metallisierungsmuster 22A der ersten Ebene unterhalb der Oberfläche der ersten isolierenden Schicht 13 eingebettet ist und das Metallisierungsmuster 32A der zweiten Ebene unterhalb der Oberfläche der zweiten Isolierschicht 23 eingebettet ist, eine Struktur einer integrierten Schaltung mit vielen Ebenen erzeugt werden kann, welche ηahzu eben ist,
709881/0674
FI _975_O6O
wodurch der weiter oben beschriebene, unerwünschte "Wolkenkratzer" ("skyscraper")-Effekt vermieden wird.
[Es ist natürlich klar, daß für den Fall,daß Metallisierungen der dritten oder sogar von höheren Ebenen gewünscht werden, diese in einer ähnlichen Weise, wie weiter oben beschrieben worden ist, hergestellt werden. Nach der Vollendung der Struktur mit vielen Metallisierungsebenen kann man den integrierten 'Schaltkreis noch weiter isolieren und kontaktieren, wobei !konventionelle, im Stand der Technik bekannte Verfahren angewandt werden. Solche Verfahren sind beispielsweise in der Offenlegungsschrift 1 764 336 beschrieben.
I Zwar ist das vorliegende erfindungsgemäße Verfahren, welches die Bildung einer Vielzahl von Photolackmasken aus einer !einzigen Schicht aus positivem Photolack einschließt, aus Gründen der Anschaulichkeit nur anhand von zwei verschiedenen Masken, welche aus derselben Schicht eines positiven Photolacks erzeugt worden sind, beschrieben worden, es sei aber klargestellt, daß auch mehr als zwei Masken erzeugt werden können, solange jede nachfolgende Maske öffnungen hat, welche größere laterale Abmessungen als diejenigen der vorangegangenen Masken haben.
Obwohl dieses Verfahren der doppelten Photolackmaskenerzeugung im Zusammenhang mit der Bildung von Offnungen und der Metallisierung der ersten Ebene in isolierenden Schichten beschrieben worden ist, so kann es doch.auch bei anderen Fabrikationsverfahren für integrierte Schaltungen benutzt werden, wo doppelte Ätzschritte in Bereichen, die aneinander anstossen, erwünscht sind. Beispielsweise sind, wenn Offnungen durch relativ dicke isolierende Schichten, deren Dicke in der Größen-ordnung von 2 /um oder größer ist, in integrierten Schaltungen erzeugt werden, die Seitenwände (slopes) der
709881/0674
PI 975 060
öffnungen oft zu steil und produzieren Diskontinuitäten
zwischen dem Metall, welches in den Offnungen niedergeschlagen worden ist und dem Metall, welches auf der Oberfläche einer Isolierschicht niedergeschlagen worden ist. Auf diese Weise ergeben sich Unterbrechungen in den elektrischen Verbindungen. Das hier beschriebene erfindungsgemäße Verfahren bietet eine Lösung für dieses Problem. Mittels der oben beschriebenen
Doppel-Ätztechnik, bei der im zweiten Xtzschritt in den Bereichen der Maskenöffnungen, welche beim Ausdehnen der öffnungen entstanden sind, nur teilweise in die Isolierschicht hinuntergeätzt wird, wird an den Seitenwänden jeder öffnung, welche durch die Photolackmaske mit den ausgedehnten lateralen Dimensionen definiert ist, ein mehr allmählicher Abfall erzeugt .
709881 /0674

Claims (1)

  1. PI 975 060
    272394A
    PATENTANSPRÜCHE
    Anordnung aus mindestens einer strukturierten Schicht und einem diese Schicht teilweise bedeckenden und sich im Material von der Schicht unterscheidenden, Muster festgelegter Dicke, dadurch gekennzeichnet, daß die strukturierte Schicht (13) Vertiefungen (20, 21) aufweist, welche sich je bis in mehrere Tiefenniveaus erstrecken können, daß der übergang vom höchsten zum tiefsten Niveau über auf zunehmend tieferen Niveaus liegende Stufen erfolgt, daß das tiefste Niveau mit der unteren Oberfläche der strukturierten Schicht (13) zusammenfällt, d.h. daß diese dort ein durchgehendes Loch (18A) bzw. durchgehende Löcher (18A, 19A) aufweist, und daß die Vertiefungen (20, 21) von dem Muster (22A, 22C, 22D, 22B) mindestens teilweise ausgefüllt sind.
    Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die strukturierte Schicht (13) aus einem isolierenden und das Muster aus einem leitfähigen Material bestehen.
    Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß es sich bei dem leitfähigen Material um ein Metall handelt.
    4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß es sich bei dem Metall um Aluminium oder um eine Aluminium-Kupfer-Silicium-Legierung handelt.
    5. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß es sich bei dem isolierenden Material um SiO- oder Si.N. handelt.
    J 4
    6. Anordnung nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die struk-
    7 09881/0674
    FI 975 060
    turierte Schicht (13) eine Dicke in der Größenordnung von etwa 15 000 Ä hat.
    7. Anordnung nach einem oder mehreren der Ansprüche
    1 bis 6, dadurch gekennzeichnet, daß die unterste strukturierte Schicht (13) auf einem Substrat (10) aufgebracht ist.
    8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß das Substrat (10) aus einem Halbleiterkörper besteht.
    9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß der Halbleiterkörper dotierte Oberflächenbereiche (11, 12) aufweist, die sich in ihrer Dotierung bezüglich der Dotierungsstoffe und/oder deren Konzentrationen von ihrer Umgebung unterscheiden und daß die Löcher (18A, 19A) in der strukturierten Schicht (13) über mindestens einem Teil dieser Oberflächenbereiche (11, 12) gelegen sind.
    10. Anordnung nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß mindestens zwei der strukturierten Schichten (13, 23), welche sich aber in ihren Strukturen unterscheiden, derart aufeinandergestapelt sind, daß die Muster (22A, 22B, 22C, 22D bzw. 32A, 32B, 32C) untereinander in Verbindung stehen.
    11. Anordnung nach Anspruch 10, dadurch gekennzeichnet,
    daß die strukturierten Schichten (13, 23) aus i isolierendem Material bestehen, und die aus leit-
    fähigem Material bestehenden Muster auf den strukturierten Schichten (13, 23) in mindestens zwei Ebenen Leiterzugmuster (22A, 32A) und in den Löchern (18A, 19A,
    709881/0B74
    FI 975 060
    I - 3 -
    28α) einerseits Verbindungen (22C, 22D) zum Substrat (10) und andererseits Verbindungen (32C) zwischen Leiter ζugmustern (22A, 32A) in benachbarten Ebenen bilden.
    >12. Verfahren zum Herstellen einer Anordnung insbesondere
    : nach einem oder mehreren der Ansprüche 1 bis 11, da-
    \ durch gekennzeichnet, daß eine Schicht (13) bereitge-
    j stellt wird, daß auf die Schicht (13) eine Schicht
    (14) aus einem positiven, strahlungsempfindlichen
    j Lack aufgebracht wird, daß in der Schicht (14) durch
    ' selektives Bestrahlen und anschließendes Entwickeln
    eine Maske (14·) erzeugt wird, welche Öffnungen (16, ; 17) gemäß einem gewünschten Muster aufweist, daß i dann in die freiliegenden Bereiche der Schicht (13)
    Vertiefungen (18, 19) geätzt werden, daß dann die ι Verfahrensschritte ab dem Belichten in der angege-' benen Reihenfolge einmal oder mehrmals wiederholt . werden, wobei jeweils so selektiv belichtet wird, ι daß die Öffnungen der Maske, welche belichtet wird, : beim Eintwickeln zur Erzeugung einer Maske (14")» ; welche einem anderen gewünschten Muster entspricht,
    I erweitert werden.
    ί13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß beim Ätzen nach dem Erzeugen der letzten Maske in Bereichen, welche durch die nach Erzeugung der ersten Maske geätzten Vertiefungen (18, 19) definiert sind, die Schicht (13) unter Erzeugung von Löchern (18A, 19A) ganz durchgeätzt wird.
    j 14. Verfahren nach Anspruch 12 oder 13, dadurch gekenn- ! zeichnet, daß nach der Herstellung der Vertiefungen I (20, 21) und gegebenenfalls des Lochs (18A) bzw. der Löcher (18A, 19A) ganzflächig eine Schicht (22)
    709881/0674
    FI 975 060
    27239A4
    aus dem Material, aus dem das Muster (22A, 22C, 22D, 22B) bestehen soll, aufgebracht und anschließend die Lackmaske (14'') und das auf ihr liegende Material abgehoben wird.
    15. Verfahren nach einem oder mehreren der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß die Verfahrensschritte ab dem Bereitstellen der Schicht (13) bis zum Abheben der Lackmaske (14* ') in der oben beschriebenen Reihenfolge ein oder mehrfach wiederholt werden.
    16. Verfahren nach einem oder mehreren der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß zum Entfernen der Maske (14", 24'') und des auf ihr liegenden Materials ein Kontakt-Klebe-Band (contact adhesive tape) mit seiner klebenden Seite auf die Schicht (22, 32) aus dem Material, aus dem das Muster bestehen soll/ aufgebracht wird, daß dann das Klebeband abgezogen wird und schließlich die Reste des dann noch vorhandenen strahlungsempfindlichen Lacks mit einem geeigneten Lösungsmittel entfernt werden.
    17. Verfahren nach einem oder mehreren der Ansprüche
    12 bis 16, dadurch gekennzeichnet, daß die Schicht, (14, 24) aus einem Photolack erzeugt wird.
    18. Verfahren nach einem oder mehreren der Ansprüche 12 bis 17, dadurch gekennzeichnet, daß die Schicht (14, 24) aus dem strahlungsempfindlichen Lack mit einer Dicke in der Größenordnung von 23 000 8 aufgebracht wird.
    19. Verfahren nach einem oder mehreren der Ansprüche
    709881/0674
    PI 975 060
    ί - 5 -
    12 bis 17, dadurch gekennzeichnet, daß die Schicht (13, 23) chemisch geätzt wird.
    20. Verfahren nach einem oder mehreren der Ansprüche
    ' 12 bis 18, dadurch gekennzeichnet, daß die Schicht (13, 23) mittels Hochfrequenzkathodenzerstäubung geätzt wird.
    21. Verfahren nach einem oder mehreren der Ansprüche
    i 12 bis 18, dadurch gekennzeichnet, daß die Schicht (13 , 23) mittels Hochfrequenzkathodenzerstäubung
    ; in der Gegenwart von Ionen eines reaktiven Gases geätzt wird.
    709881 /0674
DE2723944A 1976-06-30 1977-05-27 Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster Expired DE2723944C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/701,068 US4040891A (en) 1976-06-30 1976-06-30 Etching process utilizing the same positive photoresist layer for two etching steps

Publications (2)

Publication Number Publication Date
DE2723944A1 true DE2723944A1 (de) 1978-01-05
DE2723944C2 DE2723944C2 (de) 1985-12-19

Family

ID=24815952

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2723944A Expired DE2723944C2 (de) 1976-06-30 1977-05-27 Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster

Country Status (11)

Country Link
US (1) US4040891A (de)
JP (1) JPS533773A (de)
BE (1) BE855161A (de)
BR (1) BR7704380A (de)
CA (1) CA1095310A (de)
CH (1) CH614070A5 (de)
DE (1) DE2723944C2 (de)
FR (1) FR2357068A1 (de)
GB (1) GB1526638A (de)
IT (1) IT1115668B (de)
NL (1) NL7706107A (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2626516A1 (de) * 1976-06-14 1977-12-22 Siemens Ag Verfahren zum herstellen von lichtleiterstrukturen mit dazwischenliegenden elektroden
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
US4131497A (en) * 1977-07-12 1978-12-26 International Business Machines Corporation Method of manufacturing self-aligned semiconductor devices
US4202914A (en) * 1978-12-29 1980-05-13 International Business Machines Corporation Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
US4251318A (en) * 1979-06-29 1981-02-17 Hutchinson Industrial Corporation Method of making fully etched type-carrier elements
JPS5626450A (en) * 1979-08-13 1981-03-14 Hitachi Ltd Manufacture of semiconductor device
US4251621A (en) * 1979-11-13 1981-02-17 Bell Telephone Laboratories, Incorporated Selective metal etching of two gold alloys on common surface for semiconductor contacts
US4320190A (en) * 1979-12-18 1982-03-16 Ebauches S.A. Method of manufacturing the substrate of an electrochromic display cell
US4307179A (en) * 1980-07-03 1981-12-22 International Business Machines Corporation Planar metal interconnection system and process
US4397079A (en) * 1981-03-30 1983-08-09 International Business Machines Corp. Process for improving the yield of integrated devices including Schottky barrier diodes
US4472240A (en) * 1981-08-21 1984-09-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device
US4377633A (en) * 1981-08-24 1983-03-22 International Business Machines Corporation Methods of simultaneous contact and metal lithography patterning
US4398964A (en) * 1981-12-10 1983-08-16 Signetics Corporation Method of forming ion implants self-aligned with a cut
US4466849A (en) * 1982-02-24 1984-08-21 Ers Engineering Corporation Process for removing adhesive tape
US4508815A (en) * 1983-11-03 1985-04-02 Mostek Corporation Recessed metallization
US5059454A (en) * 1989-04-26 1991-10-22 Flex Products, Inc. Method for making patterned thin film
US4957592A (en) * 1989-12-27 1990-09-18 Xerox Corporation Method of using erodable masks to produce partially etched structures in ODE wafer structures
US5126006A (en) * 1990-10-30 1992-06-30 International Business Machines Corp. Plural level chip masking
US5213916A (en) * 1990-10-30 1993-05-25 International Business Machines Corporation Method of making a gray level mask
US5240878A (en) * 1991-04-26 1993-08-31 International Business Machines Corporation Method for forming patterned films on a substrate
JP2000199827A (ja) * 1998-10-27 2000-07-18 Sony Corp 光導波装置およびその製造方法
US6372647B1 (en) 1999-12-14 2002-04-16 International Business Machines Corporation Via masked line first dual damascene
US6569763B1 (en) * 2002-04-09 2003-05-27 Northrop Grumman Corporation Method to separate a metal film from an insulating film in a semiconductor device using adhesive tape
US20070037386A1 (en) * 2005-08-13 2007-02-15 Williams John L Sloped thin film substrate edges

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3046120A (en) * 1950-10-31 1962-07-24 Azoplate Corp Light-sensitive layers for photomechanical reproduction
US3201239A (en) * 1959-09-04 1965-08-17 Azoplate Corp Etchable reproduction coatings on metal supports
DE1292759B (de) * 1963-08-28 1969-04-17 Itt Ind Gmbh Deutsche Verfahren zum Herstellen einer Zuleitung zu einer diffundierten Halbleiterzone
US3542551A (en) * 1968-07-01 1970-11-24 Trw Semiconductors Inc Method of etching patterns into solid state devices
DE1764336A1 (de) * 1967-05-23 1972-03-23 Ibm Monolithische integrierte Halbleiterstruktur und Verfahren zu ihrer Herstellung
DE2149527A1 (de) * 1970-10-06 1972-04-13 Ibm Positiv-Photolacke
US3868723A (en) * 1973-06-29 1975-02-25 Ibm Integrated circuit structure accommodating via holes
DE2448535A1 (de) * 1973-11-29 1975-06-05 Ibm Verfahren zum niederschlagen eines duennen filmes unter verwendung einer abloesbaren maske
DE2525224A1 (de) * 1974-06-17 1976-01-02 Ibm Verfahren zum herstellen von ebenen oberflaechen bei integrierten schaltungen durch verwendung selektiver photolackmasken

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649393A (en) * 1970-06-12 1972-03-14 Ibm Variable depth etching of film layers using variable exposures of photoresists
US3767397A (en) * 1971-10-21 1973-10-23 Sony Corp Photographic treatment for semiconductor devices or the like
GB1384028A (en) * 1972-08-21 1974-02-12 Hughes Aircraft Co Method of making a semiconductor device
US3853576A (en) * 1973-04-20 1974-12-10 Suburban Screen Print Inc Production of windowed face plates
FR2237311B1 (de) * 1973-07-12 1977-05-13 Ibm France
US3878008A (en) * 1974-02-25 1975-04-15 Us Navy Method of forming high reliability mesa diode

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3046120A (en) * 1950-10-31 1962-07-24 Azoplate Corp Light-sensitive layers for photomechanical reproduction
US3201239A (en) * 1959-09-04 1965-08-17 Azoplate Corp Etchable reproduction coatings on metal supports
DE1292759B (de) * 1963-08-28 1969-04-17 Itt Ind Gmbh Deutsche Verfahren zum Herstellen einer Zuleitung zu einer diffundierten Halbleiterzone
DE1764336A1 (de) * 1967-05-23 1972-03-23 Ibm Monolithische integrierte Halbleiterstruktur und Verfahren zu ihrer Herstellung
US3542551A (en) * 1968-07-01 1970-11-24 Trw Semiconductors Inc Method of etching patterns into solid state devices
DE2149527A1 (de) * 1970-10-06 1972-04-13 Ibm Positiv-Photolacke
US3868723A (en) * 1973-06-29 1975-02-25 Ibm Integrated circuit structure accommodating via holes
DE2448535A1 (de) * 1973-11-29 1975-06-05 Ibm Verfahren zum niederschlagen eines duennen filmes unter verwendung einer abloesbaren maske
DE2525224A1 (de) * 1974-06-17 1976-01-02 Ibm Verfahren zum herstellen von ebenen oberflaechen bei integrierten schaltungen durch verwendung selektiver photolackmasken

Also Published As

Publication number Publication date
BE855161A (fr) 1977-09-16
US4040891A (en) 1977-08-09
FR2357068A1 (fr) 1978-01-27
IT1115668B (it) 1986-02-03
CA1095310A (en) 1981-02-10
JPS5626139B2 (de) 1981-06-17
NL7706107A (nl) 1978-01-03
CH614070A5 (de) 1979-10-31
JPS533773A (en) 1978-01-13
BR7704380A (pt) 1978-04-18
GB1526638A (en) 1978-09-27
FR2357068B1 (de) 1978-11-03
DE2723944C2 (de) 1985-12-19

Similar Documents

Publication Publication Date Title
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
EP0002185B1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE4125221C2 (de)
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE4138842C2 (de) Gateelektrode und Verfahren zu deren Herstellung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
DE2346565A1 (de) Verfahren zur herstellung von mehrlagen-metallisierungen bei integrierten halbleiteranordnungen
DE3933965C2 (de)
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2740757C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3803511C2 (de)
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE19717363C2 (de) Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens
EP0105189B1 (de) Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren
DE60037558T2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einem bipolartransistor und einem kondensator
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
DE2753489A1 (de) Monolithisch integrierte halbleiterschaltung
DE4437963C2 (de) Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8125 Change of the main classification
8126 Change of the secondary classification
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee