DE2753489A1 - Monolithisch integrierte halbleiterschaltung - Google Patents

Monolithisch integrierte halbleiterschaltung

Info

Publication number
DE2753489A1
DE2753489A1 DE19772753489 DE2753489A DE2753489A1 DE 2753489 A1 DE2753489 A1 DE 2753489A1 DE 19772753489 DE19772753489 DE 19772753489 DE 2753489 A DE2753489 A DE 2753489A DE 2753489 A1 DE2753489 A1 DE 2753489A1
Authority
DE
Germany
Prior art keywords
layer
pattern
conductor
metallization
monolithically integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772753489
Other languages
English (en)
Inventor
Homi Gustadji Sarkary
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2753489A1 publication Critical patent/DE2753489A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

2253AJB9
I - 2 -
I Anmelderin: International Business Machines
■ Corporation, Armonk, N.Y. 1O5O4
i ne / sue
Monolithisch integrierte Halbleiterschaltung
Beim Aufbau von integrierten Halbleiterschaltungen in Dünnfilmtechnik, wobei ein passivierender oder isolierender Film oder eine Schicht, z. B. Quarz, durch Zerstäuben über ein erhabenes Muster aus Leiterzügen, dem Metallisierungsmuster, auf einem Substrat abgeschieden wird, folgt der isolierende Film den Konturen des darunterliegenden Metallisierungsmusters, d. h., die isolierende Schicht weist er-'habene Teile oder Erhöhungen auf, die dem Muster entsprechen.
!in dem US-Patent 3 983 022 ist ein Verfahren beschrieben zum Entfernen aller Erhöhungen einer abgeschiedenen isolierenden Schicht, z. B. Quarz, durch erneutes Zerstäuben, um die Oberfläche der Schicht vollständig eben zu machen. Solch eine vollständig ebene Gestaltung der isolierenden Schichten wurde besonders wünschenswert angesehen bei Strukturen, die verschiedene Metallisierungslagen aufweisen, die durch einige Schichten aus isolierendem Material getrennt sind. In solchen mehrschichtigen Strukturen werden die kumulativen Wirkungen der verschiedenen Ebenen mit erhabener Metallisierung auf die letzte Isolierschicht sehr ausgeprägt und unerwünscht, daher ist der Vorteil des vollständigen Einebnens jeder der verschiedenen Isolierschichten zur Vermeidung der kumulativen Gesamtwirkung offensichtlich. Solch eine vollständige Einebnung durch erneutes Zerstäuben ist sehr wirksam. Es ist jedoch sehr zeitraubend. Beispielsweise benötigt man beim Hochfrequenz-Zerstäuben etwa 24 Stunden, um eine übliche Quarzoder Siliziumdioxidschicht vollständig einzuebnen, die über einem Metallisierungsmuster abgeschieden ist, das erhabeme Leitungen mit Breiten in der Größenordnung von 7,5 bis 38 μ aufweist, typischen Werten, die bei hoch integrierten Schaltung^
PI 976 Ο41
809826/0575
- 3 Strukturen vorkommen. i
Das Phänomen des erneuten Zerstäubens 1st allgemein bekannt und schließt In sich das Wiederaussenden von abgeschiedenem ! Isolierenden Material, ζ. Β. Quarz, während dessen Abscheiden durch Zerstäubung aufgrund der begleitenden Wirkungen : der Bombardierung der abgeschiedenen Isolierenden Schicht mit Ionen. Einzelheiten dieses Verfahrens sind In dem US-Patent 3 8Ο4 738 beschrieben.
Während dieses Verfahren bis zu einem gewissen Grade bei der Herstellung integrierter Schaltungen zur Verbesserung der Eigenschaft des durch Zerstäubung abgeschiedenen Filmes angewandt wurde, ist die Verwendung des erneuten Zerstäubens, um eine vollständige Einebnung zu erhalten, sehr begrenzt gewesen wegen des großen Zeitbedarfs, der erforderlich ist, um eine vollständige Einebnung einer isolierenden Schicht zu erreichen, die über einem erhabenen Metallisierungsmuster üblicher Breite abgeschieden wurde. Während ein Übliches erhabenes Metallisierungsmuster Leitungen unterschiedlicher Breite aufweist, verlangen die Anforderungen nach einem niedrigen Widerstand vieler solcher Leitungen eines gegebenen Musters, z. B. der Stromversorgungsleitungen, breite Leitungen und folglich breite erhöhte Teile in dem isolierenden Überzug. Solche breiten Erhöhungen bringen den Zeitfaktor in den Einebnungsschritt hinein, der in vielen Fällen eine vollständige Einebnung unpraktisch macht. Daher ist die Anwendung der vollständigen Einebnung in der Industrie zur Herstellung integrierter Schaltungen recht begrenzt und vielfach versucht man, mit den Erhöhungen der isolierenden Schicht zu leben, die von dem erhabenen Metallisierungsmuster resultieren. Wo nur wenige Metallisierungslagen für eine integrierte Schaltung benötigt werden, kann die akkumulierte Wirkung der Erhöhungen der Isolierschichten geduldet werden.
FI 976 Ο41
8098?6/057$
Unglücklicherweise wurde gefunden, daß auch in den Strukturen , in denen die akkumulierte Wirkung der Erhöhungen der Isolierschicht toleriert werden kann, diese Erhöhungen einen sehr bedeutsamen Nachteil verursachen bei der Bildung eines Durchverbindungsloches durch die Erhöhung der Isolierschicht hindurch zu der darunterliegenden metallischen Leitung. Wenn die Erhöhung in der Isolierschicht chemisch durchgeätzt wird, um ein Durchverbindungslooh in Üblicher Weise vorzusehen, erreicht die geätzte öffnung die Seit· der Metalleitung und sogar ihren Boden, bevor alles Isoliermaterial über der Leitung entfernt 1st. Während der Rest des Isoliermaterials über der Leitung im Durchverbindungsloch entfernt wird, findet der Tunneleffekt durch das Ätzmittel längs der Seite der Metalleitung statt, was zu einem unerwünschten Spalt führt, der einen strukturellen Fehler darstellt und außerdem einen Defekt, über den nachfolgende Ätzschritte für einen Kurzschlußweg durch irgendeine Isolierschicht unter der Metalleitung hindurch zum Halbleitersubstrat sorgen können. Dieser Tunneleffekt ist wahrscheinlich einem Phänomen zuzuschreiben, durch das das Ätzen bevorzugt links der Seite der Leitung erfolgt.
In dem bereite erwähnten US-Patent 3 804 738 1st ein Verfahren zur Bildung einer elektrisch isolierenden Schicht auf dem Substrat für eine integrierte Schaltung beschrieben, die ein erhabenes Leiterzugsmuster, z. B. das Metallislerungsmuster trägt, das auf ihr gebildet wird, das die Schritte der Bildung eines erhabenen Leiterzugsmusters auf dem Substrat umfaßt, bei welchem Leiterzugsmuster zumindest ein Teil schmalere Leiterzüge aufweist als der Rest des Mustere. Über dem Substrat wird eine elektrisch isolierende Schicht abgeschieden, wobei diese Schicht schmalere und breitere erhöhte Teile aufweist, die den darunterliegenden Teilen des Leiterzugsmusters entsprechen. Anschließend wird die Isolierschicht erneut zerstäubt während eines Zeitraumes, der ausreicht, um die schmaleren erhöhten Teile der Schicht bis auf das
FI 976 041
809826/0575
Niveau der nicht erhabenen Teile einzuebnen, der aber nicht ausreicht, um die breiteren erhöhten Teile der Schicht einzuebnen. Bein Ausführen dieses Verfahrens ist das Metallisierungsinus ter so angeordnet, daß die schmaleren Leiterzüge des Musters sich an Stellen befinden, an denen die Durchverbindungslöcher anschließend gebildet werden. Wenn sie daher anschließend durch übliches selektives chemisches Atzen gebildet werden, ist die Isolierschicht, in der die Durchverbindungslöcher zu bilden sind und die vorher eingeebnet wurde, verhältnismäßig flach und nahe bei der darunterliegenden Metallisierungeleitung.
Jedoch bleiben auch bei diesem Verfahren, wenn nicht das Abscheiden (d.h. das Zerstäuben und das erneute Zerstäuben) wahrend eines ausgedehnten Zeitraumes (,dessen Dauer vom wirtschaftlichen Standpunkt aus unerwünscht ist,) ausgeführt wird, Stufen oder Kanten mit Erhebungen mit einer Höhe längs des Leiterzugmusters zurück, die im wesentlichen der Höhe der Leiter entspricht. Dieses Zurückbleiben der isolierenden Schicht (z. B. Quarz) führt zu einem gewiesen Grad su einigen der Probleme des oben beschriebenen Tunneleffektes, wenn das vollständige Entfernen der Isolierschicht versucht wird.
Der Erfindung liegt deshalb die Aufgabe zugrunde, eine monolithisch integrierte Halbleiterschaltung zu schaffen mit Durchverbindungslöchern in den isolierenden Schichten, z. B. Quarz, die Erhebungen entsprechend dem darunterliegenden Leiterzugemuster aufweisen, die frei von Tunneleffekten längs der Seite der Leitersüge 1st, ohne daß dazu die isolierenden Schichten vollständig eingeebnet werden müssen.
Diese Aufgabe wird durch eine monolithisch integrierte Halblei' torschaltung gelöst, die die im Kennzeichen des Anspruchs genannten Merkmale aufweist.
FI 976 041
809826/0575
Im folgenden wird die Erfindung durch die Beschreibung bevorzugter Ausführungsbeispiele In Verbindung mit den Zeichnungen näher erläutert, von denen zeigen:
Flg. 1 einen Teilquerschnitt und die
Flgn. 1Au. 1B Reproduktionen, die die erhaltenen stufenförmigen und/oder Erhöhungen aufweisenden Kanten In den Isolierschichten illustrieren, die über den elektrischen Leitern eines Metallisierungsmusters abgeschieden werden, wie es bei integrierten Schaltungsstrukturen verwendet wird,
Fign. 2A bis 2G perspektivische Teilquerschnitte, die die
verschiedenen Stufen bei der Bildung der Durchverbindungslöcher gemäß der Erfindung erläutern/ wobei die Fig. 2H ein Ausführungs beispiel eines Leiterzuges darstellt,
Fig. 3A bis 3B Reproduktionen von Strukturen, die gemäß
der Erfindung gebildet werden und
Fig. 4 eine schematische Darstellung einer bekannten Zerstäubungsapparatur, die beim Abscheiden von isolierenden Schichten auf Strukturen integrierter Schaltungen benutzt werden kann.
Die in Fig. 1 dargestellte Struktur ist Teil eines HaIbleiterplättchens mit integrierten Schaltungen, die die Wirkung einer Leitung eines Metallisierungsmusters auf eine isolierende Schicht zeigt, die über dem Metallisierungsmuster durch Zerstäubungsverfahren abgeschieden wird. Zur Vereinfachung der Zeichnung sind die Elemente der inte-
FI 976 041
809826/0575
grlerten Schaltung nicht dargestellt worden. Bei ihnen kann ee sich um die üblichen bei der Herstellung integrierter Schaltungsstrukturen verwendeten Bauelemente handeln wie beispielsweise bipolare Transistorstrukturen, Feldeffekttransistoren, Dioden, Widerstände und dergleichen.
Die Struktur kann durch irgendeines der üblichen Verfahren zur Herstellung integrierter Schaltungen erzeugt werden, wie sie beispielsweise in dem US-Patent 3 539 876 beschrieben sind. Auf dem Siliziumsubstrat 10 ist eine obere Schicht aus isolierendem Material 11 gebildet, die aus Siliziumdioxid bestehen kann, das durch thermische Oxidation der Oberfläche des Substrates 10 gebildet werden kann oder durch ein Material, das durch chemisches Aufdampfen oder durch Zerstäuben abgeschieden wird. Zu solchen Materialien gehören Siliziumdioxid, Siliziumnitrit, Mischungen aus Siliziumdioxid und Siliziumnitrit, Aluminiumoxid und dergleichen und die Schicht 11 dient dazu, das Siliziumsubstrat 10 zu passivieren oder zu schützen als auch es von einem Metallisierungsmuster, von dem die Leitungen 12 und 12A ein Teil sind, zu isolieren. Das Metallisierungsmuster wird auf der Schicht 11 durch übliche Verfahren zur Herstellung integrierter Schaltungen gebildet, wie sie beispielsweise in dem US-Patent 3 539 876 beschrieben sind, z. B. durch chemisches Ätzen oder durch Aufstäuben. Das Metallisierungsmuster ist selektiv mit den Bauelementen an der Oberfläche des Substrates 10 durch nicht dargestellte Verbindungen verbunden, die selektiv durch die isolierende Schicht 11 zum Substrat verlaufen. Das Metallisierungsmuster ist durch einen überzug 13 aus isolierendem Material bedeckt, beispielsweise Quarz, das das Metallisierungsmuster schützt und isoliert. Da es notwendig ist, selektiv Zugang zu den Leitungen 12 des Metallisierungsmusters von oben an ausgewählten Stellen zu erhalten, um Kontakte vorzusehen für Verbindungen außerhalb des Halblelterplättchens oder um die Leitungen 12 mit einem zweiten auf der Isolierenden Schicht FI 976 041
809826/0575
13 abzuscheidenden Metallisierungsmuster su verbinden, müssen die Durchverbindungslöcher durch die isolierende Schicht 13 zu den Leitungen 12 geführt werden. Da übliche Abscheidungsverfahren eine Schicht 13 von im wesentlichen gleicher Dicke liefern, wird die Schicht Grate alt Erhöhungen
14 aufweisen, die den darunterliegenden Metallislerungsleitungen 12 entsprechen und den gleichen Verlauf aufweisen. Eine typische Reproduktion dieser Grate ist der in Fig. 1A dargestellte stufenförmige Orat 14A und der in Flg. IB dargestellte spitze Grat 14B. Bisher wurden die Durchverbindungslöcher durch solche Erhebungen hindurch gebildet mit verschiedenen Versuchen, um die obengenannten Abweichungen zu verringern. Ein su bildendes Durchverblttdungsloch ist gestrichelt in der Schicht 13 angedeutet. UbIlohe Verfahren zur Bildung solcher Durchverblhdungslöcher schließen das Definieren der Durchverbindungslöcher mit einen ätzbeständigen Photolack 15, der in Fig. 1 dargestellt 1st, in sich, worauf ein Ätzvorgang mit einen üblichen Xt«mittel für ein isolierendes Material folgt, wie das in den U8-Patent 3 539 876 beschrieben ist, bis die obere Fläche der Metallisierungsleitung 12 durch das Loch freigelegt ist. Bin übliches Ätzmittel 1st gepufferte FIuBslure, wenn die isolierende Schicht 13 aus Siliziumdioxid besteht. Das Metallisierungemuster 12 kann aus irgendeinem üblichen Metall bestehen, das bei der Herstellung integrierter Schaltungen benutzt wird, wie beispielsweise Aluminium, Aliminiumkupferlegierungen, Platin, Palladium, Chrom oder Molybdän.
Da wie vorher erwähnt, die oberste isolierende Schicht (z. B. Quarz) mit Erhöhungen, die den gleichen Verlauf aufweisen wie die erhabenen Leiterzüge, diesen folgt, wenn nicht (aus wirtschaftlicher Sicht) übermäßig lange Zeiten bei der Abscheidung der Schicht durch Zerstäubung angewandt werden, ist die erhaltene Schicht gekennselchnet durch einen Grat 14B, der zentral dem Verlauf der LeltersUge folgt.
FI 976 041
809826/0575
2X53489
Demgemäß bleibt beim Ätzen der Schicht eine Erhöhungen aufweisende Schicht 114, die in Fig. 1 gestrichelt angedeutet ist, zurück, wenn die Metallurgie erreicht wird. Weiteres Ätzen dieser restlichen Schicht hat einen Tunneleffekt zur Folge, der in dem bereits erwähnten US-Patent 3 804 738 beschrieben ist.
Im Gegensatz au früheren Lösungen ist die erfingungsgemäße in der Lage, diese Erhöhungen außer acht zu lassen durch Modifikation des Leiterzugsmusters durch Unterteilen einer Leiterbahn 22 (sieh· Fign.2A-2B) in eine Reihe unterteilter Segmente 22A und 22B, die häufig elektrisch parallel zwischen den restlichen Teilen der Leiterbahn 22 verlaufen. Es sei jedoch bemerkt« daß die unterteilten Segmente die Endteile eines Leiterzuges bilden können in der Form einer Gabelung dee Indes eines Leiterzuges 122 (Fig. 2H) in unterteilte Endsegmente 122A und 122B.
Das Leitersugamuater kann auch eine Reihe von mit Zwischenräumen angeordneten Leiterzugsteilen (Fig. 3C) aufweisen, die eine verlängerte Leiterbahn 222A zur elektrischen Verbindung von unterteilten Leiterzugsteilen oder Inseln 222B.umfassen.
Die ursprüngliche Struktur enthält, wie das in Fig. 2A dargestellt ist, ein Siliziumsubstrat 10, eine Schicht 11, die aus Siliziumdioxid oder Siliziumnitrit bestehen kann, als auch das Metallisierungsmuster. Anschließend wird in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung eine Siliziumdioxidschicht 23, vorzugsweise Quarz, unter Benutzung üblicher Zerstäubungsverfahren und -geräte abgeschieden, um die in Fig. 2B dargestellte Struktur zu erzeugen. Bei diesen Verfahren und Geräten kann es sich zweckraäßigerweise um die für Hochfrequenzzerstäubung üblichen zur Abscheidung von isolierendem Material handeln. Da jedoch die Zerstäubungsverfahren eine teilweise Einebnung in sich schließe», kann es sich bei dem Gerät, daa dazu benutzt wird, um die anfängliche Schicht 23 abzuscheiden, wie «as in Fig. 2B FI J76~Ö41
809826/0575
- ίο -
dargestellt ist, um eine übliche Zerstäubungeapparatur handeln, wie sie vorher erwähnt wurde und nachfolgend genauer beschrieben wird.
Wenn diese Zerstäubungsapparatur für das anfängliche Abscheiden der Schicht 23 benutzt wird, kann sie so einjustiert werden, daß eine im wesentlichen gesteuerte WiederausSendung oder Entfernung von Material der abgeschiedenen Schicht vorliegt und der Zyklus in der Hauptsache einer für die Abscheidung ist.
Als nächstes wird unter Verwendung einer üblichen Zerstäubungsapparatur, bei der es sich zweckmäßigerweise um ein« Hochfrequenz-Zerstäubungsapparatur, wie sie in Fig. 4 dargestellt ist, handelt, deren Wirkungsweise später genauer beschrieben wird, die isolierende Schicht 23 aufgestäubt bei einem Aufstäubungekoeffizienten von 0,5 bis 0,75, d. h. die endgültige Abscheidungsgeschwindigkeit für das isolierende Material auf der Schicht 23 beträgt etwa 125 S/min bis 300 S/min. Während des Abscheidens (Wiederzerstäubene) beginnt die Schicht, wenn sich die normale Erhöhung auebildet, sich von den Kanten her einwärts zu verschmälern. Fig. 1A zeigt die Struktur in einem Zwischenstadium während des erneuten Zerstäuben·, in dem die Erhöhungen als stufenförmige Grate 14A über den Leiterteilen 22A und 22B gekennzeichnet sind.
Nach der Beendigung des Zerstäubens erhält man, wie das 'in Fig. 2B dargestellt ist, eine im wesentlichen ebene Struktür, in der die normale Erhebung im wesentlichen eliminiert ist, die aber noch durch einen spitzen Grat 14B über den schmaleren Teilen der Metallisierungsleitung 22A und 22B gekennzeichnet ist.
FI 976 041
803821/05Ti
225 3A8
Wie das früher erwähnt wurde, schließt das Zerstäubungsverfahren das gleichzeitige Abscheiden und Entfernen des Schichtmateriales (z. B. Quarz) mit einer Geschwindigkeit in sich, die durch einen ZeretHubungskoeffizienten gekennzeichnet ist, der die Geschwindigkeit des Abscheidet» des Materials relativ zu der Geschwindigkeit seiner Entfernung definiert· Für diesen Zweck kann der gleiche übliche Hochfrequenz-Zerstäubungsapparat, wie er In Fig. 4 dargestellt ist, für diesen gleichzeitigen Prozeß benutzt werden. Um jedoch die Abscheidung und erneute Zerstäubung gleichzeitig durchzuführen, muß der Apparat so justiert werden, daß die Geschwindigkeit der Abscheidung der Schicht 23 die Geschwindigkeit der ff lederausSendung von der Schicht 23 als Ergebnis des erneuten Zerstäubens überschreitet. Dies sorgt für das allmähliche Ausbilden der Schicht 23 in der Zwischenstruktur mit einem stufenförmigen Grat 14A und dem in Fig. 1B dargestellten spitzen Grat 14B. Die Struktur in diesem Zwischenstadium ist in Fig. 3A dargestellt, wo schmale Erhöhungen in der Form des spitzen Grates 14A in der Schicht markiert sind· Das erneute Zerstäuben wird mit der gleichen Geschwindigkeit fortgesetzt, bis die in Fig. 1B dargestellte Struktur mit einem modifizierten Grat in der Form des spitzen Grates 14B, der in Fig» 1B dargestellt ist, erhalten wird.
VJie vorher erwähnt, kann die in Fig. 4 dargestellte Appa- , ratur nach dem Stand der Technik für das teilweise Einebnen benutzt werden. Diese Apparatur in einer Veröffentlichung mit dem Titel "Power Networks for Substrate" von R. F. Anyang et al. im IBM Technical Disclosure Bulletin, September 1971 auf der Seite 1032 beschrieben. Das dargestellte Hochfrequenz-Zerstäubungssystem besitzt eine Schaltung zur Teij· lung der Energie für ein Hochfrequenzsystern mit unabhängigen Steuerungen für die Energie zur erneuten Zerstäubung und für die elektrische Phase zwischen der Kathode und dem Halter
FI 976 041
809826/0575
für die Halbleiterscheibe. Kurz gesagt liefert der Hochfrequenzgenerator 50 Energie zu der Zielelektrode 51, die ein Ziel 54 aus Siliziumdioxidmaterial trägt, das auf den integrierte Schaltungen enthaltenden Halbleiterscheiben 53 abgeschieden werden soll, die von der Elektrode 52 getragen v/erden. Die Elektroden und die Trägers tr uk türen sind in "*" einer üblichen Vakuumkammer 55 enthalten. Das obere Anpassungsnetzwerk 56 enthält einen Koppelkondensator 57, dessen Kapazitätswert 50 bis 250 pF beträgt, was ein kontinuierliches Regeln der Energieverteilung ermöglicht. Die die Halbleiterscheibe tragende Elektrode 52 wird über ein angepasstes 50 Ohm-Übertragungskabel 58 gespeist. Das untere Anpassungsnetzwerk 59 paßt somit die Eingangsimpedanz der Elektrode 52 an eine 50 Ohm-Last an, so daß das Kabel 58 als Verzögerungsleitung wirkt. Die elektrische Phase zwischen der Elektrode 51 und der Elektrode 52 wird für die ausgewählte optimale Zerstäubungsbedingung durch Auswahl einer geeigneten Länge für das Kabel 58 reguliert. Da das Kabel angepaßt ist, wird die Wirkung des erneuten Zerstäubens leicht überwacht durch Leistungsmeßgeräte 60 und 61 für die zugeführte und reflektierte Leistung als auch durch Steuern der Gleichstromvorspannung der Substratelektrode 52. Die Apparatur nach Fig. 4 ist im Effekt ein gespeistes Substratsystem mit einer 3-Elektrodenanordnung, bei der die Kammerwände die dritte, geerdete Elektrode darstellen. Folglich müssen die Substrathalter isoliert werden. Eine Abschirmung sollte benutzt werden, um das Zerstäuben unerwünschten Materials des Substrathalters zu vermeiden. Demgemäß werden die Halbleiterscheiben auf eine dicke Quarzplatte 62 gesetzt, die die Fläche der Elektrode 52 bedeckt. Das gespeiste Substratsystem arbeitet daher in "ungeerdeter Betriebsart". Die Apparatur nach Fig. 4 kann unter folgenden Bedingungen betrieben werden: gesamte Leistung 3,0 bis 3,5 KW; Leistung an der Elektrode 51 etwa 3,0 KW; an der Elektrode 52 etwa 0,5 KW; Argondruck in der Kammer etwa 25 Mikrobar; Länge
FI 976 041
8098?6/0B75
der Verzögerungsleitung etwa 1 mj Elektrodenabstand etwa 2,5 ob bis 50 cm} Koeffizient für das erneute Zerstäuben etwa 0,6, was eine Abscheidungsrate von 150 bis 200 S/min ergibt. Unter den beschriebenen Arbeitsbedingungen und bei Benutzung eines Metallisierungssysteme, bei dem die Dicke der Metallisierungsleitungen 10.000 8 beträgt und die 200/1 breit sind und bei dem die endgültige Dicke der Hauptteile der Quarsschicht 23 etwa 24.000 & betagt, erhält man einen restlichen Grat 14B von etwa 4.000 & auf den Leiterbahnen.
Als nächstes wird unter Verwendung üblicher photolithographischer selektiver Ätzverfahren, wie sie in dem US-Patent 3 539 876 beschrieben sind, eine Photolackschicht 26 über der Quarzschicht 23 gebildet, mit Öffnungen 27, die den zu bildenden DurchVerbindungslöcherη (Fig. 2C) entspricht. Im Gegensatz zu bekannten Verfahren wird die öffnung 27 (durch die Photolackschicht 26) zwischen den stufenförmigen Graten 14B (Fig. 2C) in Ausrichtung mit dem Abstand 114 zwischen den Leiterteilen begrenzt. Als nächstes wird unter Benutzung eines üblichen chemischen Ätzmittels für Quarz wie gepufferte Flußsäure ein Durchverbindungsloch 28 geätzt bis zur oberen Fläche der schmalen Metalleitung 22, um die Oberflächensegmente 222 jedes Leitertelies 143 freizulegen, um die in Fig. 2D dargestellte Struktur zu erzeugen. Nach dem Entfernen der Photolackschicht ist die erhaltene und in Fig. 2E dargestellte Struktur bereit zur Aufnahme eines in einer höheren Ebene verlaufenden Metallisierungsmusters.
In der in den Fign. 3A und 3B reproduzierten Struktur sind die Leiterteile 22A und 22B jeder 3,8 u breit und 10.000 & hoch, wobei der Abstand zwischen ihnen 3,8/α beträgt. Auch die Quarzgrate 14B sind etwa 7,6 u von einander entfernt bei einer Gesarathöhe von etwa 14.000 8 über den Leiterteilen 22A und 22B. Das Durchverbindungsloch 28 besitzt einen konkaven Querschnitt und wird durch photolitho-FI 976 041
809826/0575
graphische Verfahren erzeugt. Sein oberer Durchmesser beiträgt etwa 7,6 yu und sein unterer etwa 5,5 yu.
Als nächstes wird, wie in Fig. 2F dargestellt, eine geeig-
jnete Metallisierung 30 in dem Durchverbindungsloch 28 abgeschieden. Die spezielle dargestellte Metallisierung 30
enthält ein Kontaktglied (,das eine Verlängerung eines (nicht !gezeigten) metallischen Musters bilden kann, das eine andere Metallisierungsebene auf der Oberfläche der Schicht 23 darstellt). Die Metallurgie (für das Leiterzugsmuster der höheren Ebene) wird normalerweise als eine kontinuierliche Schicht Ober der Quarzschicht 23 gebildet, die sich in die Durchverbindungslöcher 28 in Kontakt mit den Seitenwandungen und den freigelegten Oberflächensegmenten 222 der Leiterteile 22A und 22B erstreckt, zwischen denen elektrische Kontinuität besteht, und unter Außerachtlassen der restlichen Quarzschicht, die auf den übrigen seitlichen Segmenten der Leiterteile 22A und 22B zurückbleibt und spitze Grate von Quarz einschließen kann (vergleiche Fign. 3A und 3B). Die Metallschicht kann dann durch übliche photolithographische Verfahren in das gewünschte Leiterzugsmuster verwandelt werden. Das für die Metallisierungen 30 und 31 benutzte Metall kann irgendeines der Metalle sein, die vorher als nützlich für die Metallisierungsleitungen 20 und 22 beschrieben wurden. Eine zusätzliche Schicht 32 eines isolierenden Materials, wie z. B. Siliziumdioxid oder Siliziumnitrit, wird über der Schicht 23 und der Metallisierung abgeschieden.
FI 976 041
809826/0575

Claims (1)

  1. PATENTANSPRÜCHE
    Monolithisch integrierte Halbleiterschaltung, bei der die Schaltungselemente von einer dielektrischen Schicht bedeckt sind» auf der sich ein mit den Schaltungselementen verbundenes Leiterzugsmuster befindet, dadurch gekennzeichnet, daß die Leiterzüge (22; Fig. 2A) in vorgegebenen Bereichen des Musters in eine Reihe von parallel verlaufenden und elektrisch parallel geschalteten Segmenten (22A, 22B) unterteilt sind, daß eine weitere dielektrische Schicht (13} Fig. 1) das Leiterzugsmuster bedeckt, in der Durchverbindungslöcher (28} Fig. 2H) angeordnet sind, die mit den Lücken zwischen benachbarten Segmenten ausgerichtet sind, und daß ein zweites Leiterzugsmuster auf der weiteren dielektrischen Schicht vorgesehen ist, das über die metallgefullten Durchverbindungslöcher mit den Segmenten des ersten Leiterzugsmusters verbunden ist.
    Monolithisch integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das erste Leiterzugsmuster aus Aluminium besteht.
    Monolithisch integrierte Halbleiterschaltung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die zweite dielektrische Schicht aus Quarz besteht.
    Monolithisch integrierte Halbleiterschaltung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß das zweite Leiterzugsmuster aus Aluminium besteht.
    FI 976 O41
    809826/0575
DE19772753489 1976-12-22 1977-12-01 Monolithisch integrierte halbleiterschaltung Withdrawn DE2753489A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/753,240 US4109275A (en) 1976-12-22 1976-12-22 Interconnection of integrated circuit metallization

Publications (1)

Publication Number Publication Date
DE2753489A1 true DE2753489A1 (de) 1978-06-29

Family

ID=25029785

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772753489 Withdrawn DE2753489A1 (de) 1976-12-22 1977-12-01 Monolithisch integrierte halbleiterschaltung

Country Status (5)

Country Link
US (1) US4109275A (de)
JP (1) JPS5378792A (de)
DE (1) DE2753489A1 (de)
FR (1) FR2375719A1 (de)
GB (1) GB1591264A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584422A (zh) * 2019-02-18 2020-08-25 英飞凌科技股份有限公司 半导体装置及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7700420A (nl) * 1977-01-17 1978-07-19 Philips Nv Halfgeleiderinrichting en werkwijze ter ver- vaardiging daarvan.
JPS561579A (en) * 1979-06-18 1981-01-09 Shunpei Yamazaki Semiconductor device
JPS5772349A (en) * 1980-10-23 1982-05-06 Nec Corp Semiconductor integrated circuit device
DE3206413A1 (de) * 1982-02-23 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von aus silizium oder aus siliziden hochschmelzender metalle bestehenden schichten unter verwendung einer planar-magnetron-zerstaeubungsanlage
US4761386A (en) * 1984-10-22 1988-08-02 National Semiconductor Corporation Method of fabricating conductive non-metallic self-passivating non-corrodable IC bonding pads
US4622576A (en) * 1984-10-22 1986-11-11 National Semiconductor Corporation Conductive non-metallic self-passivating non-corrodable IC bonding pads
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
KR100562308B1 (ko) * 2004-12-15 2006-03-22 동부아남반도체 주식회사 반도체소자의 콘택홀 형성방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3303071A (en) * 1964-10-27 1967-02-07 Bell Telephone Labor Inc Fabrication of a semiconductive device with closely spaced electrodes
US3390308A (en) * 1966-03-31 1968-06-25 Itt Multiple chip integrated circuit assembly
US3483096A (en) * 1968-04-25 1969-12-09 Avco Corp Process for making an indium antimonide infrared detector contact
US3577036A (en) * 1969-05-05 1971-05-04 Ibm Method and means for interconnecting conductors on different metalization pattern levels on monolithically fabricated integrated circuit chips
US3823349A (en) * 1970-01-22 1974-07-09 Ibm Interconnection metallurgy system for semiconductor devices
JPS5145438B1 (de) * 1971-06-25 1976-12-03
US3751292A (en) * 1971-08-20 1973-08-07 Motorola Inc Multilayer metallization system
US4000502A (en) * 1973-11-05 1976-12-28 General Dynamics Corporation Solid state radiation detector and process
US4023197A (en) * 1974-04-15 1977-05-10 Ibm Corporation Integrated circuit chip carrier and method for forming the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584422A (zh) * 2019-02-18 2020-08-25 英飞凌科技股份有限公司 半导体装置及其制造方法
US11688712B2 (en) 2019-02-18 2023-06-27 Infineon Technologies Ag Semiconductor arrangement and method for producing the same
CN111584422B (zh) * 2019-02-18 2023-10-24 英飞凌科技股份有限公司 半导体装置及其制造方法
US11955450B2 (en) 2019-02-18 2024-04-09 Infineon Technologies Ag Method for producing a semiconductor arrangement

Also Published As

Publication number Publication date
GB1591264A (en) 1981-06-17
FR2375719A1 (fr) 1978-07-21
US4109275A (en) 1978-08-22
JPS5378792A (en) 1978-07-12
FR2375719B1 (de) 1980-08-22

Similar Documents

Publication Publication Date Title
EP0008359B1 (de) Verfahren zum Herstellen einer Dünnfilmstruktur
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE3689371T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung einschliesslich der Formierung einer vielschichtigen Interkonnektionsschicht.
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE69222586T2 (de) Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung
DE69218664T2 (de) Herstellungsverfahren von einer Mehrschichtleiterbahn-Struktur über einer Halbleiteranordung
EP0002185B1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE3339957C2 (de)
DE10006964C2 (de) Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
DE68923305T2 (de) Elektrische Leitungen für elektronische Bauelemente.
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE69112171T2 (de) Feldemissionseinrichtung und Herstellungsverfahren.
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
DE69317940T2 (de) Halbleiterbauelement mit Kondensator
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE4306322C2 (de) Verfahren zum Herstellen einer Leiterschichtverbindungsstruktur und Leiterschichtverbindungsstruktur
DE2709933C2 (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten
DE2746778A1 (de) Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen
DE60124704T2 (de) Verfahren zur musterbildung
DE3803511C2 (de)
DE3043289A1 (de) Herstellungverfahren fuer eine halbleitereinrichtung
DE69819023T2 (de) Methode, eine leitende schicht zu ätzen
DE2713532A1 (de) Verfahren zur herstellung von ober- und unterhalb einer erdungsebene, die sich auf einer seite eines substrats befindet, verlaufenden verdrahtungen
DE3650077T2 (de) Metallisches Verbindungssystem mit einer ebenen Fläche.

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee