DE2746778A1 - Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen - Google Patents

Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen

Info

Publication number
DE2746778A1
DE2746778A1 DE19772746778 DE2746778A DE2746778A1 DE 2746778 A1 DE2746778 A1 DE 2746778A1 DE 19772746778 DE19772746778 DE 19772746778 DE 2746778 A DE2746778 A DE 2746778A DE 2746778 A1 DE2746778 A1 DE 2746778A1
Authority
DE
Germany
Prior art keywords
layer
mask
insulation layer
cable runs
cover layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772746778
Other languages
English (en)
Inventor
Vivan Ruth Corbin
James Edward Hitchner
Bisweswar Patnaik
Chung-Yu Ting
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2746778A1 publication Critical patent/DE2746778A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Description

Anmelderin: International Business Machines
Corporation, Arroonk, N.Y. 10504 gg/bm
Verfahren zur Herstellung von Mehrlagen-Leitungssystemen für integrierte Halbleiteranordnungen
Die Erfindung betrifft ein Verfahren zur Herstellung von Mehrlagen-Leitungssystemen für integrierte Halbleiteranordnungen , wobei Verbindungslöcher in einer ein Leitungsmuster tragendes Substrat bedeckenden Isolationsschicht erzeugt werden.
Durch die in der modernen Halbleitertechnologie erzielten Fortschritte besteht die Möglichkeit, auf einem einzelnen Halbleiterchip eine immer größer werdende Anzahl von Bauelementen und Schaltungen zu integrieren. Das hat zur Folge, daß die Miniaturisierung sowohl der Halbleiterbauelemente als auch des Leitungssystems, über das die einzelnen Bauelemente innerhalb des Chips zu Schaltungen verbunden werden, weiter erhöht werden muß. Die Miniaturisierung bewirkt eine Kostensenkung und eine Erhöhung der erzielbaren Funktionstüchtigkeit der integrierten Anordnungen, es werden jedoch immer höhere Ansprüche an die Herstellungsverfahren gestellt, insbesondere was die photolithographischen Techniken und die Ätztechnik zur Herstellung des Leitungssystems betrifft.
Beim Entwurf integrierter Logik- und Speicherschaltungen werden beispielsweise tausende von dotierten Halbleiterzonen in einem Halbleiterchip integriert. Diese Zonen bilden Transistoren, Dioden, Widerstände und weitere Bauelemente, die dann über ein auf das Halbleiterchip aufgebrachtes Leitungssystem miteinander verbunden werden. Dieses Leitungssystem auf dem Halbleiterchip ist äußerst komplex und besteht normalerweise aus zwei'oder drei getrennten Lagen von Leitungsmustern in Dünnschichttechnik. Die einzelnen Lagen sind
FI 976 O34 8098 18/07 47
jeweils durch eine Schicht aus Isolationsmaterial voneinander getrennt. Dabei verbindet das Leitungsmuster der ersten Lage auf den Chip die Bauelemente zu den gewünschten Schaltungen und liefert gleichzeitig die Verbindungen zwischen den einzelnen Schaltungen. Bei den in Betracht gezogenen Logik- und Speicherschaltungen besteht die erste Lage gewöhnlich aus parallelen Leitungszügen. Das zweite Leitungsmuster in einer zweiten Lage stellt die erforderlichen weiteren Bindungen zwischen den einzelnen Schaltungen her und führt zu den erforderlichen Eingangs- und Ausgangsanschlüssen. Die zweite Lage besteht wiederum aus parallel angeordneten Leitungszügen, die aber zu den Leitungszügen der ersten Lage senkrecht verlaufen. Bei bestimmten Anwendungen sind dritte und sogar vierte Lagen von Leitungsmustern erforderlich, über die beispielsweise die Stromversorgung und Ein- und Ausgangsverbindungen hergestellt werden.
Die die Bauelemente bildenden Halbleiterzonen nehmen im Halbleitertyp eine wesentlich geringere Fläche ein als insgesamt zur Verfügung steht. Diese das Leitungssystem erforderliche Fläche auf den Halbleiterchip stellt dabei den begrenzenden Faktor dar und bestimmt, wieviele Schaltungen auf einem Chip unterzubringen sind.
Beim gegenwärtigen Stand der Technologie wird die untere Grenze der Breite der Leiterzüge in erster Linie durch die Möglichkeiten der Photolithographie festgelegt. Die Breiten jder Leiterzüge liegen gegenwärtig in der Größenordnung von drei bis vier \aa, wobei die Zwischenräume zwischen einzelnen Leiterzügen ebenfalls in dieser Größenordnung anzunehmen sind. Mit den bekannten Methoden hergestellte Mehrlagen-Leitungssysteme sind jedoch noch strengeren Anforderungen unterworfen. Es ist erforderlich, in die Isolationsschicht zwischen zwei Lagen von Leitungszügen Verbindungslöcher zu ätzen, über die dann eine leitende Querverbindung herstellbar ist. Das übliche
Fi 976 034 8 0 9 8 1 8 / 0 7 A 7
Verfahren zur Herstellung dieser leitenden Querverbindungen besteht darin, daß auf die erste Lage von Leitungszügen, die auf einein Substrat angeordnet ist, eine beispielsweise aus Siliciumdioxid bestehende Isolationsschicht aufgebracht wird. Gewöhnlich geschieht dies auf pyrolytischem Wege, geeigneter ist jedoch ein Zerstäubungsverfahren, wie es beispielsweise im US-Patent 3 983 022 beschrieben ist. Anschließend wird eine Photolackschicht aufgebracht, belichtet und entwickelt, so daß über der Isolationsschicht eine Maske gebildet wird, die an den für Querverbindungen vorgesehenen Stellen Maskenfenster aufweist. Im Bereich dieser Maskenfenster wird die Isolationsschicht durch Ätzen entfernt, wobei die Verbindungslöcher zu den Leitungszügen der ersten Lage entstehen. Anschließend wird eine zweite Lage von Leitungszügen aufgebracht, die im Bereich der Verbindungslöcher die gewünschten Querverbindungen herstellen.
Einen kritischen Schritt in diesem Prozeß stellt die Ausrichtung der Photolackmaske auf die erste Lage von Leitungszügen dar. Fehlausrichtungen der Maske können zur Folge haben, daß das isolierende Substrat neben der Isolationsschicht geätzt wird, was man gewöhnlich als Oberätzen bezeichnet. Das Uberätzen kann außerdem zur Folge haben, daß die Isolationsschicht zwischen den Leiterzügen entfernt wird. Um diese Folgen zu verhindern, verbreitert man die Leitungszüge an den Stellen, an denen eine Querverbindung herzustellen ist. Die dadurch entstehenden Leiterflecken verhindern das Uberätzen, sie erhöhen jedoch auch die für das Leitungssystem erforderliche Chipfläche.
Gewöhnlich ist die Möglichkeit vorzusehen, zwei leitende Querverbindungen sich gegenüberliegend in zwei parallelen Leiterzügen zu verwirklichen. Die photolithographische Maskierungs- und Ätztechnik macht es erforderlich, daß der Durchmesser eines Verbindungsloches an der Oberfläche der
Fi 976 034 8098 18/07 47
Isolationsschicht mindestens 6 μΐη beträgt. Ein üblicher Leiterfleck, der zwei Lagen von Leitzügen miteinander verbindet, muß das Verbindungsloch überlappen und somit einen Durchmesser von mindestens etwa 10 um aufweisen, da sonst scharfe, nach oben gerichtete Kanten entstehen, die die Maske zerstören. Außerdem wäre es schwierig, auf einem derartigen Leiterfleck eine Metall- oder Isolationsschicht aufzubringen. Das bedeutet aber, daß die Leiterflecken einen Durchmesser von mindestens 16 um haben müssen. Da benachbarte Leiterflecken mindestens 5 pm voneinander entfernt sein müssen, beträgt der Mindestabstand zwischen zwei parallelen, benachbarten Leitungszügen, gemessen von Mitte zu Mitte, etwa 21 um. Dieser Abstand könnte in einer idealen Struktur, d.h., in einer Struktur, bei der keine Leiterflecken über den Verbindungslöchern erforderlich sind, etwa 11 um. Außerdem könnten die Querverbindungen ebenso breit oder etwas breiter als die Leiterzüge sein, die sie miteinander verbinden .
Eine Lösung dieser Problerne ist bereits im US-Patent 3 844 angegeben. Dabei werden Isolationsschichten unterschiedlicher Ätzcharakteristik verwendet, so daß ein Ätzmittel, das die eine Isolationsschicht ätzt, die andere Isolationsschicht nicht nennenswert angreift. Dieses bekannte Verfahren erfordert jedoch mehr und kompliziertere Verfahrensschritte als das übliche Verfahren.
Ein weiteres, aus dem US-Patent 3 804 738 bekanntes Verfahren besteht darin, die auf die schmalen Leitungszüge durch Zerstäubung aufgebrachte Isolationsschicht einzuebnen und dann die Verbindungslöcher zu den Leitungszügen zu ätzen. Obwohl bei dieser Methode die Zuverlässigkeitsprobleme vermindert werden, hat sie den Nachteil, daß der Einebnungsprozeß zeitaufwendig ist und daß normalerweise eine gewisse Überätzung ι
[erforderlich ist, um Fehlausrichtungen der Maske zu kompen-
034 809818/0747
Es ist die der Erfindung zugrundeliegende Aufgabe, ein vereinfachtes Verfahren zur Herstellung von Mehrlagen-Leitungssystemen anzugeben, das im Bereich der zu bildenden Verbindungslöcher keine Überlappungen erforderlich macht, das insbesondere die automatisch selbstausrichtende Bildung der Verbindungslöcher gewährleistet und damit außerordentlich platzsparend ist.
Die erfindungsgemäße Lösung dieser Aufgabe ist in den Ansprüchen niedergelegt. Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels näher erläutert.
Es zeigen:
Fign. 1A schematische Schnittansichten einer nach dem bis 1G erfindungsgemäßen Verfahren hergestellten
Struktur und
Fign. 2A entsprechende Ansichten einer nach dem bis 2G erfindungsgemäßen Verfahren hergestellten
Struktur, wobei eine Fehlausrichtung der Photolackmaske angenommen ist.
Zunächst sei die Fig. 1A betrachtet. Die scheraatische Schnittansicht zeigt dünne metallische Schichten 6 und 7 einer Dicke von etwa 1 Mikron, die auf ein isolierendes Substrat 2 aufgebracht und mit einer dielektrischen Isolationsschicht 4 einer Dicke von beispielsweise etwa 2 bis 2,5 Mikron abgedeckt sind. Die metallischen Schichten 6 und 7 bilden Leitungszüge einer ersten Lage eines Leitungsmusters, das üblicherweise durch das Substrat 2 hindurch leitende Verbindungen zu dotierten Zonen innerhalb eines nicht dargestellten Halbleiterchips aufweist. Die Leitungszüge 6 und 7 sind mit anderen Leitungszügen in diesem Leitungsmuster der ersten Lage verbunden und bilden so die elektrische Zwischenverbindung zwisehen
Fi 976 034 8 0 9 8 18/0747
Die Anordnung derartiger Leitungsmuster ist in der integrierten Halbleitertechnik weit verbreitet.
Ein Verfahren zum Aufbringen der Leitungszüge 6 und 7 auf einem Substrat 2 ist beispielsweise im US-Patent 3 873 361 beschrieben. Eine Reihe anderer bekannter, gängiger Verfahren sind
selbstverständlich ebenfalls geeignet. Ein im Rahmen der vorliegenden Erfindung bevorzugtes Verfahren ist beispielsweise in der DT-OS 26 17 914 beschrieben. Dieses Verfahren beinhaltet das Aufbringen einer ersten organischen, polymeren
Maskierungsschicht auf dem Substrat 2, das dann zur Verbesserung der Adhäsion und der thermischen Stabilität einem Wärmezyklus unterworfen wird. Anschließend wird eine Polydimethylsiloxan-Harζschicht, bei der Si-O-Bindungen im Vergleich zu
Si-CH3-Bindungen vorherrschen, auf die polymere Schicht aufgesponnen. Auf diese Lackschicht wird eine zweite, beispielsweise aus einer Elektronenstrahl- oder Photolack bestehende
Maskierungsschicht aufgebracht. In dieser Maskierungsschicht wird in üblicher Weise das gewünschte Maskenmuster erzeugt,
so daß entsprechende Bereiche der Lackschicht freigelegt werden, über diese zweite Maske werden in der Lackschicht entsprechende Fenster freigeätzt. In einem weiteren Ätzprozeß werden im
Bereich dieser Fenster entsprechende Fenster in der ersten
Maske freigeätzt. Ober der ersten Maske wird nun eine durchgehende Metallschicht aufgebracht. Anschließend wird die
erste Maske entfernt, wobei Teile der Metallschicht, die
{auf der verbliebenen Lackschicht verlaufen, abgehoben werden. Durch Überätzen der ersten Maske erhält man überhängende Fenster in der darüberliegenden Harzschicht, was das Abheben der licht benötigten Teile der Metallschicht erleichtert. Auf
iiese Weise erhält man die Leitungszüge 6 und 7.
Die Leitungszüge 6 und 7 bestehen vorzugsweise aus Aluminium, Vluminium-Kupferverbindungen oder Aluminium-Kupfer-Silicium. i ändere leitende Materialien sind ebenfalls brauchbar.
Fi 976 034 8 0 9 8 18/0747
Die Isolationsschicht 4 besteht vorzugsweise aus Glas, das in einem konventionellen Zerstäubungsverfahren aufgebracht, wobei sie sich topologisch dem Leitungsmuster auf dem Substrat anpaßt. Es bilden sich also Erhebungen 3 und 5 über den Leitungszügen 7 und 6 und diese Erhebungen weisen eine Dicke auf/ die der Dicke der Leitungszüge entspricht. Die Bildung dieser Erhebungen ist für das erfindungsgemäße Verfahren von wesentlicher Bedeutung. Wird die beispielsweise aus Glas bestehende Isolationsschicht nicht durch Zerstäubung aufgebracht, sondern aufgedampft, so sind diese Erhebungen weniger ausgeprägt. Das Aufdampfverfahren ist also unter Umständen weniger für das erfindungsgemäße Verfahren brauchbar. In den in den Fign. dargestellten Strukturen ist die Breite der Erhebungen geringer als die Breite der entsprechenden Leitungsstreifen. Diese Konfiguration erhält man als Folge eines Rückzerstäubungsverfahrens, wie es bereits in dem US-Patent 3 983 022 beschrieben ist. Diese Verringerung der Breite der Erhebungen durch Rückzerstäuben der Isolationsschicht erweist sich als vorteilhaft, da dadurch eine genauere Kontrolle der Ausdehnung der anschließend gebildeten Verbindungslöcher gewährleistet wird.
Die obere Oberfläche der Erhebungen 3 und 5 muß nicht unbedingt flach verlaufen, sie kann auch eine Kucke bilden, was wiederum durch Rückzerstäuben erreicht werden kann.
Es ist nicht erforderlich, daß die Höhe der Erhebungen gleich der Dicke der Leitungszüge 6 und 7 ist. Es hat sich gezeigt, daß sich nach dem erfindungsgemäßen Verfahren auch Verbindungslöcher herstellen lassen, wenn die Höhe der Erhebungen geringer als 0,5 um ist.
Nach dem Aufbringen der Isolationsschicht eines ersten Materialk wird darauf eine Deckschicht 8 eines zweiten Materials, beispielsweise eines Polymers aufgebracht, die im Gegensatz zu
Fi 976 034 8 0 9 818/0747
der Isolationsschicht 4 eine mehr planare Oberfläche erhält. Dies ist in Fig. 1B dargestellt. Als Deckschicht wird an einem bevorzugten Ausführungsbeispiel ein kommerziell erhältlicher Photolack aufgesponnen, wobei sich über den Erhebungen 3 und 5 weniger Material aufbaut als in den Bereichen zwischen diesen Erhebungen. Anschließend wird die aus Photolack bestehende Deckschicht 8 erhitzt, so daß sie nicht mehr belichtungsempfindlich ist.
Ein wesentliches Merkmal im Hinblick auf die Topologie der Deckschicht 8, besteht in der unterschiedlichen Dicke dieser Schicht über den Erhebungen 3 und 5 und in den Gebieten zwischen diesen Erhebungen. In einem typischen Beispiel beträgt die Dicke in Gebieten 21 etwa 0,4 um und in Gebieten 20 weniger als 0,1 pm. Generell läßt sich feststellen, daß die Dickenunterschiede der Deckschicht 8 um so größer sind, je höher die Erhebungen 3 und 5 in der Isolationsschicht 4 sind.
Anschließend wird eine Photolackschicht aufgebracht, die durch Belichtung und Entwicklung zu einer Maske für die nachfolgenden Verfahrensschritte ausgebildet wird. Diese Maske erhält Fenster entsprechend der über dem Leitungsmuster bestehend aus den Leitunyszügen 6 und 7 zu erzeugenden Verbindungslöchern. Die Maske 10 wird durch Anwendung üblicher Photooder Elektronenstrahllithographie erzeugt. Das Ausführungsbeispiel gemäß Fig. 1C zeigt ein entsprechendes Maskenzenter, über das durch die Deckschicht 8 und die Isolationsschicht 4 hindurch ein Verbindungsloch zu dem Leitungszug 7 herstellbar ist. Dazu wird zunächst der dünne Bereich 20 der Deckschicht 8 über der Erhebung 3 entfernt, wobei das Material der Maske ! 10 nicht angegriffen wird und die dickeren Bereiche 21 der !Deckschicht 8 nicht vollständig entfernt werden. Dieser Prozeßschritt kann beispielsweise durch Plasmaätzen in einer Zerstäubung skammer durchgeführt werden. Wichtig ist, wie die Pig. 1E zeigt, daß Oberflächenbereiche der Maske 10 und der
FI976034 809818/0747
Deckschicht 8 außerhalb der Erhebung 3 nur soweit entfernt werden, daß dort die Maskierungseigenschaften erhalten bleiben.
Durch diesen Prozeßschritt wird die Oberfläche der Erhebung der beispielsweise aus Glas bestehenden Isolationsschicht 4 freigelegt. In einem konventionellen nassen Ätzprozeß wird nun das Durchgangsloch 14 über dem Leitungszug 7 in der Isolationsschicht 4 erzeugt, wie es der Fig. 1E zu entnehmen ist. Dabei ist zu beachten, daß ein Ätzmittel verwendet wird, das das Material der Isolationsschicht 4 ätzt, jedoch das Material der Deckschicht 8 oder der Maske 10 nicht wesentlich umkreist. Besteht die Isolationsschicht 4 beispielsweise aus Glas, so ist gepufferte Flußsäure kein geeignetes Ätzmittel.
Die verbleibenden Teile der Deckschicht 8 und der Maske 10, die aus Polymer und Photolack bestehen, werden in einem konventionellen Prozeß abgelöst, so daß, wie in Fig. 1F gezeigt, das Verbindungsloch 14 über dem Leiterzug 7 völlig freigelegt wird. In einem nachfolgenden zweiten Metallisierungsprozeß wird das Verbindungsloch 14 metallisiert und dabei entsteht, wie in Fig. 1G gezeigt eine leitende Querverbindung zwischen der ersten, durch den Leiterzug 7 und der zweiten, durch den Leiterzug 9 repräsentierten Lage des Mehrlagen-Leitungssystems. Der die leitende Querverbindung herstellende Leiterzug 9 kann entweder durch den bereits geschriebenen Abhebprozeß oder durch Ätzen einer durchgehenden Metallschicht gebildet werden. Das erfindungsgemäße Verfahren ist damit abgeschlossen.!
Es ist festzustellen, daß sich die Leitungszüge 9 und 7 an ihrer Kontaktstelle nicht überlappen. Außerdem sind an der Umgebung der Leitungszüge keine Kriechströme zu befürchten. Außerdem ergibt sich eine beträchtliche Verminderung von Masken fehlern, da die Deckschicht 8 eine zusätzliche Schutzschicht !gegen Fremdpartikel und Maskenfehler darstellt. Der wesentliche
i *
Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß
°Τϊ 8 098 18/074
die Durchgangslöcher automatisch exakt auf die ihnen zugeordneten Leitungszüge ausgerichtet sind und zwar unabhängig davon, ob die Maske 10 waagemäßig genau ausgerichtet ist. Dies sei anhand der Fign. 2A bis 2G deutlich gemacht. Die in den Fign. 2A bis 2G gezeigten Strukturen sind identisch mit den Strukturen der Fign. 1A bis 1G mit der Ausnahme, daß die Maske 10 fehlausgerichtet ist. Die einzelnen Strukturelemente sind mit denselben Bezugszeichen wie in den Fign. 1A bis 1G jedoch mit einem zusätzlichen Index versehen.
Entsprechend Fig. 2A sind Leitungszüge 61 und 71 auf einem isolierenden Substrat 2 angeordnet und insgesamt mit einer Isolationsschicht 4' aus Glas abgedeckt. Auf die Isolationsschicht 41 ist, wie die Fig. 2B zeigt, eine Deckschicht 8' aus Polymer aufgebracht, die in den Gebieten 21' zwischen den Erhebungen 3' und 5' eine größere Dicke aufweist als in den Gebieten 20' über diesen Erhebungen. Auf diese Deckschicht ist, wie in Fig. 2C dargestellt, eine Maske 10 aus Photolack aufgebracht. Diese Maske ist jedoch relativ stark fehlausgerichtet, so daß die Maskenfenster nicht exakt über den Erhebungen angeordnet sind. Die beispielsweise in der Größenordnung von 2,5 pm liegende Fehlausrichtung ist nicht ungewöhnlich und führt oft zu Produkten unterschiedlicher Qualität. Ohne das Vorhandensein der Deckschicht 81, kann diese Fehlausrichtung beim Mtzen der Isolationsschicht 4' zu einer vollständigen Entfernung der Isolationsschicht 4' zwischen den Leitungszügen 6' und 7' führen.
Der freigelegte dünne Bereich 20' der Deckschicht 8' über der Erhebung 3' kann durch reaktives Zerstäubungsätzen entfernt werden, so daß ein Teil der Erhebung 3' freigelegt wird. Das inur teilweise Freilegen der Erhebung, wie es in Fig. 2D gezeigt ist, reicht aus, um beim nachfolgenden chemischen Ätzen ein Verbindungsloch 14' innerhalb der Isolationsschicht 41 bis
Fi 976 034 809818/0747
zvun Leitungszug 7' zu erzeugen. Dies ist in Fig. 2E dargestellt. Die verbleibenden Teile der Schichten 81 und 10' v/erden in einen konventionellen Verfahrensschritt vollständig entfernt, so daß das Verbindungsloch 14' über dem Leitungszug 71 völlig freigelegt wird. Die entsprechende Struktur ist in Fig. 2F dargestellt. Anschließend wird eine zweite Lage 9' des Leitungssystems im Bereich des Verbindungsloches 14' aufgebracht. Diese zweite Lage steht, wie in Fig. 2G dargestellt, über das Durchgangsloch 14' mit der ersten Lage des Leitungssystems in leitender Verbindung.
Bei deni hier beschriebenen bevorzugten Ausführungsbeispiel besteht die Isolationsschicht 4 aus Glas oder Siliciumdioxid, es sind jedoch auch andere der bekannten dielektrischen Materialien, wie beispielsweise Siliciumnitrid, für diese Schicht verwendbar. Außerdem ist darauf hinzuweisen, daß als Maske offensichtlich nicht nur die konventionellen Photolackrnasken verwendbar sind.
Fi 976 034 8098 18/07

Claims (8)

  1. PATENTANSPRÜCHE
    Verfahren zur Herstellung von Mehrlagen-Leitungssystemen für integrierte Halbleiteranordnungen, wobei Verbindungslöcher in einer ein Leitungsmuster tragendes Substrat bedeckenden Isolationsschicht erzeugt werden, dadurch gekennzeichnet, daß zunächst auf das Leitungsmuster (6, 7) und das dieses tragende Substrat (2) die Isolationsschicht (4) eines ersten Materials aufgebracht wird, deren Oberfläche jeweils über den Leitungszügen (6,7) entsprechende Erhebungen (3, 5) aufweist, daß auf die Isolationsschicht (4) eine Deckschicht (8) eines zweiten Materials aufgebracht wird, deren Dicke über den Leitungszügen geringer ist als zwischen oder neben diesen, daß eine die herzustellenden Verbindungslöcher definierende Fenster auf v/eisende Maske (10) aufgebracht wird, mit deren Hilfe jeweils das Material der Deckschicht (8) über den Leitungszügen (6, 7) entfernt wird, jedoch zwischen oder neben den Leitungszügen infolge der größeren Dicke erhalten bleibt, und daß schließlich die Isolationsschicht (4) im Bereich der dabei in der Deckschicht (8) gebildeten Fenster mit einem die Deckschicht nicht beeinflussenden Ätzmittel abgeätzt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Deckschicht (8) Polymer in flüssiger Form auf die Isolationsschicht (4) aufgebracht und dann einem Wärmezyklus unterworfen wird, bei dem es belichtungsunempfindlich wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Polymer Photolack ist und mittels der Maske (10) im Bereich der zu bildenden Verbindungslöcher (14) über den Erhebungen (3, 5) durch Plasmaätzen entfernt wird.
    Fi 976 034 8 0 9 8 18/0747
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Maske (10) aus Photolack gebildet wird.
  5. 5. Verfahren nach einem oder mehreren der Ansprüche
    1 bis 4, dadurch gekennzeichnet, daß die Isolationsschicht (4) durch Kathodenzerstäubung aufgebracht wird.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß nach der Kathodenzerstäubung eine Rückzerstäubung erfolgt, bei der die Breite der Erhebungen (3, 5) gegenüber der der Leitungszüge (6, 7) verringert wird.
  7. 7. Verfahren nach einem oder mehreren der Ansprüche
    1 bis 6, dadurch gekennzeichnet, daß nach Herstellung der Verbindungslöcher (14) die restlichen Teile der Maske (10) und der Deckschicht (8) entfernt werden und eine zweite Metallisierung zur Bildung einer zweiten Lage von Leitungszügen zumindest im Bereich der Verbindungslöcher (14) erfolgt.
  8. 8. Verfahren nach einem oder mehreren der Ansprüche
    1 bis 7, dadurch gekennzeichnet, daß die Breite der Verbindungslöcher (14) mindestens gleich der der Leitungszüge (6, 7) gewählt wird.
    FI 976 034 8098 18/07 47
DE19772746778 1976-10-28 1977-10-18 Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen Withdrawn DE2746778A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/736,615 US4070501A (en) 1976-10-28 1976-10-28 Forming self-aligned via holes in thin film interconnection systems

Publications (1)

Publication Number Publication Date
DE2746778A1 true DE2746778A1 (de) 1978-05-03

Family

ID=24960568

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772746778 Withdrawn DE2746778A1 (de) 1976-10-28 1977-10-18 Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen

Country Status (5)

Country Link
US (1) US4070501A (de)
JP (1) JPS5360191A (de)
DE (1) DE2746778A1 (de)
FR (1) FR2375717A1 (de)
GB (1) GB1532349A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0004164A1 (de) * 1978-03-02 1979-09-19 Sperry Corporation Verfahren zur Herstellung von elektrischen Verbindungen zwischen Schichten einer mehrschichtigen elektrischen Einrichtung

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4263603A (en) * 1978-03-02 1981-04-21 Sperry Corporation Subminiature bore and conductor formation
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
US4222816A (en) * 1978-12-26 1980-09-16 International Business Machines Corporation Method for reducing parasitic capacitance in integrated circuit structures
JPS5595340A (en) * 1979-01-10 1980-07-19 Chiyou Lsi Gijutsu Kenkyu Kumiai Preparation of semiconductor device
US4272561A (en) * 1979-05-29 1981-06-09 International Business Machines Corporation Hybrid process for SBD metallurgies
US4378627A (en) * 1980-07-08 1983-04-05 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4423547A (en) * 1981-06-01 1984-01-03 International Business Machines Corporation Method for forming dense multilevel interconnection metallurgy for semiconductor devices
US4393096A (en) * 1981-11-16 1983-07-12 International Business Machines Corporation Aluminum-copper alloy evaporated films with low via resistance
CA1169022A (en) * 1982-04-19 1984-06-12 Kevin Duncan Integrated circuit planarizing process
US4440804A (en) * 1982-08-02 1984-04-03 Fairchild Camera & Instrument Corporation Lift-off process for fabricating self-aligned contacts
FR2537779B1 (fr) * 1982-12-10 1986-03-14 Commissariat Energie Atomique Procede de positionnement d'un trou de contact electrique entre deux lignes d'interconnexion d'un circuit integre
GB2137808A (en) * 1983-04-06 1984-10-10 Plessey Co Plc Integrated circuit processing method
US4508815A (en) * 1983-11-03 1985-04-02 Mostek Corporation Recessed metallization
US4997521A (en) * 1987-05-20 1991-03-05 Massachusetts Institute Of Technology Electrostatic micromotor
US4758306A (en) * 1987-08-17 1988-07-19 International Business Machines Corporation Stud formation method optimizing insulator gap-fill and metal hole-fill
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5266530A (en) * 1991-11-08 1993-11-30 Bell Communications Research, Inc. Self-aligned gated electron field emitter
JP2000022337A (ja) 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
US9496217B2 (en) * 2009-06-04 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of forming a via
US11652036B2 (en) * 2018-04-02 2023-05-16 Santa Clara Via-trace structures

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976524A (en) * 1974-06-17 1976-08-24 Ibm Corporation Planarization of integrated circuit surfaces through selective photoresist masking

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0004164A1 (de) * 1978-03-02 1979-09-19 Sperry Corporation Verfahren zur Herstellung von elektrischen Verbindungen zwischen Schichten einer mehrschichtigen elektrischen Einrichtung

Also Published As

Publication number Publication date
JPS5360191A (en) 1978-05-30
FR2375717A1 (fr) 1978-07-21
FR2375717B1 (de) 1979-09-07
US4070501A (en) 1978-01-24
GB1532349A (en) 1978-11-15
JPS5746657B2 (de) 1982-10-05

Similar Documents

Publication Publication Date Title
DE2746778A1 (de) Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE2617914C2 (de) Verfahren zum Herstellen von Mustern eines dünnen Films auf einem Substrat bei der Herstellung von integrierten Schaltungen
EP0008359B1 (de) Verfahren zum Herstellen einer Dünnfilmstruktur
DE4490400C2 (de) Verfahren zum Bilden von tiefen, leitenden Durchkontaktierungen und eine Verbindungsschicht, die nach diesem Verfahren gebildete Durchkontaktierungen enthält
EP0570609B1 (de) Verfahren zum Erzeugen einer mehrstufigen Struktur in einem Substrat
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
DE2637667A1 (de) Halbleiteranordnung
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
DE69730913T2 (de) Methode für die Herstellung einer Metallisierung unter Verwendung einer Luftbrücke für integrierte Schaltungen
DE2709933C2 (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE19819456B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauelements
EP0103690B1 (de) Verfahren zum Herstellen einer Isolierschicht zwischen Metallisierungsebenen von integrierten Halbleiterschaltungen
DE19509231C2 (de) Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem
DE2753489A1 (de) Monolithisch integrierte halbleiterschaltung
DE3914602A1 (de) Verfahren zum erzeugen von kontaktloechern in isolationsschichten
DE19750896A1 (de) Halbleitereinrichtung mit einer leitenden Schicht und Herstellungsverfahren derselben
DE3421127A1 (de) Verfahren zum herstellen einer halbleiteranordnung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee