DE2617914C2 - Verfahren zum Herstellen von Mustern eines dünnen Films auf einem Substrat bei der Herstellung von integrierten Schaltungen - Google Patents

Verfahren zum Herstellen von Mustern eines dünnen Films auf einem Substrat bei der Herstellung von integrierten Schaltungen

Info

Publication number
DE2617914C2
DE2617914C2 DE2617914A DE2617914A DE2617914C2 DE 2617914 C2 DE2617914 C2 DE 2617914C2 DE 2617914 A DE2617914 A DE 2617914A DE 2617914 A DE2617914 A DE 2617914A DE 2617914 C2 DE2617914 C2 DE 2617914C2
Authority
DE
Germany
Prior art keywords
layer
openings
mask layer
mask
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2617914A
Other languages
English (en)
Other versions
DE2617914A1 (de
Inventor
Jack Richard Poughkeepsie N.Y. Franco
Janos Hopewell Junction N.Y. Havas
Lewis Joseph Wappingers Falls N.Y. Rompala
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2617914A1 publication Critical patent/DE2617914A1/de
Application granted granted Critical
Publication of DE2617914C2 publication Critical patent/DE2617914C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Mustern eines dünnen Films auf einem Substrat bei der Herstellung von integrierten Schaltungen durch Bilden einer ersten Maskenschicht aus einem organischen polymeren Material, Niederschlagen einer zweiten Schicht und Bilden einer zweiten Maskenschicht mit öffnungen gemäß einem gewünschten Muster, Herstellen von mit den öffnungen in der zweiten Maskenschicht ausgerichteten öffnungen in der zweiten Schicht, Herstellen von mit den Öffnungen in der zweiten Schicht ausgerichteten öffnungen durch die zweite Maskenschicht hindurch, Niederschlagen des gewünschten Filmes auf dem Substrat durch die miteinander ausgerichteten öffnungen hindurch und Entfernen aller hilfsweise benutzten Schichten.
Ein derartiges Verfahren ist aus der US-PS 38 73 361 bekannt.
Dieses Verfahren wird allgemein als zeitweiliges Maskenverfahren, Ablöseverfahren od. dgL bezeichnet Bei diesem Verfahren zum Niederschlagen eines dünnen Films wird das Einreißen der Kanten vermieden und dieses Verfahren eignet sich für den Niederschlag metallischer Leitungszüge mit einer Breite zwischen 0,00127 und 0,00635 mm. Gemäß dem dort beschriebenen Verfahren wird zunächst auf dem Substrat einer integrierten Schaltung eine Schicht aus einem organischen polymeren Material niedergeschlagen und über dieser Schicht wird eine zweite Schicht aus einem anorganischen Material, vorzugsweise aus Metall, niedergeschlagen, welche einem ausgewählten Muster entsprechende öffnungen aufweist Diese öffnungen werden in dem polymeren Material durch reaktives Zerstäubungsätzen hergestellt, wobei die metallische Maske als Sperrschicht dient Als Folge des hier verwendeten reaktiven Zerstäubungsätzens sind die mit entsprechenden öffnungen in der metallischen Maskenschicht ausgerichteten öffnungen in der polymeren Schicht breiter als die öffnungen in der Maskenschicht. Damit stehen aber die Kanten der öffnungen der metallischen Maskenschicht an den Kanten der öffnungen der darunterliegenden polymeren Schicht über. Anschließend wird der niederzuschlagende Film über dieser Struktur und auf der Oberfläche des durch die öffnungen in dem polymeren Material freigelegten Substrats niedergeschlagen. Wenn dann anschließend durch Einsatz eines Lösungsmittels das polymere Material entfernt ist, lassen sich die metallische Maskenschicht und der darüberliegende dünne Film abziehen, so daß der Dünnfilmniederschlag des ausgewählten Musters auf dem Substrat übrigbleibt, ohne ein Einreißen an den Kanten des gewünschten niedergeschlagenen dünnen Films befürchten zu müssen, wenn die nicht benötigten Abschnitte des dünnen Films abgezogen werden.
Mit einem solchen Verfahren mit einer darüberliegenden metallischen Schicht, d. h., bei Verwendung einer metallischen (undurchsichtigen Maske für reaktives Zerstäubungsätzen) kann die Ausrichtung der darüberliegenden mit einem Muster versehenen Schichten in bezug auf die im darunterliegenden Substrat herzustellenden Muster schwierig sein. Ein Grund dafür liegt darin, daß die Oberflächengestaltung des darunterliegenden Substrats durch die im Schleuderverfahren aufgebrachte polymere Schicht, auf der dann die Metallmaske aufgedampft wird, quasi planar gemacht wird. Ein weiterer Grund besteht darin, daß die Undurchsichtigkeit der metallischen Maske es schwierig macht, optische Ausrichtmarken auf dem Substrat festzustellen. Diese Schwierigkeiten bei der Ausrichtung werden durch die in der oben genannten Patentschrift beschriebenen Verfahren insoweit überwunden, daß an entgegengesetzten Enden des Substrats während der Aufdampfung der metallischen Maske zwei Ausrichtbereiche unmetallisiert gelassen werden. Dies hat die unerwünschte Folge, daß diese Ausrichtflächen für die Herstellung aktiver Bauelemente nicht zur Verfügung stehen, so daß die Ausbeute an Schaltungen auf jedem Halbleiterplättchen verringert wird. Außerdem fordert die Verwendung einer aufgedampften metallischen Maskenschicht für reaktives Zerstäubungsätzen den Einsatz eines relativ teuren und zeitraubenden Verdampfungsverfahrensschritts und anschließendes chemisches Ätzen der aufgedampften Schicht zu dem
gewünschten Muster.
Aufgabe der Erfindung ist es, ein Verfahren der eingangs genannten Art anzugeben, das die gleiche Auflösung bei feinen Linien oder feinen metallischen Linienzügen wie der Stand der Technik ergibt, jedoch die Verwendung einer aufgedampften undurchsichtigen Maskenschicht für reaktives Zerstäubungsätzen vermeidet. Das erfindungsgemäße Verfahren zeichnet sich dadurch aus, daß als zweite Schicht eine Schieb» aus Polydime*hylsiloxanharz mit einem Überwiegen von Si-O-Bindungen gegenüber der Anzahl der Si-CFh-Bindungen verwendet wird, daß die mit den öffnungen in der zweiten Maskenschicht ausgerichteten öffnungen in der aus dem Harz bestehenden zweiten Schicht durch rekatives Zerstäubungsätzen in einer ersten Gasatmo-Sphäre gebildet werden, und daß mit den öffnungen in der zweiten aus dem Harz bestehenden Schicht ausgerichteten Öffnungen durch die zweite Maskenschicht hindurch durch reaktives Zerstäubungsätzen in einer zweiten Gasatmosphäre gebildet werden.
Die leicht aufbringbare transparente, aus Polydimethylsiloxanharz bestehende Schicht gestattet eine einfache optische Ausrichtung und vermeidet, daß einzelne Ausrichtflächen auf dem Substratplättchen die Ausbeute verringern könnten. Dadurch wird nicht nur die für Schaltungen ausnutzbare Oberfläche auf dem Substrat erhöht, sondern das Verfahren wird auch vereinfacht. Die Polydimethylsiloxanharzschicht wird in einer Kammer durch reaktives Zerstäubungsätzen unter Verwendung einer Fluorgasatmosphäre hergestellt, so daß das nachfolgende Herstellen von öffnungen in der darunterliegenden polymeren Schicht lediglich dadurch möglich wird, daß man die Fluorgasatmosphäre in der gleichen für reaktives Zerstäubungsätzen eingerichteten Kammer durch eine Sauerstoffatmosphäre ersetzt. ^
Das neue Verfahren besteht also zunächst darin, daß man wie bisher auf einem Substrat eine erste, aus organischem polymerem Material bestehende Maskenschicht aufbringt. Diese erste Maskenschicht wird zur Verbesserung der Haftfähigkeit und der thermischen 4n Stabilität gebrannt. Anschließend wird durch Schleudern in der Zentrifuge eine aus einem Polydimethylsiloxanharz bestehende Schicht mit einem Übergewicht an Si-O-Bindungen über Si-CH3-Bindungen auf der polymeren Schicht aufgebracht. Eine zweite Maskenschicht, die beispielsweise eine Photolackschicht oder eine Elektronenstrahllackschicht sein kann, wird auf der Harzschicht aufgebracht. Die zweite Maskenschicht wird dann gemäß üblicher photo- oder elektronenstrahl-lithographischer Verfahren zum Freilegen der so Harzschicht gemäß einem gewünschten Muster bearbeitet. Benutzt man die mit einem Muster versehene zweite Maskenschicht als eine Maske, dann lassen sich unter Verwendung der Fluoratmosphäre die öffnungen in der Harzschicht durch reaktives Zerstäubungsätzen herstellen. Anschließend werden dann entsprechende Öffnungen in der ersten Maskenschicht durch einen zweiten Verfahrensschritt mit reaktivem Zerstäubungsätzen in der gleichen Zerstäubungskammer durchgeführt, indem man anstelle der Fluorgasatmosphäre eine &o Sauerstoffatmosphäre einsetzt. Ein Überätzen der ersten Maskenschicht ergibt ein Überhängen der Kanten in den öffnungen in der darüberliegenden Polydimethylsiloxanharzschicht, so daß die unerwünschten Abschnitte des schließlich niedergeschlagenen dünnen Filmes leicht abgezogen werden können.
Die Erfindung wird nunmehr anhand eines Ausführungsbeispiels in Verbindung mit den F i g. 1A bis IH, die schematische Querschnittsansichten der Struktur bei aufeinanderfolgenden Verfahrensschritten in der Herstellung eines bevorzugten Ausführungsbeispiels gemäß der Erfindung darstellen, zusammen mit einem Flußdiagramm, in dem die verschiedenen Verfahrensschritte angegeben sind, näher beschrieben.
Die Fig. IA bis IH zeigen die Bildung einer zusammengesetzten Maske gemäß dem erfindungsgemäßen Verfahren sowie die Benutzung dieser zusammengesetzten Maske zu einem Maskenabziehverfahren. Gemäß F i g. 1A wird zunächst auf einem Substrat 11 eine organische polymere Maskenschicht 10 gebildet Vorzugsweise besteht dabei die Maskenschicht 10 aus einem unter der Bezeichnung AZ-1350 erhältlichen Polymeren, das zur Verbesserung des Anhaftens am Substrat 11 bei einer Temperatur von 210° C gebrannt wird. Durch das Brennen wird die Schicht außerdem thermisch stabil und verliert ihre Photoempfindlichkeit, was jedoch hier ohne Bedeutung ist Die Dicke der Schicht 10 bestimmt die größte Dichte des Filmes, der nach Entfernen der Maskenschicht 10 abgezogen werden kann und kann je nach Erfordernissen gewählt werden. Bei der Herstellung integrierter Schaltungen kann das Substrat 11 aus Halbleitermaterial sein oder aus einem Halbleitersubstrat bestehen, das eine Oberflächenschicht aus einem elektrisch isolierenden anorganischen Material, wie z. B. Siliciumdioxyd. aufweist. Die Maskenschicht 10 kann jedes beliebige polymere Material sein, das für Überzüge Verwendung findet und an dem Substrat 11 gut haftet (natürlich auch anschließend an der später aufgebrachten Polydimethylsiioxanharzschicht), thermisch stabil ist und sich durch reaktives Zerstäubungsätzen abtragen läßt. Das bevorzugte organische polymere Maskenmateria! der Type AZ-1350 besieht aus einem Phenol-formaldehydharz und einem photoempfindlichen Vernetzungsmittel und ist kommerziell bei der Shipley Corporation erhältlich. Wenn die aus Photolackmaterial bestehende Maskenschicht 10 zur Verbesserung der Haftung an dem darunterliegenden Substrat bei etwa 210°C gebrannt wird, dann wird diese Maskenschicht thermisch stabil und verliert ihre Photoempfindlichkeit. Der Verlust der Photoempfindlichkeit ist kein Nachteil, da die Maskenschicht 10 durch reaktive Ionenzerstäubung selektiv abgetragen wird. Andere geeignete Photolackmaterialien sind beispielsweise KTFR der Firma Kodak Corporation, synthetische Harze wie Polyvinylcinemat und Polymethylmethacrylat, Diazophotolacke und Polyimide u. a.
Anschließend wird, wie in F i g. 1B gezeigt, eine Schicht 12 aus Polydimethylsiloxanharzmaterial auf der Schicht 10 niedergeschlagen. Das Harz wird durch Schleudern in der Zentrifuge auf die Schicht 10 aufgebracht. Die Rotationsgeschwindigkeit beträgt dabei etwa 4200 Umdrehungen/min. Die Schicht 12 besteht vorzugsweise aus einem 150 bis 160 nm dicken Film eines von der Firma Owens-Illinois unter der Typenbezeichnung 650 erhältlichen Harzes, das in N-Butylazetat aufgelöst ist, wobei ein Gramm Harz auf 10 ml Lösungsmittel kommt. Das Polydimethylsiloxanmaterial 12 ist durch ein Überwiegen der Si-O-Bindungen gegenüber der Anzahl der Si-CHj-Bindungen gekennzeichnet. Die Polydimethylsiloxanharzschicht 12 wii d in Stickstoff bei einer Temperatur von etwa 210°C für 10 bis 15 Minuten gebrannt.
Gemäß Fig. IC und 1D wird auf die Polydimethylsiloxanschicht 12 in der Zentrifuge durch Schleudern eine Photolackschicht oder eine Elektronenstrahllackschicht
13 aufgebracht. Zu diesem Zweck kann Hexamethyldisilazan HMD 5 oder das von der Firma Union Carbide Corporation erhältliche A-1100-Silan für eine Vorbehandlung der Schicht 12 für die Aufnahme des Photolacks oder Elektronenstrahllackmaterials 13 vorbereitet werden. In der Schicht 13 werden durch lithographische Verfahren, wie sie bei der Herstellung von integrierten Schaltungen üblich sind, Öffnungen 14 hergestellt. Es sei darauf verwiesen, daß die Polydimethylsiloxanharzschicht 12 transparent ist. so daß eine optische Ausrichtung später aufgebrachter Maskenmuster mit der mit einem Muster versehenen Oberfläche des Substrats U möglich ist. Insbesondere sind keine Ausrichtzonen erforderlich, durch die die für die aktiven Schaltelemente auf der Oberfläche des Substrats U zur
ic ι luv
CtSnke IuUnIi
loviiv UV3CI
der Fall sein würde, wenn die Schicht 13 aus einem undurchsichtigen Material bestünde, das eine optische Ausrichtung im Durchsichtverfahren ausschließt.
Die freigelegte und mit einem Muster versehene Schicht 13 wird anschließend als eine Maske für reaktive Zerstäubungsätzung der Polydimethylsiloxanharzschicht 12 benutzt, wie dies Fig. IE zeigt. Die Struktur der F i g. 1E wird in eine Kammer für eine Hochfrequenzzerstäubungsätzung eingebracht, wie sie beispielsweise in der US-Patentschrift 35 98 710 beschrieben ist. Die Harzschicht 12 wird vorzugsweise mit einem Gas geätzt, das durch die Firma LFE Corporation unter der Bezeichnung DE-100 erhältlich ist und Fluor enthält. Somit wird also die Öffnung 14 in der Maskenschicht 13 wirksam als Öffnung 15 in die Harzschicht 12 übertragen. Anschließend wird die Photolackschicht 13 mittels eines Lösungsmittels abgetragen.
Unter Verwendung der Polydirnethylsiloxanharzmaske 12 werden die Öffnungen 15, wie in Fig. IF gezeigt, in der polymeren Maskenschicht in einer Sauerstoffatmosphäre durch reaktives Ionenätzen hergestellt. Das Sauerstoffplasma bestimmt sich aus der gewünschten Größe des Oberhanges 17 (in der Öffnung 15 der Schicht 12) in bezug auf die Öffnung 16 in die polymere Schicht 10 durch Zerstäubungsätzen. Beispielsweise kann ein klar feststellbarer Überhang bei einem Sauerstoffdruck von 53,3 χ 10~3 mbar erzielt werden, während bei einem Ätzen mit einem Sauerstoffdruck von 533 χ 10"3mbar praktisch kein Überhang entsteht Die nachfolgenden Ätzschritte mit reaktivem Ionenzerstäubungsätzen werden in Übereinstimmung mit den den F i g. 1E und 1F zugeordneten Verfahrensschritten zweckmäßigerweise in der gleichen Kammer für reaktives Zerstäubungsätzen durchgeführt, wobei man zunächst eine fluorhcltige Gasatmosphäre (im Fall der F i g. 1 E) gefolgt von einer Reinigung und der Substitution einer sauerstoffhaltigen Gasatmosphäre (im Fall der F i g. 1 F) benutzt.
Der Überhang 17 in der Harzschicht 12 gestattet ein beträchtliches Überätzen der polymeren Schicht 10 und stellt damit sicher, daß das gesamte Material der Schicht 10 an den Orten der gewünschten Öffnungen 16 entfernt ist. Die Abmessungen des Musters, das aus dünnem Filmmaterial auf dem Substrat 11 durch die öffnungen 15 und 16 niedergeschlagen werden soll, werden durch die Größe des Überhangs in der Schicht 12 und nicht durch die größeren Abmessungen der Öffnungen in der Schicht 10 bestimmt. Femer hat der Überhang 17 den Vorteil, daß das Einreißen an den Kanten beseitigt wird, wenn das Dünnfilmmaterial in den nachfolgenden Verfahrensschritten abgezogen wird.
Anschließend wird dann unter Verwendung der zusammengesetzten Maske in F i g. 1F ein metallischer Film 18 auf der in Fig. 1G dargestellten Struktur niedergeschlagen. Dieser metallische Film kann aus
ί einem üblicherweise für die Metallisierung von integrierten Schaltungen verwendeten Metall bestehen, beispielsweise aus Aluminium, aus Aluminium-Kupfer-Legierungen, aus Platin, Palladium, Chrom usw. Der metallische Film 18 wird bei einer Temperatur von etwa
ίο Zimmertemperatur bis etwa 1500C niedergeschlagen. Andererseits kann die Schicht 18 aus einem anorganischen, elektrisch isolierenden Material, wie z. B. Siliciumdioxyd oder Siliciumnitrid bestehen. Der Film 18 hat eine Dicke in der Größenordnung von 1500 bis
ι 5 2500 nm.
Anschließend wird mit dem üblichen Abziehverfahren die Photolackschicht 10 durch Eintauchen der Struktur in ein Lösungsmittel, wie z. B. N-methyl-pyrrolidon-Standardphotolacklösungsmittel für etwa 15 bis 30 Minuten entfernt, so daß die dünne Filmschicht 18 in dem gewünschten Muster gem. F i g. 1H übrigbleibt. Das Lösungsmittel sollte dabei so gewählt werden, daß es das polymere Material der Schicht 10 ohne Beeinträchtigung des dünnen Filmes 18 auflöst oder zum Quellen bringt. Solche Lösungsmittel sind beispielsweise Azeton, Isopropanol, Methylethylketon und Trichloräthylen. Die zur Auflösung des polymeren Materials benutzten Lösungsmittel können dabei die gleichen sein wie sie auch zum Aufbringen der polymeren Schicht 10 benutzt werden.
Für eine zweite Ebene einer Metallisierung, falls dies erwünscht ist, kann eine Schicht aus Siliciumdioxyd über der mit einem Muster einer Metallisierung versehenen Struktur der F i g. 1H aufgebracht werden. Sodann können die Verfahrensschritte gem. Fig. IA bis IH wiederholt werden, um damit ein zweites Dünnfilm-Metallisierungsmuster herzustellen, das von dem darunterliegenden ersten Leitungsmuster 18 elektrisch isoliert ist Die Polydimethylsiioxanharzschicht 12 ist gegen ein Zerstäubungsätzen mit Argonionen resistent und kann daher zum Reinigen der ersten Metallschicht über durchgehende Bohrungen in der isolierenden Oxydschicht benutzt werden. Andere wünschenswerte Eigenschaften der Polydimethylsiioxanharzschicht 12 sind die folgenden:
1. Dieses Material ist gegen reaktives Zerstäubungsätzen in einer Sauerstoffatmosphäre resistent Das Ätzen in einer Sauerstoffatmosphäre zur Herstellung von Öffnungen in der Photolackschicht 10,
so ohne daß dabei das darunterliegende Substrat U angegriffen wird, wird bevorzugt,
2. Das Material ist mindestens thermisch so stabil wie die Schicht 10.
3. Es haftet an der Schicht 10.
4. Das Material ist durch ein Mittel (Fluorgasionen) ätzbar, da es die Schichten 10 und 13 nicht angreift.
5. Das Material ist transparent
6. Das Material ist in der gleichen Zerstäubungskammer ätzbar, in der auch die Schicht IO geätzt wird, indem man lediglich die aktive Gasatmosphäre austauscht
7. Das Material ist gegenüber nassen Chemikalien, wie sie bei der Vorreinigung des Halblerterplättchens vor dem Niederschlag des dünnen Fumes 18 verwendet werden, chemisch inert
Hierzu 1 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zum Herstellen von Mustern eines dünnen Filmes auf einem Substrat bei der Herstellung von integrierten Schaltungen durch Bilden einer ersten Maskenschicht aus einem organischen polymeren Material, Niederschlagen einer zweiten Schicht und Bilden einer zweiten Maskenschicht mit öffnungen gemäß einem gewünschten Muster, Herstellen von mit den öffnungen in der zweiten Maskenschicht ausgerichteten öffnungen in der zweiten Schicht, Herstellen von mit den öffnungen in der zweiten Schicht ausgerichteten öffnungen durch die zweite Maskenschicht hindurch, Niederschlagen des gewünschten Filmes auf dem Substrat durch die miteinander ausgerichteten öffnungen hindurch und Entfernen aller hilfsweise benutzten Schichten, dadurch gekennzeichnet,
daß als zweite Schicht eine Schicht aus PolydimethylsiJoxanharz mit einem Überwiegen von Si-O-Bindungen gegenüber der Anzahl der S1-CH3-Bindungen verwendet wird,
daß die mit den öffnungen in der zweiten Maskenschicht ausgerichteten öffnungen in der aus dem Harz bestehenden zweiten Schicht durch reaktives Zerstäubungsätzen in einer ersten Gasatmosphäre gebildet werden, und
daß mit den öffnungen in der zweiten aus dem Harz bestehenden Schicht ausgerichtete öffnungen durch die zweite Maskenschicht hindurch durch reaktives Zerstäubungsätzen in einer zweiten Gasatmosphäre gebildet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als erste Gasaimosphäre ein fluorhaltiges Gas verwendet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als zweite Gasatmosphäre ein sauerstoffhaltiges Gas verwendet wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die reaktive Zerstäubungsätzung nacheinander in der gleichen Zerstäubungsätzkammer durchgeführt werden.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Maskenschicht vor Bildung der aus Harz bestehenden zweiten Schicht gebrannt wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Maskenschicht aus einem Photolack oder Elektronenstrahllack besteht.
DE2617914A 1975-05-09 1976-04-23 Verfahren zum Herstellen von Mustern eines dünnen Films auf einem Substrat bei der Herstellung von integrierten Schaltungen Expired DE2617914C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/576,054 US4004044A (en) 1975-05-09 1975-05-09 Method for forming patterned films utilizing a transparent lift-off mask

Publications (2)

Publication Number Publication Date
DE2617914A1 DE2617914A1 (de) 1976-11-18
DE2617914C2 true DE2617914C2 (de) 1982-05-27

Family

ID=24302778

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2617914A Expired DE2617914C2 (de) 1975-05-09 1976-04-23 Verfahren zum Herstellen von Mustern eines dünnen Films auf einem Substrat bei der Herstellung von integrierten Schaltungen

Country Status (6)

Country Link
US (1) US4004044A (de)
JP (1) JPS51136538A (de)
DE (1) DE2617914C2 (de)
FR (1) FR2310633A1 (de)
GB (1) GB1482898A (de)
IT (1) IT1063426B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0096096A1 (de) * 1982-06-14 1983-12-21 Ibm Deutschland Gmbh Verfahren zur Einstellung des Kantenwinkels in Polysilicium
EP0126594A1 (de) * 1983-05-13 1984-11-28 Sharp Kabushiki Kaisha Verfahren zur Erzeugung eines optischen Speicherelements

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7412383A (nl) * 1974-09-19 1976-03-23 Philips Nv Werkwijze voor het vervaardigen van een in- richting met een geleiderpatroon.
US4092442A (en) * 1976-12-30 1978-05-30 International Business Machines Corporation Method of depositing thin films utilizing a polyimide mask
US4165395A (en) * 1977-06-30 1979-08-21 International Business Machines Corporation Process for forming a high aspect ratio structure by successive exposures with electron beam and actinic radiation
US4132586A (en) * 1977-12-20 1979-01-02 International Business Machines Corporation Selective dry etching of substrates
US4204009A (en) * 1977-12-30 1980-05-20 International Business Machines Corporation Two layer resist system
US4180604A (en) * 1977-12-30 1979-12-25 International Business Machines Corporation Two layer resist system
JPS5496775A (en) * 1978-01-17 1979-07-31 Hitachi Ltd Method of forming circuit
US4253888A (en) * 1978-06-16 1981-03-03 Matsushita Electric Industrial Co., Ltd. Pretreatment of photoresist masking layers resulting in higher temperature device processing
US4238559A (en) * 1978-08-24 1980-12-09 International Business Machines Corporation Two layer resist system
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
US4262399A (en) * 1978-11-08 1981-04-21 General Electric Co. Ultrasonic transducer fabricated as an integral park of a monolithic integrated circuit
US4181755A (en) * 1978-11-21 1980-01-01 Rca Corporation Thin film pattern generation by an inverse self-lifting technique
US4275286A (en) * 1978-12-04 1981-06-23 Hughes Aircraft Company Process and mask for ion beam etching of fine patterns
US4202914A (en) * 1978-12-29 1980-05-13 International Business Machines Corporation Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
US4410622A (en) * 1978-12-29 1983-10-18 International Business Machines Corporation Forming interconnections for multilevel interconnection metallurgy systems
DE2903428C2 (de) * 1979-01-30 1985-10-24 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten
US4272561A (en) * 1979-05-29 1981-06-09 International Business Machines Corporation Hybrid process for SBD metallurgies
US4376664A (en) * 1979-05-31 1983-03-15 Fujitsu Limited Method of producing a semiconductor device
US4278710A (en) * 1979-08-27 1981-07-14 The United States Of America As Represented By The Secretary Of The Navy Apparatus and method for submicron pattern generation
US4222792A (en) * 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
DE2945854A1 (de) * 1979-11-13 1981-05-21 Deutsche Itt Industries Gmbh, 7800 Freiburg Ionenimplantationsverfahren
DE3068255D1 (en) * 1979-12-26 1984-07-19 Ibm Process for depositing a pattern of material on a substrate and use of this process for forming a patterned mask structure on a semiconductor substrate
CA1138795A (en) * 1980-02-19 1983-01-04 Goodrich (B.F.) Company (The) Escape slide and life raft
JPS56135928A (en) * 1980-03-27 1981-10-23 Fujitsu Ltd Forming method for pattern of silicone resin
EP0051598A1 (de) * 1980-05-08 1982-05-19 Rockwell International Corporation Abhebeverfahren
US4307179A (en) * 1980-07-03 1981-12-22 International Business Machines Corporation Planar metal interconnection system and process
DE3027941A1 (de) * 1980-07-23 1982-02-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von reliefstrukturen aus doppellackschichten fuer integrierte halbleiterschaltungen, wobei zur strukturierung hochenergetische strahlung verwendet wird
US4335506A (en) * 1980-08-04 1982-06-22 International Business Machines Corporation Method of forming aluminum/copper alloy conductors
DE3036710A1 (de) * 1980-09-29 1982-05-13 Siemens AG, 1000 Berlin und 8000 München Verfahren zur erzeugung von photolackstrukuren
US4362597A (en) * 1981-01-19 1982-12-07 Bell Telephone Laboratories, Incorporated Method of fabricating high-conductivity silicide-on-polysilicon structures for MOS devices
US4564997A (en) * 1981-04-21 1986-01-21 Nippon-Telegraph And Telephone Public Corporation Semiconductor device and manufacturing process thereof
JPS57202534A (en) * 1981-06-09 1982-12-11 Fujitsu Ltd Negative type resist composition
US4379832A (en) * 1981-08-31 1983-04-12 International Business Machines Corporation Method for making low barrier Schottky devices of the electron beam evaporation of reactive metals
US4387145A (en) * 1981-09-28 1983-06-07 Fairchild Camera & Instrument Corp. Lift-off shadow mask
JPS6035482B2 (ja) * 1981-10-02 1985-08-15 日本舗道株式会社 舗装道路等の補修工法
US4398964A (en) * 1981-12-10 1983-08-16 Signetics Corporation Method of forming ion implants self-aligned with a cut
JPS58197730A (ja) * 1982-05-12 1983-11-17 Pioneer Electronic Corp 集積回路装置の配線パタ−ン形成方法
US4451971A (en) * 1982-08-02 1984-06-05 Fairchild Camera And Instrument Corporation Lift-off wafer processing
US4536470A (en) * 1982-09-07 1985-08-20 International Business Machines Corporation Method and apparatus for making a mask conforming to a ceramic substrate metallization pattern
US4474465A (en) * 1982-09-07 1984-10-02 International Business Machines Corporation Method and apparatus for making a mask conforming to a ceramic substrate metallization pattern
US4493855A (en) * 1982-12-23 1985-01-15 International Business Machines Corporation Use of plasma polymerized organosilicon films in fabrication of lift-off masks
US4599243A (en) * 1982-12-23 1986-07-08 International Business Machines Corporation Use of plasma polymerized organosilicon films in fabrication of lift-off masks
US4562091A (en) * 1982-12-23 1985-12-31 International Business Machines Corporation Use of plasma polymerized orgaosilicon films in fabrication of lift-off masks
US4427713A (en) 1983-01-17 1984-01-24 Rca Corporation Planarization technique
US4606931A (en) * 1983-06-27 1986-08-19 International Business Machines Corporation Lift-off masking method
US4539222A (en) * 1983-11-30 1985-09-03 International Business Machines Corporation Process for forming metal patterns wherein metal is deposited on a thermally depolymerizable polymer and selectively removed
US4507331A (en) * 1983-12-12 1985-03-26 International Business Machines Corporation Dry process for forming positive tone micro patterns
US4470874A (en) * 1983-12-15 1984-09-11 International Business Machines Corporation Planarization of multi-level interconnected metallization system
AU574761B2 (en) * 1983-12-19 1988-07-14 Mobil Solar Energy Corp. Method of fabricating solar cells
US4609565A (en) * 1984-10-10 1986-09-02 Mobil Solar Energy Corporation Method of fabricating solar cells
JPS60262150A (ja) * 1984-06-11 1985-12-25 Nippon Telegr & Teleph Corp <Ntt> 三層レジスト用中間層材料及びそれを用いた三層レジストパタン形成方法
US4519872A (en) * 1984-06-11 1985-05-28 International Business Machines Corporation Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
US4601913A (en) * 1984-06-27 1986-07-22 International Business Machines Corporation Underlay surface modification to control resin glass polymerization
GB2175442B (en) * 1985-05-15 1989-05-24 Stc Plc Laser manufacture
US4895630A (en) * 1985-08-28 1990-01-23 W. H. Brady Co. Rapidly removable undercoating for vacuum deposition of patterned layers onto substrates
US4662989A (en) * 1985-10-04 1987-05-05 Honeywell Inc. High efficiency metal lift-off process
US4912018A (en) * 1986-02-24 1990-03-27 Hoechst Celanese Corporation High resolution photoresist based on imide containing polymers
US4689113A (en) * 1986-03-21 1987-08-25 International Business Machines Corporation Process for forming planar chip-level wiring
US4732841A (en) * 1986-03-24 1988-03-22 Fairchild Semiconductor Corporation Tri-level resist process for fine resolution photolithography
US4867838A (en) * 1986-10-27 1989-09-19 International Business Machines Corporation Planarization through silylation
US4816112A (en) * 1986-10-27 1989-03-28 International Business Machines Corporation Planarization process through silylation
JP2545450B2 (ja) * 1988-10-24 1996-10-16 富士通株式会社 半導体装置の製造方法
US5198298A (en) * 1989-10-24 1993-03-30 Advanced Micro Devices, Inc. Etch stop layer using polymers
FR2658976A1 (fr) * 1990-02-23 1991-08-30 Schiltz Andre Procede de lift-off (enlevement d'une couche par decollement d'une couche sous-jacente) mecanique.
US5234539A (en) * 1990-02-23 1993-08-10 France Telecom (C.N.E.T.) Mechanical lift-off process of a metal layer on a polymer
CA2062479A1 (en) * 1991-03-20 1992-09-21 Mark Lelental Photoresist pattern-forming process suitable for integrated circuit production
US5240878A (en) * 1991-04-26 1993-08-31 International Business Machines Corporation Method for forming patterned films on a substrate
US5209815A (en) * 1991-06-06 1993-05-11 International Business Machines Corporation Method for forming patterned films on a substrate
US5395740A (en) * 1993-01-27 1995-03-07 Motorola, Inc. Method for fabricating electrode patterns
WO1996019826A1 (en) * 1994-12-20 1996-06-27 National Semiconductor Corporation A method of fabricating integrated circuits using bilayer dielectrics
EP0911697A3 (de) * 1997-10-22 1999-09-15 Interuniversitair Microelektronica Centrum Vzw Fluorierte harte Maske für die Mikrostrukturierung von Polymeren
US6300042B1 (en) 1998-11-24 2001-10-09 Motorola, Inc. Lithographic printing method using a low surface energy layer
JP2003101360A (ja) * 2001-09-19 2003-04-04 Murata Mfg Co Ltd 弾性表面波素子の電極パターン形成方法
US6902871B2 (en) * 2002-10-03 2005-06-07 Lumera Corporation Method for manufacturing polymer microstructures and polymer waveguides
US7129590B2 (en) * 2003-05-14 2006-10-31 Intel Corporation Stencil and method for depositing material onto a substrate
US7205228B2 (en) * 2003-06-03 2007-04-17 Applied Materials, Inc. Selective metal encapsulation schemes
JP2006002243A (ja) * 2004-06-21 2006-01-05 Seiko Epson Corp マスク、マスクの製造方法、成膜方法、電子デバイス、及び電子機器
KR20100072191A (ko) * 2007-09-11 2010-06-30 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 전자 장치의 제조 방법
KR101263327B1 (ko) * 2011-05-06 2013-05-16 광주과학기술원 레이저 유도 이온 가속용 박막 부재 제조방법 및 이를 이용한 박막 표적 및 그 제조방법
US20130171369A1 (en) * 2012-01-02 2013-07-04 Brilliant Sensing Technology Co., Ltd. Method for manufacturing electrode pattern of disposable electrochemical sensor strip
US11271367B1 (en) * 2014-12-05 2022-03-08 Ii-Vi Delaware, Inc. Method to form a self-aligned evaporated metal contact in a deep hole and VCSEL with such contact
JP2018094844A (ja) * 2016-12-15 2018-06-21 キヤノン株式会社 パターン状膜の形成方法
CN108323014B (zh) * 2018-03-09 2024-04-05 广东华恒智能科技有限公司 一种覆膜机

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3002848A (en) * 1960-02-04 1961-10-03 Dow Corning Method of selectively coating surfaces
US3113896A (en) * 1961-01-31 1963-12-10 Space Technology Lab Inc Electron beam masking for etching electrical circuits
US3867216A (en) * 1972-05-12 1975-02-18 Adir Jacob Process and material for manufacturing semiconductor devices
US3795557A (en) * 1972-05-12 1974-03-05 Lfe Corp Process and material for manufacturing semiconductor devices
US3873361A (en) * 1973-11-29 1975-03-25 Ibm Method of depositing thin film utilizing a lift-off mask

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0096096A1 (de) * 1982-06-14 1983-12-21 Ibm Deutschland Gmbh Verfahren zur Einstellung des Kantenwinkels in Polysilicium
EP0126594A1 (de) * 1983-05-13 1984-11-28 Sharp Kabushiki Kaisha Verfahren zur Erzeugung eines optischen Speicherelements

Also Published As

Publication number Publication date
FR2310633A1 (fr) 1976-12-03
IT1063426B (it) 1985-02-11
JPS5636707B2 (de) 1981-08-26
JPS51136538A (en) 1976-11-26
DE2617914A1 (de) 1976-11-18
GB1482898A (en) 1977-08-17
US4004044A (en) 1977-01-18
FR2310633B1 (de) 1980-10-24

Similar Documents

Publication Publication Date Title
DE2617914C2 (de) Verfahren zum Herstellen von Mustern eines dünnen Films auf einem Substrat bei der Herstellung von integrierten Schaltungen
EP0012859B1 (de) Verfahren zum Aufbringen eines Dünnfilmmusters auf ein Substrat
DE2460988C2 (de) Verfahren zum Niederschlagen eines Musters aus einem dünnen Film auf einem anorganischen Substrat
DE2448535C2 (de) Verfahren zum Niederschlagen dünner leitfähiger Filme auf einem anorganischen Substrat
DE2754396C2 (de)
DE2709986C2 (de) Verfahren zum Herstellen einer koplanaren Schichtstruktur
EP0283546B1 (de) Verfahren zum Herstellen beliebig geformter mikromechanischer Bauteile aus planparallelen Platten aus Polymermaterial oder beliebig geformter Duchführungsöffnungen in denselben
EP0002669B1 (de) Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE3203898C2 (de)
EP0008359A2 (de) Verfahren zum Herstellen einer Dünnfilmstruktur
DE2655937A1 (de) Verfahren zum planaren isolieren von leitungsmustern, durch chemischen niederschlag aus der dampfphase
DE2746778A1 (de) Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen
DE2738384A1 (de) Verfahren zur herstellung eines halbleiters
DE69834686T2 (de) Metallisierung in Halbleitervorrichtungen
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
EP0056845B1 (de) Strukturierung von Metalloxidmasken, insbesondere durch reaktives Ionenstrahlätzen
DE2227344A1 (de) Verfahren zum aufbringen einer selektiv geaetzten, organischen schicht auf eine halbleiteroberflaeche
DE2432719B2 (de) Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens
EP0606607A1 (de) Verfahren zur Herstellung eines Vielschichtkondensators
DE3638799A1 (de) Verfahren zum elektrischen miteinanderverbinden von leitern auf einem substrat sowie dafuer geeignetes substrat
EP0166893A1 (de) Trockenätzverfahren
DE3034980A1 (de) Verfahren zur herstellung von verbundkoerpern
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE2703473C2 (de)

Legal Events

Date Code Title Description
OD Request for examination
8125 Change of the main classification
8126 Change of the secondary classification
D2 Grant after examination
8339 Ceased/non-payment of the annual fee