DE2227344A1 - Verfahren zum aufbringen einer selektiv geaetzten, organischen schicht auf eine halbleiteroberflaeche - Google Patents

Verfahren zum aufbringen einer selektiv geaetzten, organischen schicht auf eine halbleiteroberflaeche

Info

Publication number
DE2227344A1
DE2227344A1 DE2227344A DE2227344A DE2227344A1 DE 2227344 A1 DE2227344 A1 DE 2227344A1 DE 2227344 A DE2227344 A DE 2227344A DE 2227344 A DE2227344 A DE 2227344A DE 2227344 A1 DE2227344 A1 DE 2227344A1
Authority
DE
Germany
Prior art keywords
layer
photoresist
polyimide
ozone
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2227344A
Other languages
English (en)
Other versions
DE2227344B2 (de
DE2227344C3 (de
Inventor
Gene Stoddard Alberts
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2227344A1 publication Critical patent/DE2227344A1/de
Publication of DE2227344B2 publication Critical patent/DE2227344B2/de
Application granted granted Critical
Publication of DE2227344C3 publication Critical patent/DE2227344C3/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

Böblingen, 26. Mai 1972 oe-fr
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtl. Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: BU 970 024
Verfahren zum Aufbringen einer selektiv geätzten, organischen Schicht auf eine Halbleiteroberfläche
Die Erfindung betrifft ein Verfahren zum Aufbringen einer geätzte öffnungen aufweisenden, organischen Schutzschicht auf die Oberfläche einer Halbleiteranordnung, wobei auf die Schutzschicht eine Maskierungsschicht aus Photolack in einem den öffnungen' entsprechenden Muster aufgebracht wird.
An sich ist es bekannt, Metalloberflächen mit einer organischen Schutzschicht zu überziehen und an bestimmten Stellen die Schutzschicht durch ein Ätzmittel zu entfernen. Ein derartiges Verfahren ist beispielsweise in der US-Patentschrift 3 331 718 beschrieben. Bei diesem Verfahren werden elektrische Kabel, deren Leiter aus Aluminium bestehen, mit einer Schutzschicht aus PoIyimid überzogen, die sodann an den gewünschten Stellen durch Ätzen mit einer wässrigen Alkalihydroxidlösung wieder entfernt wird. Das Verfahren ist in diesem Fall anwendbar, trotzdem auch die Aluminiumleiter des Kabels von der Ätzlösung angegriffen werden, da das Alkalihydroxid das Polyimid viel schneller ätzt als das Aluminium.
Die Verwendung von Schutzschichten dieser Art bei der Herstellung von integrierten Schaltungen wird zwar seit langem angestrebt, ist jedoch bisher nicht in befriedigender Weise möglich gewesen, da die auf der Oberfläche eines Halbleiterbauelementes aufgebrachten Leiterzüge, die gewöhnlich aus Aluminium bestehen, nur
20 988 2/0996
eine Dicke von etwa 10 000 S haben, was zur Folge hätte, daß schon durch einen geringen Angriff des Ätzmittels zuviel Material des Leiters abgetragen würde. Ein weiterer Nachteil der Alkalihydroxidätzung ist, daß voll ausgehärtetes Polyimid sich damit nicht mehr ätzen läßt. Es ist deshalb notwendig, die Polyimidschichten vor dem Ätzen nur teilweise auszhärten und den Aushärtevorgang nach dem Ätzen in einem zusätzlichen Prozeßschritt zu vollenden.
Obwohl also die Ätztechnik schon weit entwickelt ist, fehlt bisher noch ein Ätzprozeß, mit dem chemisch inerte, organische Schichten selektiv entfernt werden können, ohne dabei anorganische Materialien, z.B. Metalle, anzugreifen.
Aufgabe der Erfindung ist es, ein Verfahren zum Aufbringen einer organischen Schutzschicht auf der Oberfläche einer Halbleiteranordnung anzugeben, bei welcher das Ätzen von öffnungen durchgeführt werden kann, ohne daß dabei die leitende oder isolierende Oberfläche der Halbleiteranordnung durch das Ätzmittel angegriffen werden. Gemäß der Erfindung wird diese Aufgabe mit einem Verfahren der eingangs genannten Art dadurch gelöst, daß als Schutzschicht eine chemisch inerte, organische Schicht aufgebracht wird und daß die nicht maskierten Gebiete der chemisch inerten, organischen Schicht und die Maskierungsschicht gleichzeitig mit Ozon entfernt werden.
Aus einer Veröffentlichung im IBM Technical Disclosure Bulletin, Januar 1968, Seite 1260 ist es zwar bekannt, Photolack mit Hilfe von Ozon von Halbleiterplättchen zu entfernen, doch ist bei dem erfindungsgemäßen Verfahren die gleichzeitige Entfernung von Photolack und der nicht abgedeckten Bereiche der organischen Schutzschicht von besonderem Vorteil, da die ganze Ätzung in einem Schritt durchgeführt werden kann.
Das erfindungsgemäße Verfahren ist in vorteilhafter Weise so ausgebildet, daß als Schutzschicht eine Schicht aus Polyimid
209887/0996
BU 970 024
aufgebracht wird.
Eine andere vorteilhafte Ausbildung des erfindungsgemäßen Verfahrens besteht darin, daß als Schutzschicht eine Schicht aus Photolack aufgebracht wird.
Vorteilhaft bei dem erfindungsgemäßen Verfahren ist es ferner, daß die Oberfläche der Halbleiteranordnung in den Bereichen der zu ätzenden Öffnungen aus einem von Ozon nicht angegriffenen Material, vorzugsweise aus Aluminium oder aus SiO2, hergestellt wird.
Eine vorteilhafte Ausbildung des Verfahrens wird ferner darin gesehen, daß die Ozoneinwirkung bei erhöhter Temperatur, vorzugsweise etwa 100 0C, durchgeführt wird.
Die Erfindung wird anhand von Ausführungsbeispielen beschrieben, die durch Zeichnungen erläutert werden.
Die Fign. 1-4 zeigen im Querschnitt einen Ausschnitt aus einem Siliciumplättchen in verschiedenen Stufen des Herstellungsprozesses.
Die Fig. 1 zeigt einen Siliciumwafer 10 mit einem Muster von Leiterzügen, die aus einer aufgedampften Aluminiumschicht 12 von etwa 10 000 8 Dicke hergestellt worden sind. Eine Passivierungsschicht 14 aus Polyimid mit einer Schichtdicke von etwa 10 000 Ä bedeckt die Aluminiumschicht 12 und das freiliegende Silicium des Plättchens 10. Die Polyimidschicht 14 kann nach wohlbekannten Methoden, z.B. Aufspinnen oder Siebdruck, aufgebracht werden. Die Schicht darf voll ausgehärtet werden, da das Verfahren in der Lage ist, voll ausgehärtetes Polyimid zu ätzen. Durch die Polyimidschicht 14 sollen Kontaktlöcher zu den aus" Aluminium bestehenden Verbindungen 12 hergestellt werden. Es wird davon ausgegangen, daß das Siliciumplättchen integrierte Schaltkreise mit den entsprechenden Transistoren, Dioden und Widerständen
209887/0 99 6 BU 970 024 ' * ■
enthält. Die zugehörigen Diffusionsgebiete sind In der Zeichnung nicht gezeigt.
Um die Kontaktlöcher, die normalerweise einen Durchmesser von etwa 70 ρ haben, in der Polyimidschicht 14 herzustellen, wird eine Photolackschicht 16 ungefähr 10 000 S dick auf die Polyimidschicht 14 aufgeschleudert. Wie in Fig. 2 gezeigt ist, wird nun in der Photolackschicht 16 mit den üblichen photolithographischen Methoden durch Belichten und Entwickeln das Muster der gewünschten Kontaktlöcher 18 hergestellt. Dann ist das Siliciumplättchen, wie es Fig. 2 zeigt, vorbereitet, der Einwirkung des Ozons ausgesetzt zu werden.
Die Fign. 3 und 4 zeigen die Ergebnisse des Ozonangriffs, der
am besten bei einer Temperatur von 100 C erfolgt. Das Ozon kann erzeugt werden, indem ein Sauerstoffstrom von etwa 5 cm" pro Minute durch einen im Handel erhältlichen Ozonisator strömt. Das Ozon greift die Polyimidschicht 14 an den nicht von Photolack beschichteten Stellen, entsprechend den Kontaktlöchern 18, an. Gleichzeitig mit dem Ätzen der Kontaktlöcher in die Polyimidschicht 14 wird auch, wie die Fig. 3 zeigt, die Photolackschicht 16 durch das Ozon angegriffen.
Wenn, wie die Fig. 4 zeigt, die Kontaktlöcher 18 fertiggeätzt sind, läßt man das Ozon noch so lange einwirken, bis der Photolack vollständig entfernt ist. Normalerweise ist die Entfernung des Photolacks gleichzeitig mit dem Ätzen der Kontaktlöcher 18 beendet. Da das Ozon die verbliebene Polyimidschicht 14 angreifen wird, wenn der Photolack entfernt ist und die Polyimidschicht zur Passivierung benötigt wird, sollte in der Praxis die Photolackschicht 16 so dick aufgetragen werden, daß eine Polyimidschicht 14 genügender Dicke übriggeblieben ist, wenn die Kontaktlöcher 18 offen sind. Ein bequemer Weg, um dieses Ergebnis mit Sicherheit zu erzielen, ist es die Polyimidschicht 14 von vornherein etwas dicker zu machen als für die Passivierung des integrierten Schaltkreises notwendig ist. Dann
209882/0996
BU 970 024
tritt kein Problem auf, wenn nach der Entfernung der Photolackschicht 16 noch etwas von der Polyimidschicht 14 abgetragen wird.
Sind die Kontaktlöcher 18 bis zum Aluminiumleiterzug 12 durchgeätzt, so ist überätzen unkritisch, da Ozon das Aluminium nicht angreift. Die einzige Wirkung, die das Ozon auf das Aluminium hat, ist eine sehr dünne Aluminiumoxidschicht auf seiner Oberfläche zu bilden. Diese Aluminiumoxidschicht ist unkritisch, da sie bei den nachfolgenden Metallisierungsschritten abgetragen wird.
Die folgenden Beispiele sollen die Erfindung genauer erläutern. Beispiel 1
Ein Muster soll in eine Polyimidschicht von ungefähr 10 000 8 Dicke, die sich auf einer aufgedampften Aluminiumschicht von ungefähr 10 000 8 Dicke befindet, geätzt werden. Eine im Handel erhältliche RC-5057 Polyimidlösung der Firma DuPont wird verdünnt im Verhältnis 3 Gewichtsteile Polyimidlösung zu 1 Teil N-Methyl-2-pyrrolidon. Die so verdünnte Polyimidlösung wird bei 2000 UPM innerhalb von 6 Minuten aufgeschleudert. Die erhaltene Polyimidschicht wird durch 1/2-stündiges Erhitzen bei 400 0C vollständig gehärtet. Eine Schicht von KTFR-Photolack der Eastman Kodak Company, verdünnt im Verhältnis 3 Gewichtsteile Photolack zu 4 Teilen Xylol wird auf die Polyimidschicht bei 3600 UPM innerhalb 1 Minute aufgeschleudert. Der Photolack wird bei 95 0C 20 Minuten lang vorgeheizt. Ein Muster von Löchern in einem Durchmesser von 10 ρ wird mit den üblichen photolithographischen Methoden in der Photolackschicht erzeugt. Anschließend wird bei 170 0C eine Stunde lang nachgeheizt. Das Halbleiterplättchen wird dann in einen Ozonisator, z.B. in die Plasma Machine, Model 1101, der International Plasma Corporation, gestellt und 80 Sekunden lang geätzt, indem bei 1000 Watt
Lnute, die einen :
20988 2/0996
5 cm Sauerstoff pro Minute, die einen Druck von 5 bis 10 Torr
BU 970 024
- 6 erzeugen, eingeleitet werden.
Eine nachfolgende Inspektion zeigt, daß der Photolack vollständig entfernt worden ist, die Polyimidschicht bis zum Aluminium durchgeätzt worden ist und die Löcher die vorgegebene Dimension haben. Die stehengebliebene Polyimidschicht ist unversehrt und bei 400-facher Vergrößerung ist kein Angriff der 10 000 8 dicken Aluminiumschicht feststellbar. Das Beispiel zeigt, daß das Verfahren dazu verwendet werden kann, Kontaktlöcher in Passivierungsschichten für integrierte Schaltkreise aus Polyimid zu ätzen, da man mit dem Prozeß Löcher mit 10 u Durchmesser geätzt werden können, während die üblichen Kontaktlöcher einen Durchmesser von 60 u haben.
Beispiel 2
Das im ersten Beispiel beschriebene Verfahren wird wiederholt, jedoch wird in diesem Fall ein positiver Photolack sowohl für die organische Schutzschicht als auch zum Maskieren dieser Schutzschicht verwendet. AZ-1350H-Photolack der Firma Shipley Company, Inc. wird auf ein Halbleiterplättchen bei 3400 UPM innerhalb 1 Minute aufgeschleudert, dann wird 1 Stunde geheizt bei 160 0C, um die Schutzschicht herzustellen, die in diesem Fall auf einer 10 000 A* dicken ein Siliciumplättchen bedeckenden SiO2~Schicht aufgebracht wird. Nun wird eine zweite Schicht Photolack aufgeschleudert, 15 Minuten bei 85 °C geheizt, durch eine Maske mit einem Lochmuster mit Löchern von 10 u Durchmesser belichtet, entwickelt, und schließlich 30 Minuten lang bei 135 0C nachgeheizt. Das Siliciumplättchen wird dann dem Ozon, wie in Beispiel 1 beschrieben, ausgesetzt.
Die nachfolgende Prüfung zeigt, daß das Muster mit den im Durchmesser 10 u messenden Löchern in die erste Photolackschicht bis zum SiO2 durchgeätzt, die zweite Photolackschicht entfernt und das SiO, nicht angegriffen wurde. Das Beispiel zeigt, daß die
209882/0996
BU 970 024
22273«
Erfindung auch anwendbar ist für von Polyimid verschiedene Kunststoffe, daß sowohl Positiv- als auch Negativphotolack verwendet werden kann und daß das Substrat nicht Aluminium sein muß. Werden andere organische Materialien zum Abdecken, andere Maskierungsschichten, und andere Substrate, wie oben beschrieben, eingesetzt, so erhält man ähnlich vorteilhafte Resultate.
Zusammengefaßt läßt sich sagen, daß mit dem vorgeschlagenen Verfahren hochtemperaturbeständige und chemisch widerstandsfähige organische Isoliermaterialien wie Polyimid, die einen z.B. aus Aluminium bestehenden Metallfilm abdecken, geätzt werden können. Wird ein organisches Material, wie z.B. Photolack, zum Maskieren benützt, so kann die Maskierungsschicht gleichzeitig mit dem Ätzvorgang entfernt werden. Dadurch wird ein zusätzlicher Verfahrensschritt zur Entfernung des Photolacks gespart. Das Verfahren ist besonders geeignet für die Herstellung integrierter Schaltkreise, ist jedoch nicht auf dieses Anwendungsgebiet beschränkt.
2 0 9882/0996 BU 970 024

Claims (1)

  1. PATEHTAM SPRÜCHE
    Verfahren zum Aufbringen einer geätzte Öffnungen aufweisenden, organischen Schutzschicht auf die Oberfläche einer Halbleiteranordnung, wobei auf der Schutzschicht eine Maskierungsschicht aus Photolack in einem den Öffnungen entsprechenden Muster aufgebracht wird, dadurch gekennzeichnet, daß als Schutzschicht (14) eine chemisch inerte, organische Schicht aufgebracht wird und daß die nicht maskierten Gebiete der chemisch inerten, organischen Schicht (14) und die Maskierungsschicht (16) gleichzeitig mit Ozon entfernt werden.
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Schutzschicht (14) eine Schicht aus Polyimid aufgebracht wird.
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Schutzschicht (14) eine Schicht aus Photolack aufgebracht wird.
    Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Oberfläche der Halbleiteranordnung in den Bereichen der zu ätzenden Öffnungen (18) aus einem mit Ozon nicht reagierenden Material, vorzugsweise aus Aluminium oder aus Siliciumdioxid, hergestellt wird.
    Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Ozoneinwirkung bei erhöhter Temperatur, vorzugsweise bei etwa 100 0C, durchgeführt wird.
    BU 970 024 209882/0996
DE19722227344 1971-06-29 1972-06-06 Verfahren zum aetzen von oeffnungen in eine schicht aus organischem material Granted DE2227344B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15797071A 1971-06-29 1971-06-29
US15797071 1971-06-29

Publications (3)

Publication Number Publication Date
DE2227344A1 true DE2227344A1 (de) 1973-01-11
DE2227344B2 DE2227344B2 (de) 1976-12-09
DE2227344C3 DE2227344C3 (de) 1977-08-04

Family

ID=22566139

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722227344 Granted DE2227344B2 (de) 1971-06-29 1972-06-06 Verfahren zum aetzen von oeffnungen in eine schicht aus organischem material

Country Status (7)

Country Link
US (1) US3767490A (de)
JP (1) JPS5144065B1 (de)
CA (1) CA955508A (de)
DE (1) DE2227344B2 (de)
FR (1) FR2144291A5 (de)
GB (1) GB1327718A (de)
IT (1) IT960607B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0010657A1 (de) * 1978-10-18 1980-05-14 General Electric Company Selektives Ätzen von polymeren, Silicone enthaltenden Stoffen in einem reaktiven Plasma

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3890176A (en) * 1972-08-18 1975-06-17 Gen Electric Method for removing photoresist from substrate
US3871930A (en) * 1973-12-19 1975-03-18 Texas Instruments Inc Method of etching films made of polyimide based polymers
NL7607298A (nl) * 1976-07-02 1978-01-04 Philips Nv Werkwijze voor het vervaardigen van een inrichting en inrichting vervaardigd volgens de werkwijze.
US4092442A (en) * 1976-12-30 1978-05-30 International Business Machines Corporation Method of depositing thin films utilizing a polyimide mask
US4292384A (en) * 1977-09-30 1981-09-29 Horizons Research Incorporated Gaseous plasma developing and etching process employing low voltage DC generation
US4208242A (en) * 1978-10-16 1980-06-17 Gte Laboratories Incorporated Method for color television picture tube aperture mask production employing PVA and removing the PVA by partial carmelizing and washing
DE3027941A1 (de) * 1980-07-23 1982-02-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von reliefstrukturen aus doppellackschichten fuer integrierte halbleiterschaltungen, wobei zur strukturierung hochenergetische strahlung verwendet wird
EP0057738B1 (de) * 1981-02-07 1986-10-15 Ibm Deutschland Gmbh Verfahren zum Herstellen und Füllen von Löchern in einer auf einem Substrat aufliegenden Schicht
US4411735A (en) * 1982-05-06 1983-10-25 National Semiconductor Corporation Polymeric insulation layer etching process and composition
JPH03156233A (ja) * 1989-11-14 1991-07-04 Matsushita Seiko Co Ltd レンジフード
US6858526B2 (en) * 1998-07-14 2005-02-22 Micron Technology, Inc. Methods of forming materials between conductive electrical components, and insulating materials
US6333556B1 (en) * 1997-10-09 2001-12-25 Micron Technology, Inc. Insulating materials
TW473759B (en) * 2000-02-18 2002-01-21 Acer Display Tech Inc Fabrication method for ribs of plasma display panel
JP2002118049A (ja) * 2000-10-06 2002-04-19 Hitachi Ltd 半導体集積回路装置の製造方法
US20050279453A1 (en) 2004-06-17 2005-12-22 Uvtech Systems, Inc. System and methods for surface cleaning

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2443373A (en) * 1943-08-20 1948-06-15 Victor N Borsoff Method of removing carbon and carbonaceous matter
US3705055A (en) * 1970-09-18 1972-12-05 Western Electric Co Method of descumming photoresist patterns

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0010657A1 (de) * 1978-10-18 1980-05-14 General Electric Company Selektives Ätzen von polymeren, Silicone enthaltenden Stoffen in einem reaktiven Plasma

Also Published As

Publication number Publication date
FR2144291A5 (de) 1973-02-09
DE2227344B2 (de) 1976-12-09
JPS5144065B1 (de) 1976-11-26
CA955508A (en) 1974-10-01
GB1327718A (en) 1973-08-22
US3767490A (en) 1973-10-23
IT960607B (it) 1973-11-30

Similar Documents

Publication Publication Date Title
DE2460988C2 (de) Verfahren zum Niederschlagen eines Musters aus einem dünnen Film auf einem anorganischen Substrat
DE2227344A1 (de) Verfahren zum aufbringen einer selektiv geaetzten, organischen schicht auf eine halbleiteroberflaeche
DE2754396C2 (de)
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE2661097C2 (de)
DE2227344C3 (de)
DE2448535A1 (de) Verfahren zum niederschlagen eines duennen filmes unter verwendung einer abloesbaren maske
DE3203898C2 (de)
DE2617914A1 (de) Verfahren zum herstellen von mustern duenner filme unter verwendung von abloesbaren masken
DE2722557A1 (de) Verfahren zum aufbringen von metallisierungsmustern auf einem halbleitersubstrat
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2953117A1 (en) Fabrication of integrated circuits utilizing thick high-resolution patterns
DE2326314A1 (de) Verfahren zur herstellung einer passivierenden schicht mit wenigstens einer kontaktoeffnung
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE2629996A1 (de) Verfahren zur passivierung und planarisierung eines metallisierungsmusters
DE10237522A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2618937B2 (de) Ätzmittel für Polymerisatharze, insbesondere für die Halbleiterherstellung, und Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung dieses Ätzmittels
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE10146476A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Passivierungsfilm und einem Pufferüberzugsfilm
DE19620677B4 (de) Verfahren zur Bildung eines SOG-Films bei einem Halbleiterbauelement und Halbleiterbauelement mit einem SOG-Film
DE2425379A1 (de) Molybdaen-aetzmittel

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee