DE2020531C2 - Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren - Google Patents
Verfahren zur Herstellung von Silizium-Höchstfrequenz-PlanartransistorenInfo
- Publication number
- DE2020531C2 DE2020531C2 DE2020531A DE2020531A DE2020531C2 DE 2020531 C2 DE2020531 C2 DE 2020531C2 DE 2020531 A DE2020531 A DE 2020531A DE 2020531 A DE2020531 A DE 2020531A DE 2020531 C2 DE2020531 C2 DE 2020531C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- zone
- silicon dioxide
- dioxide layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 5
- 229910052710 silicon Inorganic materials 0.000 title claims description 5
- 239000010703 silicon Substances 0.000 title claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004922 lacquer Substances 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/113—Nitrides of boron or aluminum or gallium
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/114—Nitrides of silicon
Description
Die Erfindung betrifft ein Verfahren nach dem Oberbegriff von Anspruch 1.
Ein solches Verfahren ist aus der Zeitschrift »IBM Technical Disclosure Bulletin«, Bd. 11, Nr. 7, Dezember
1968, Seiten 864 und 865 bekannt. Mit dem bekannten Verfahren wird die Genauigkeit bei der Herstellung von
Transistoren kleiner Abmessungen dadurch verbessert, daß die gegenseitige Lage vom Emitter- und Basiskontaktfenster
durch ein und dieselbe Maske festgelegt wird.
Bei Höchstfrequenztransistoren mit einem Aufbau in der sogenannten »Kammstruktur« hängen von der
erzielbaren Kleinheit der Abmessungen besonders die Emitterumfangslänge, die Basisquerschnittsfläche und
der Basiswiderstand ab. Bei diesen Transistoren sollen nämlich die streifenförmigen Emitterzonen mit ihren
Emitterkontaktelektroden möglichst dicht neben den streifenförmigen Basiskontaktelektroden liegen, um
eine große Emitterumfangslänge bei kleiner Basisquerschnittsfläche zu erzielen. Außerdem sollen die Emitterzonenstreifen
schmal und der Abstand zwischen ihnen klein sein, um einen geringen Basiswiderstand zu
erreichen.
Bei dem aus der o.a. IBM-Zeitschrift bekannten Verfahren werden zunächst mittels einer Photolackmaske
in die zweite Siliziumdioxidschicht alle gewünschten Fenster gleichzeitig eingeätzt und durch ein weiteres
Ätzen diese Fenster durch die Siliziumnitridschicht bis zui ersten Siliziumdioxidschicht geöffnet. Auf die so
behandelte Halbleiterscheibe kann noch eine zusätzliche Siliziumdioxidschicht ganzflächig, d. h. einschließlich
der Fenster abgeschieden werden. Anschließend
ίο werden zuerst die Basiskontaktfenster bis zur Oberfläche
der Basiszone durchgeätzt, dann das Enitterfenster
geöffnet und die Emitterzone eindiffundiert. Dazu ist jedoch ein erneutes Abdecken der bereits geöffneten
Basiskontaktfenster mittels einer hochtemperaturbeständigen Schicht notwendig. Die Basiskontaktfenster
müssen nach der Eindiffusion der Emitterzone wiederum freigeätzt werden. Nach diesem Verfahren werden
somit die Basiskontaktfenster mindestens zweimal geätzt. Bekanntlich treten bei jedem Ätzvorgang
unerwünschte Unterätzungen ein, die die Genauigkeit der erzeugten Abmessungen verringern. Bei einer
angestrebten Konturengenauigkeit von weniger als 1 μπι sind Mehrfachätzungen von Kontaktfenstern
wegen der entstehenden Unterätzungen untragbar.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung von Siliziumhöchstfrequenz-Planartransistoren
anzugeben, bei dem die Positionierung und die Schärfe der vorgesehenen Strukturen mit
einer Genauigkeit von Bruchteilen von 1 μπι erreicht
jo werden kann.
Diese Aufgabe wird mittels eines Verfahrens nach dem Oberbegriff von Anspruch 1 durch die in dem
kennzeichnenden Teil des Anspruchs 1 angegebene Ausbildung gelöst.
Bei dem Verfahren nach der Erfindung werden einerseits die Vorteile des o. ä. bekannten Verfahrens
erhallen.
So ist durch die Verwendung von Siliziumdioxid- und Siliziumnitridschichten ein selektives Ätzen dieser
Schichten möglich. Muster, die mittels einer Photolackmaske und Ätzen in die oberste, zweite Siliziumdioxidschicht
eingebracht werden, können als Maske zur Ätzung der darunterliegenden Siliziumnitridschicht
benutzt werden und die dadurch erhaltenen Muster in der Siliziumnitridschicht können wiederum als Maske
zur Ätzung der darunterliegenden ersten Siliziumdioxidschicht benutzt werden. Durch die Lagegenauigkeit
der ersten Photolackmaske ist somit die Lagegenauigkeit aller zu erzeugender Fenster gegeben. Fehler in der
gegenseitigen Positionierung von Emitterfenster und Basiskontaktfenster, wie sie bei der Anwendung zweier
Photolackmasken zur Erzeugung von Basiskontaktfenstern einerseits und eines Emitterfensters andererseits
auftreten, werden vermieden. Dadurch, daß bei dem Verfahren nach der Erfindung die noch nicht zur
Oberfläche der Basiszone durchgehenden Basiskontaktfenster durch eine erste Photolackschicht abgedeckt
werden, dann das Emitterfenster durch Ätzen geöffnet und die Emitterzone eindiffundiert wird, anschließend
das Emitterfenster durch eine zweite Photolackschicht abgedeckt wird und dann die Basiskontaktfenster durch
Ätzen bis zur Oberfläche der Basiszone geöffnet werden, wird andererseits außerdem der Vorteil
erreicht, daß die auf der Oberfläche der Basiszone liegende erste Siliziumdioxidschicht sowohl bei der
Öffnung des Emitterfensters als auch bei der Öffnung der Basiskontaktfenster jeweils nur einmal geätzt wird,
so daß die dabei entstehenden Unterätzungen minimali-
siert werden. Somit kann nicht nur die Lagegenauigkeit,
sondern auch die Konturenschärfe der anzubringenden Emitterzone, Emitter- und Basiskontaktelektroden
soweit erhöht werden, daß Abmessungen auf Bruchteile von 1 μιτι eingehalten werden können. Eine Minimierung
der Unterätzung wirkt sich nicht nur günstig auf die Konturenschärfe der herzustellenden Kontaktelektroden
aus, vielmehr wird dadurch gleichzeitig die Zuverlässigkeit der erzeugten Kontakte verbessert.
Eine Weiterbildung des Verfahrens nach der Erfindung ist im kennzeichnenden Teil des Anspruchs 2
angegeben. In der angegebenen Dicke läßt sich eine Schicht aus Siliziumnitrid auf eine Siliziumdioxidschicht
aufbringen, die auf dieser gut haftet. Dabei ist die hierzu erforderliche Temperatur so niedrig, daß die Weiterdiffusion
der bereits in den Halbleiterkörper eingebrachten Dotierstoffe vernachlässigbar ist. Auch ist die
Termdichte einer Siliziumnitridschicht ausreichend niedrig, so daß von ihr keine störenden Oberflächeneinflüsse
ausgehen. Außerdem wirkt die Siliziumnitridschicht in vorteilhafter Weise passivierend auf die
Halbleiteroberfläche und ist auch hochtemperaturbeständig, was im Hinblick auf vorzunehmende Diffusionen
und Oxidationen von Bedeutung ist.
Anhand der Figuren wird im folgenden in einem Ausführungsbeispiel das Verfahren nach der Erfindung
näher erläutert.
Die Fig. 1 bis 9 zeigen Schnitte durch einen Höchstfrequenztransistor nach verschiedenen Verfahrensschritten
seiner Herstellung nach der Erfindung.
Auf einen N-Ieitenden, die Kollektorzone ergebenden und eine P-Ieitende, z. B. bor-dotierte Zone 11
(Basiszone) aufweisenden Halbleiterkörper 10 aus Silizium wird über der Basiszone 11 eine etwa 0,2 μΐη
dicke Siliziumdioxidschicht 13 aufgebracht. Diese Siliziumdioxidschicht 13 wird mit einer etwa 0,1 μιη
dicken Siliziumnitridschicht 15 und diese mit einer ebenfalls etwa 0,1 μιτι dicken pyrolytischen Oxidschicht
17 beschichtei, vgl. F i g. 1.
Der in der Fig. 1 dargestellte beschichtete Halbleiterkörper wird mit einer lichtempfindlichen Lackschicht
19 versehen, in die durch Belichten und Entwickeln streifenförmige öffnungen 21, 23, 25
eingebracht werden. Durch Ätzen mit Flußsäure werden die Öffnungen 21, 23, 25 der Photolackmaske
durch die Oxidschicht 17 bis zur Siliziumnitridschicht 15 vertieft. Dabei greift die Flußsäure die Siliziumnitridschicht
15 nicht an (F i g. 2).
Die Photola-.:kschicht 19 wird durch Spülen entfernt.
Dann werden die Öffnungen 21, 23, 25 durch Ätzen mit heißer Phosphorsäure bis zur Siliziumdioxidschicht 13
vertieft. Die heiße Phosphorsäure greift bei diesem Prozeß, bei dem die pyrolytische Oxidschicht 17 als
Makse dient, die Siliziumdioxidschicht ?3 nicht an (F ig. 3).
Die Oberfläche der in der Fig. 3 dargestellten Schichtenanordnung wird erneut mit einer lichtempfind
lichen Lackschicht versehen. Diese wird durch Belichten und Entwickeln so entfernt, daß lediglich die Öffnungen
21, 25 von den verbliebenen Resten 31,35 dieser ersten
Photolackschicht bedeckt sind. Dann wird die Öffnung 23 durch Ätzen mit Flußsäure bis zur Basiszone 11
vertieft. Dabei werden auch die freiliegenden Bereiche der pyrolytischen Oxidschicht 17 abgeätzt (Fig. 4).
Die Photolackschicht 31, 35 wird entfernt. Unterhalb
der Öffnung 23 wird in die Basiszone 11 eine N-Ieitende
to Emitterzone 37 durch eindiffundieren von Phosphor eingebracht. Bei der Eindiffusion bildet sich auf der
Oberfläche der Emitterzone 37 eine Phosphorglasschicht 39 (F ig. 5).
Die in der F i g. 5 dargestellte Schichtenanordnung wird erneut mit einer lichtempfindlichen Lackschicht
versehen. Durch Belichten und Entwickeln wird erreicht, daß lediglich die Öffnung 23 von der zweiten
Photolackschicht 41 bedeckt bleibt. Dann werden die Öffnungen 21, 25 durch Ätzen mit Flußsäure bis zur
Basiszone 11 vertieft. Gleichzeitig werden die verbliebenen Bereiche der pyrolytischen Oxidschicht )7 mit
Flußsäure abgeätzt (F i g. 6).
Die Photolackschicht 41 wird entfernt. Die Phosphorglasschicht 39 wird durch ganzflächiges Überätzen der
Oberfläche in Flußsäure abgelöst (F i g. 7).
Die in der F i g. 7 dargestellte Schichtenanordnung wird mit einer Aiuminiumschicht 43 bedampft. Dann
wird auf die Aluminiumschicht 43 eine lichtempfindliche Lackschicht 45 aufgebracht, die in der F i g. 8 gestrichelt
dargestellt ist. Durch Belichten und Entwickeln wird die Photolackschicht 45 teilweise wieder so entfernt, daß
lediglich noch oberhalb der Öffnungen 21, 23, 25 und oberhalb der gewünschten Leiterbahnen, die in den
Figuren nicht dargestellt sind, die Teile 51, 53, 55 der Photolackschicht 45 zurückbleiben (F i g. 8).
Die in der Fi g. 8 freiliegenden Teile der Aluminiumschicht
43 werden abgeätzt und die restlichen Teile 51, 53,55 der Photolackschicht 45 entfernt, so daß lediglich
noch in den Kontaktöffnungen 21, 23, 25 aus Aluminium bestehende streifenförmige Kontaktelektroden 61, 63,
65 und die zugehörigen nicht dargestellten Leiterbahnen zurückbleiben (F i g. 9).
Die Verwendung der Siliziumnitridschicht 15 als
Maske sowohl für die Basiskontaktelektroden 61 und 65 als auch für die Emitterkontaktelektrode 63 ergib· eine
exakte Positionierung der Kontaktelektroden 61 und 65 in den Kontaktöffnungen 21 und 25 und der
Kontaktelektrode 63 in der Kontaktöffnung 23. Die dadurch möglichen feinen Muster besitzen bei gleicher
Emitterumfanglänge eine kleinere Basisquerschnittsfläche. Auch erhöht die passivierende Wirkung der
Siliziumnitridschicht die Stabilität. Diese Vorteile können bei Siliziumhöchstfrequenz-Plaiiartransistoren
mit »Kammstruktur« besonders ausgenutzt werden. Auf
die gleiche Weise, wie nach der vorstehenden Beschreibung die Herstellung eines NPN-Transistors
erfolgt, läßt sich auch ein PNP-Transistor herstellen.
Hierzu 2 Blatt Zeichnungen
Claims (2)
1. Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren,
bei denen auf die Oberfläche einer Zone des einen Leitungstyps, die sich in einem Halbleiterkörper des anderen entgegengesetzten
Leitungstyps befindet, übereinander eine erste Siliziumdioxidschicht, eine Siliziumnitridschicht
und eine zweite Siliziumdioxidschicht aufgebracht sind, wobei mit Hilfe einer Phololackmaske in
die zweite Siliziumdioxidschicht alle gewünschten Fenster gleichzeitig geätzt werden, und durch ein
weiteres Ätzen diese Fenster durch die Siliziumnitridschicht bis zur ersten Siliziumdioxidschicht
geöffnet werden, dadurch gekennzeichnet, daß die nachstehenden Verfahrensschritte in der
angegebenen Reihenfolge durchgeführt werden,
daß unter Abdeckung der übrigen Fenster (21, 25) mit einer ersten Photolackschicht (31, 35) durch Ätzen ein Fenster (23) durch die erste Siliziumdioxidschicht (13) bis zur Zone (11) des einen Leitungstyps geöffnet wird,
daß unter Abdeckung der übrigen Fenster (21, 25) mit einer ersten Photolackschicht (31, 35) durch Ätzen ein Fenster (23) durch die erste Siliziumdioxidschicht (13) bis zur Zone (11) des einen Leitungstyps geöffnet wird,
daß nach Ablösung der ersten Photolackschicht (31, 35) durch dieses geöffnete Fenster (23) in die Zone
(11) des einen Leitungstyps eine Zone (37) des anderen entgegengesetzten Leitungstyps eindiffundiert
wird,
daß dieses geöffnete Fenster (23) mit einer zweiten Photolackschicht (41) abgedeckt wird,
daß die übrigen, bis zur ersten Siliziumdioxidschicht (13) geöffneten Fenster (21, 25) durch Ätzen bis zur Zone (11) des einen Leitungstyps geöffnet werden, und daß nach Ablösung der zweiten Photolackschicht (41) in die bis zur Zone (11) des einen Leitungstyps geöffneten Fenster (21, 23, 25) Kontaktmetall (61,63,65) eingebracht wird.
daß die übrigen, bis zur ersten Siliziumdioxidschicht (13) geöffneten Fenster (21, 25) durch Ätzen bis zur Zone (11) des einen Leitungstyps geöffnet werden, und daß nach Ablösung der zweiten Photolackschicht (41) in die bis zur Zone (11) des einen Leitungstyps geöffneten Fenster (21, 23, 25) Kontaktmetall (61,63,65) eingebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Siliziumnitridschichl (15) in einer
Dicke von 0,1 μιη und die erste Siliziumdioxidschicht
(13) in einer Dicke von mindestens 0,2 μΐη aufgebrachtwerden.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2020531A DE2020531C2 (de) | 1970-04-27 | 1970-04-27 | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren |
CH511071A CH522291A (de) | 1970-04-27 | 1971-04-07 | Verfahren zur Herstellung eines Halbleiterbauelements |
NL7104800A NL7104800A (de) | 1970-04-27 | 1971-04-08 | |
FR7113691A FR2086373B1 (de) | 1970-04-27 | 1971-04-19 | |
US00136341A US3798080A (en) | 1970-04-27 | 1971-04-22 | Method of producing a semiconductor component |
GB1095171*[A GB1308764A (en) | 1970-04-27 | 1971-04-23 | Production of semiconductor components |
JP2788071A JPS5652444B1 (de) | 1970-04-27 | 1971-04-27 | |
CA111441A CA918307A (en) | 1970-04-27 | 1971-04-27 | Production of semiconductor components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2020531A DE2020531C2 (de) | 1970-04-27 | 1970-04-27 | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2020531A1 DE2020531A1 (de) | 1971-11-18 |
DE2020531C2 true DE2020531C2 (de) | 1982-10-21 |
Family
ID=5769521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2020531A Expired DE2020531C2 (de) | 1970-04-27 | 1970-04-27 | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren |
Country Status (8)
Country | Link |
---|---|
US (1) | US3798080A (de) |
JP (1) | JPS5652444B1 (de) |
CA (1) | CA918307A (de) |
CH (1) | CH522291A (de) |
DE (1) | DE2020531C2 (de) |
FR (1) | FR2086373B1 (de) |
GB (1) | GB1308764A (de) |
NL (1) | NL7104800A (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3977920A (en) * | 1970-10-30 | 1976-08-31 | Hitachi, Ltd. | Method of fabricating semiconductor device using at least two sorts of insulating films different from each other |
US3860466A (en) * | 1971-10-22 | 1975-01-14 | Texas Instruments Inc | Nitride composed masking for integrated circuits |
JPS6028397B2 (ja) * | 1978-10-26 | 1985-07-04 | 株式会社東芝 | 半導体装置の製造方法 |
US4402128A (en) * | 1981-07-20 | 1983-09-06 | Rca Corporation | Method of forming closely spaced lines or contacts in semiconductor devices |
JPS6192150U (de) * | 1984-11-22 | 1986-06-14 | ||
JP6900727B2 (ja) | 2017-03-28 | 2021-07-07 | 横河電機株式会社 | エンジニアリング支援システム、エンジニアリング支援方法、クライアント装置、及びクライアントプログラム |
JP2019057196A (ja) | 2017-09-22 | 2019-04-11 | 横河電機株式会社 | 情報収集装置、情報収集方法 |
JP6897452B2 (ja) | 2017-09-22 | 2021-06-30 | 横河電機株式会社 | 情報収集システム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3477886A (en) * | 1964-12-07 | 1969-11-11 | Motorola Inc | Controlled diffusions in semiconductive materials |
US3597667A (en) * | 1966-03-01 | 1971-08-03 | Gen Electric | Silicon oxide-silicon nitride coatings for semiconductor devices |
DE158928C (de) * | 1966-09-26 | |||
DE1614435B2 (de) * | 1967-02-23 | 1979-05-23 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen von aus Germanium bestehenden, doppeldiffundierten Halbleiteranordnungen |
US3475234A (en) * | 1967-03-27 | 1969-10-28 | Bell Telephone Labor Inc | Method for making mis structures |
NL6807952A (de) * | 1967-07-06 | 1969-01-08 | ||
FR2020020B1 (de) * | 1968-10-07 | 1974-09-20 | Ibm | |
US3615940A (en) * | 1969-03-24 | 1971-10-26 | Motorola Inc | Method of forming a silicon nitride diffusion mask |
-
1970
- 1970-04-27 DE DE2020531A patent/DE2020531C2/de not_active Expired
-
1971
- 1971-04-07 CH CH511071A patent/CH522291A/de not_active IP Right Cessation
- 1971-04-08 NL NL7104800A patent/NL7104800A/xx unknown
- 1971-04-19 FR FR7113691A patent/FR2086373B1/fr not_active Expired
- 1971-04-22 US US00136341A patent/US3798080A/en not_active Expired - Lifetime
- 1971-04-23 GB GB1095171*[A patent/GB1308764A/en not_active Expired
- 1971-04-27 JP JP2788071A patent/JPS5652444B1/ja active Pending
- 1971-04-27 CA CA111441A patent/CA918307A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2020531A1 (de) | 1971-11-18 |
CH522291A (de) | 1972-06-15 |
JPS5652444B1 (de) | 1981-12-12 |
NL7104800A (de) | 1971-10-29 |
GB1308764A (en) | 1973-03-07 |
FR2086373A1 (de) | 1971-12-31 |
US3798080A (en) | 1974-03-19 |
CA918307A (en) | 1973-01-02 |
FR2086373B1 (de) | 1977-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1764056C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE2732184A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE3203898C2 (de) | ||
DE2213037C2 (de) | Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode | |
DE3024084A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE4102422A1 (de) | Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung | |
EP0005185A1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
DE2807138A1 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE2020531C2 (de) | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren | |
DE1805826C3 (de) | Verfahren zum Hersteilen von planaren Halbleiterbauelementen | |
DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors | |
DE2157633A1 (de) | Verfahren zur planaren diffusion von zonen einer monolithisch integrierten festkoerperschaltung | |
EP0028786A1 (de) | Ionenimplantationsverfahren | |
DE2451486A1 (de) | Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungen | |
DE2453528C2 (de) | Maskierungsverfahren | |
DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE1589852B2 (de) | Feldeffekttransistor | |
EP0003733B1 (de) | Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge | |
DE2253001A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
DE1803025A1 (de) | Elektrisches Bauelement und Verfahren zu seiner Herstellung | |
DE2139631B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist | |
DE1908901B2 (de) | Verfahren zum herstellen von halbleiterbauelementen unter verwendung einer maske mit einem feinen markierungsmuster | |
DE1948923C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE1564849C3 (de) | Verfahren zum Herstellen einer Schutzschicht auf einem Halbleiterkörper |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |