DE1589852B2 - Feldeffekttransistor - Google Patents

Feldeffekttransistor

Info

Publication number
DE1589852B2
DE1589852B2 DE1967G0051179 DEG0051179A DE1589852B2 DE 1589852 B2 DE1589852 B2 DE 1589852B2 DE 1967G0051179 DE1967G0051179 DE 1967G0051179 DE G0051179 A DEG0051179 A DE G0051179A DE 1589852 B2 DE1589852 B2 DE 1589852B2
Authority
DE
Germany
Prior art keywords
oxide layer
silicon
field effect
effect transistor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1967G0051179
Other languages
English (en)
Other versions
DE1589852A1 (de
Inventor
Michael J. Dupertino Selser
Boyd G. San Francisco Watkins
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arris Technology Inc
Original Assignee
General Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Instrument Corp filed Critical General Instrument Corp
Publication of DE1589852A1 publication Critical patent/DE1589852A1/de
Publication of DE1589852B2 publication Critical patent/DE1589852B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11C—FATTY ACIDS FROM FATS, OILS OR WAXES; CANDLES; FATS, OILS OR FATTY ACIDS BY CHEMICAL MODIFICATION OF FATS, OILS, OR FATTY ACIDS OBTAINED THEREFROM
    • C11C5/00—Candles
    • C11C5/002—Ingredients
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Fats And Perfumes (AREA)

Description

Die vorliegende Erfindung betrifft einen Feldeffekttransistor gemäß dem Oberbegriff des Patentanspruchs
dii..--'ß.4hsf-vA.-.v.lä.V --So-IiAi- ---'KiOWTy1 .silnsfnÄ'v.si
Ein solcher Feldeffekttransistor ist aus 1965IEEE International.,Cppyention Record. Part.5,..Seiten.4.4.bis.. 52 bekannt.
Aus der Literaturstelle IBM Technical Discl.; Bull:1 Vol. 8, Nr. 4, Sept. 1965 Seiten 675, 676 ist ferner ein Feldeffekttransistor bekannt, dessen Grundkörper aus p-dotiertem Silizium besteht, in dem je eine aus n-Ieitendem Silizium bestehende Source- und; Drainzone angeordnet sind. Der Oberflächenbereich des Grundkörpers zwischen^ der; Source,- ,/und p.rainzone kann durch eine Schicht aus Siliziumdioxid bedeckt sein. Auf der Siliziumdioxidschicht ist eine Gate-Elektrode aufgebracht, die aus Aluminium,,Magnesium,,Titan,, Chrom oder Silizium bestehen ' kariri.'rDürcfi" "eine"
A Ο ■-('-
Erhitzung1 auf .'Ternperätureh; zwischen
wird auf der Oberfläche des p-leitenden Siliziumköjpers zwischentr"den? Deiäen^'n-Ieitenden'-Befeichetf-durch Inversion ein η-leitender Kanal gebildet.
Bei bekannten Feldeffekttransistoren der beschriebe- _.nen _ Art Jreteasiverschiedene Nachteile..- auf.,- BeiVerwendung einer metallischen Torelektrode mit Hirer,
von dem darunte^^befihdlicheffiEHalbleitermäteria^ verschiedenen Austrittsarbeit kommt es zur Bildung einer Potentialdifferenz über der Oxidschicht. Das von dieser Potentialdifferenz herrührende elektrische. Feld induziert in dem darunter befindlichen Bereich des Halbleiters eine Spannung, welche die Leitfähigkeit oder sogar den Leitfähigkeitstyp dieses Bereichs ändert. Eine solche als Inversion bezeichnete Änderung des Leitfähigkeitstyps ist besonders schädlich und störend, wenn sie unbeabsichtigt und ungewünscht in einem Bereich aus Halbleitermaterial von einem Leitfähigkeitstyp auftritt, welcher Bereiche von entgegengesetztem Leitfähigkeitstyp (beispielsweise die Source- und Drainbereiche eines Feldeffekttransistors) voneinander trennt, da die Inversion die Isolation zerstört, die normalerweise zwischen diesen Bereichen infolge der zwischen ihnen bestehenden Grenzschichten von entgegengesetztem Leitfähigkeitstyp bestehen. Weiterhin treten bei solchen bekannten Feldeffekttransistoren relativ hohe Gate-Schwellenspannung auf.
Der Erfindung liegt die Aufga.be zugrunde, einen
,.I ■..
Feldeffekttransistor der eingangs genannten Art derart zu verbessern, daß die Gate-Schwellenspannung herabgesetzt wird und unerwünschte Inversionen vermieden werden. '
Die Erfindung löst diese Aufgabe durch einen Feldeffekttransistor der eingangs genannten Art, der erfindungsgemäß das kennzeichnende Merkmale des Patentanspruchs 1 aufweist. Vorteilhafte Weiterbildungen der Erfindung · sind ί in den Unteransprüchen definiert. .. , J;i; ,,-
Durch die Gate-Elektrode aus p-dotiertem polykristallinem Silizium wird die Gate-Schwellenspannung des Transistors gegenüber einem Transistor mit einer Gateelektrode aus Aluminium stark herabgesetzt. Für das Verhältnis zwischen der Gate-Schwellenspannung, des Transistors einerseits und der pürchbruchspannung der Oberflächenoxidschicht des Transistors andererseits wird ein verbesserter Wert erzielt. Ferner ist ermöglich, eine dickere Gate-Oxidschicht zu verwenden, wenn die Gate-Schwellenspannung des Transistors denselben Wert haben soll wie bei einem Transistor mit einer Gateelektrode aus Aluminium.
: Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung erläutert; in dieser zeigen
?die- Fig. 1 bis 5, 7, 9, 11, 12, 14 und 16 jeweils in schematischer Schnittansicht eine Halbleiteranordnung mit.einem Feldeffekttransistor gemäß.derjirfindung in verschiedenen'Siadiender Herstellung; ^ ν : : die Fig.6, 15 und 17 schernatische Draufsichten auf die Halbleiteranordnung in verschiedenen Herstellungsstadien;
die Fig.8, 10 und 13 schematisierte perspektivische ■Ansichtenr der Halbleiteranordnung in verschiedenen Herstellungsstadien;
,,; Fi g. 18,eine Draufsicht auf mehrere Halbleiteranordhuhgen auf einem Plättchen·
Fig. 19 eine perspektivische Ansicht der Halbleiteranordnung im aufmontierten Zustand auf einen Sockel;
Fig.20 eine perspektivische Ansicht der in dem Sockel· mit einer hermetisch schließenden Kappe verpackten Halbleiteranordnung.
2 Zur Herstellung eines Metalloxyd-Halbleiter-Transi- -.stofs (MOST) innerhalb einer integrierten Schaltung wird ein N-Silizium-Substrat bzw. -plättchen verwendet Auf. Ider Oberfläche des N-Substcatkörpers wird in herkömmlicher Weise ein Oxydüberzug bzw. eine Oxidschicht, im allgemeinen'aus Siliciumdioxyd, hergestellt. Auf dieser Oxydschicht wird eine Schicht bzw. ein Überzug aus polykristallinem Silizium erzeugt, die als selbst-ausrichtende Gate-Elektrode und als ein Widerstand dient.. -.·,.:.
In Fig. 1 ist ein Halbleiterplättchen 30 aus monokristallinem N-Silizium gezeigt. Herkömmlicherweise wird die N-Silicium-Kristallscheibegeläppt,gereinigt,entfettet und chemisch geätzt, um Läppschäden an der Oberfläche zu beseitigen und die Oberfläche für den nachfolgenden Schritt vorzubereiten.
Sodann wird auf der Oberfläche des Substrats 30 ein Filzüberzug bzw. eine Schicht 31 (Fig.2) aus Siliziumoxyd erzeugt, vorzugsweise besteht diese Oxydschicht aus Siliciumdioxyd. Wie dem Fachmann bekannt, kann diese Oxydschicht in einem Ofen unter Verwendung von Dampf oder trockenem Sauerstoff als einem geeigneten Oxydationsmittel, oder durch pyrolytische Zersetzung von Siloxarien hergestellt werden.
Auf der freiliegenden Oberfläche der Oxydschicht 31 wird eine Schicht 35 (Fig.3) aus polykristallinem
Silicium erzeugt. Die Schicht 35 aus polykristallinem Silicium kann durch Abscheidung bzw. durch Aufwachsen einer Siliciumschicht auf der Oxydschicht 31 gebildet werden.
N ach !Durchführung dieses Verfahrensschrittes wird über der polykristallinen Siliciumschicht 35 eine zweite Siliciumoxidschicht36(F.ig.4)erzeugt. Die Oxydschicht 36 wird in gleicher oder ähnlicher Weise wie für die Erzeugung der Oxydschicht 31 beschrieben hergestellt. Im gezeigten Ausführungsbeispiel besteht die Oxydschicht 36 aus Siliciumdioxyd^ ν ·τ,· :■■■·■ i :; ..: ·.: ■'■■■■■: '■'■'·: In ι diesem Zeitpunkt werden = sodanhr Teile der Oxydschicht 36 zur;Bildung von öffnungen 38' und 39 (F i g. 5 und 6) entfernt; in welchen die polykristallin^ Schicht 35 offengelegt ist. Bei dem beschriebenen Ausführungsbeispiel umgibt'die Öffnung- 38 den eine Gate-Elektrode G bildenden ; Bereich,; während die öffnung 39 den einen Widerstand R bildenden Bereich umgibt. ·
Die Entfernung von Teilen der Oxydschicht 36 zur Erzeugung der Fenster 38 und 39 erfolgt ,mittels; selektiven Ätztechniken und -verfahren. Beispielsweisekönnen Photoresist-Verfahren oder Lichtdruckverfahren verwendet werden. Hierbei wird lichtempfindliches Material verwendet, das als Maske gegen chemische Ätzmittel wirkt. Allgmein gebräuchliche lichtempfindliche Stoffe für diesen Zweck sind die unter den Handelsbezeichnungen KPR, KMER und KPL vertriebenen Erzeugnisse der Eastman-Kodak Company.
Beispielshalber sei angenommen, daß ein KPR-Resist-Material auf die Oxydschicht 36 aufgebracht wird. Das KPR wird an Luft getrocknet und zur Bildung einer harten Emulsion erhitzt. Das Plättchen 30 wird durch ein Vakuum niedergehalten und eine Glasmaske über das Substrat 30 gelegt. Die Maske wird ausgerichtet und herabgelassen und sodann das ganze Gebilde in einer Lehre festgehalten. Als nächstes wird das Gebilde mit UV-Strahlung belichtet; die UV-Strahlung durchdringt die klarsichtigen Teile der Glasmaske und polymerisiert die gesamte Oberfläche des KPR-Materials mit Ausnahme der maskierten, für die öffnungen 38 und 39 vorgesehenen Bereiche. Das polymerisierte lichtempfindliche Material ist ätzfest. Das nicht belichtete lichtempfindliche Material bleibt unpolymerisiert und wird durch ein geeignetes Lösungsmittel entfernt. Die verbleibenden Teile der KPR-Schicht dienen als Ätzmaske für die darunterliegende Siliciumdioxydschicht 36; als Ätzmittel für Siliciumdioxyd ejgnet sich eine Fluorwasserstoffsäurelösung. Nach dem Ätzen der öffnungen 38 und 39 wird das polymerisierte Photoresist-Material durch ein geeignetes Lösungsmittel, beispielsweise Schwefelsäure, entfernt.
Nunmehr werden Teile der polykristallinen Siliciumschicht 35 zur Herstellung der öffnungen 41 und 42 (Fig.7 und 8) entfernt Die öffnungen 41 und 42 stimmen in ihrer Konfiguration mit den in der Oxydschicht 36 erzeugten öffnungen 38 und 39 überein und sind in vertikaler Ausrichtung mit diesen angeordnet. ■ ' ■ ■■':■■'■' . -^vv! 7-\..i ■■■ ■■■'. -. /.. ■■ .-· '
Wie oben erwähnt, ist für Siliciumdioxyd als Ätzlösung Fluorwasserstoffsäure erforderlich. Für polykristallines Silicium hingegen ist eine andere Ätzlösung notwendig; vorzugsweise dient hierzu eine Ätzlösung, welche 15 Volumen teile konzentrierte Salpetersäure, 5 Volumenteile Eisessigsäure sowie 2 Volumenteile konzentrierte Fluorwasserstoffsäure enthält. Die Oxydschicht 36 dient dabei als Maske zur Herstellung der öffnungen 41 und 42 in der Schicht 35 aus
'■■■!(:■
polykristallinem Silicium; die durch die öffnungen 38 und 39 freiliegenden Teile dieser polykristallinen Siliciumschicht 35 sind der Einwirkung der Ätzlösung für polykristallines Silizium ausgesetzt, wodurch die öffnungen 41 und 42 gebildet werden.
Als nächstes werden nun Teile der ersten Oxydschicht 31 entfernt (F i g. 9 und 10), derart daß öffnungen 44a und 44ö entstehen. Außerdem wird auch der· über der Gate-Elektrode liegende Bereich der zweiten- Oxydschicht 36 entfernt. Ferner werden'1 auch[Teile der Oxydschicht 31 über den Widerstandsanschlußlascheri entfernt- derart daß öffnungen A 45S entstehen. Zur Begrenzung der öffnungen 44 und 45 werdenwiederurn, wie'■■ weiter 'oben ■■ beschrieben, Photoresist-yerfahren verwendet Die öffnung 44a gewährt einen· Zugang'für die Diffüsion'eines'Soürce-Bereichs/urid 'entsprechend die öffnung 446 für die Diffusion eines Drain-Bereichs; ■' -^ Da das polykristallin^!Silicium durch'die Fluorwassefsfeffsäu'reV welche-zum Ätzen vöriSiliziümdiÖxyd dient, nicht angegriffen wird, kann die polykristallin SiliciumiSchicht 35 als Maske für die Herstellung der öffnungen 44a- und 44b in der Oxydschicht 31 dienen. Die verbleibenden Bereiche der Oxydschicht 36 und die den Widerstandsbereich umgebende Oxydschicht 31 sind durch die KPR-Maske geschützt.
Sodann wird die KPR-Maske entfernt und das Plättchen 30 nunmehr in herkömmlicher Weise, beispielsweise durch Eintauchen in Fluorwasserstoffsäure, gereinigt. ,
Sodann werden zur Herstellung des Source-Bereichs 50 und des Drain-Bereichs 51 durch die öffnungen 44a und 44b P-Bereiche durch Eindiffundieren in dem Plättchen 30 erzeugt (Fig. 11). Während dieses Diffusionsvorgangs werden der Gate-Elektrodenbereich und die Widerstandskontaktlaschen (Schicht 35) dotiert, derart, daß widerstandsarme polykristalline Bereiche entstehen. Die Diffusionsbehandlung kann mit Bor durchgeführt werden, indem man Bortrichlorid in meßbar kontrollierter Weise in ein Trägergas (das zur Verringerung von Korrosion Sauerstoff enthält) einleitet; die Diffusionsbehandlung kann bei einer Diffusionstemperatur von 11500C während 60 Minuten erfolgen. Das Eindiffundieren von Bor ist in der Fachwelt bekannt und beispielsweise auf den Seiten 274—276 des Buchs »Microelectronics« von Edward Keonjian, McGraw-Hill Book Company, Inc, 1963, beschrieben.
Als nächstes wird über dem Source-Bereich 50, dem Drain-Bereich 51 und den freiliegenden Teilen der polykristallinen Siliciumschicht 35 eine Oxydschicht 55 aufgebracht (Fig. 12 und 13). Die Oxydschicht 55, die entweder aus Siliciumoxyd oder aus Siliciumdioxyd bestehen kann, wird in gleicher oder ähnlicher Weise wie oben für die Herstellung der Oxydschicht 31 beschrieben erzeugt. Im gezeigten speziellen Ausführungsbeispiel besteht die Oxydschicht 55 aus Siliciumdioxyd. Nach dem Stande der Technik kann die Diffusion und die Reoxydation in ein und demselben Ofen durchgeführt werden. J
Sodann werden zur Herstellung von öffnungen 60 bis 64(Fi g. 14 und 15) Teile der Oxydschichteri 55 entfernt Die öffnung 60 dient zur Freilegung des Source-Bereichs 50, die öffnung 61 zur Freilegung des Drain-Bereichs 51, die öffnung 62 zur Freilegung des Gate-Elektrodenanschlusses und die öffnungen 63 und 64 zur Freilegung der Widerstandsanschlüsse. Die Herstellung der öffnungen 60 bis 64 erfolgt in gleicher Weise wie oben für die Herstellung der öffnungen 38, 39 und 44 beschrieben.
Sodann wird ein dünner Metallfilm 70 (Fig. 16), beispielsweise aus Aluminium, durch Vakuumabscheidung auf die Oberseite des Plättchens auf die freiliegenden Oberflächen der Oxydsqhichten 31,36 und 55 aufgebracht. Der Aluminium-Dünnfilm 70 dient zur Kontaktierung für die Halbleitervorrichtung.: Der Aluminiurn-pünnfilm 70 wird entweder in einer herkömmlichen Aufdampfvorrichtung durch Erhitzen von Aluminium mittels eines hitzebeständigen.Metalldrahts oder durch Elektronenstrahl-Aufdampfung abgeschieden. ;:-:..>;--.:..jf::,—'■:■_>,: ;:v ;; ■;,-■■:■■ ■■;. :·■ ' \-[-:?:..-■',>:■; ■
Um die gezeigte Kontakt-konfiguration zu erhalten, werden Teile,des Aluminiumfilms;70;wieder entfernt (Fig. 17). Für, diesen Zweck finden herkömmliche Photoresist-,und Lichtätzverfahren:von gleicher oder ähnlicher.Art, wie sie oben für die Entfernung einer Oxydschicht beschrieben, wurden, Anwendung.· Jedoch wirdals. Ätzmittel, Natriumhydroxyd; oder Aurp-Strip verwendet. Sodann wird das Aluminium in herkömmlieher Weise mit dem darunter liegenden Halbleiter legiert.
Als nächstes wird nunmehr das Plättchen 30 (F ig. 18) in eine Vielzahl getrennter Halbleiteranordnungen, beispielsweise nach Art der Halbleiteranordnung 90 (Fig. 19) zerschnitten. Diese Halbleiteranordnung 90 wird in einem Behälter 91 gekapselt. In dem Behälter 91 befindet sich '·.. ein ν hartes; isolierendes;;; Glas, wie beispielsweise Borsilikat. Die Halbleiteranordnung 90
!<: ist in das Glas 92 eingebettet und mit den Sockelstiften 94 durch Leiter 95 verbunden, wobei die erforderlichen elektrischen Verbindungen durch Lötung oder Schweißung hergestellt sihdii Mit der Kapsel bzw. dem Sockel 91 ist eine ; Kappe! 96 (F ig. 20) dichtschließend
'"> verbunden. ;yy. ;.;:.:"■ ..yy ;y..K; y-'y/ -.':.. :. ■/;:.·"■ ·.·. Für den Widerstand und das: Verfahren zu seiner Herstellung wird im Rahmen der vorliegenden Patentanmeldung kein Schutz beansprucht.
Hierzu 3 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Feldeffekttransistor mit einem monokristallinen η-leitenden Siliziumkörper, in dem je eine aus p-leitendem Silizium bestehende Source- und Drainzone im Abstand voneinander angeordnet sind, einer auf der Oberfläche des Halbleiterkörpers angeordneten Siliziumoxidschicht, die zumindest den Bereich zwischen der Source- und der Drainzone überdeckt und mit einer auf der Siliziumoxidschicht angeordneten Gateelektrode, dadurch gekennzeichnet, daß..die, Gateelektrode aus p-dotiertem polykristallinje0i Silizium besteht.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß über·" der Gateelektrode (G) eine Oxidschicht angeordnet ist.
3. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die verschiedenen; Oxidschichten aus Siliziumdioxid bestehen. .
DE1967G0051179 1966-09-26 1967-09-26 Feldeffekttransistor Ceased DE1589852B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58205366A 1966-09-26 1966-09-26
US59516366A 1966-11-17 1966-11-17

Publications (2)

Publication Number Publication Date
DE1589852A1 DE1589852A1 (de) 1970-08-06
DE1589852B2 true DE1589852B2 (de) 1979-08-02

Family

ID=27078481

Family Applications (3)

Application Number Title Priority Date Filing Date
DENDAT158928D Active DE158928C (de) 1966-09-26
DE1967G0051179 Ceased DE1589852B2 (de) 1966-09-26 1967-09-26 Feldeffekttransistor
DE19671789194 Ceased DE1789194B1 (de) 1966-09-26 1967-09-26 Verfahren zur Herstellung eines Feldeffekttransistors

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DENDAT158928D Active DE158928C (de) 1966-09-26

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19671789194 Ceased DE1789194B1 (de) 1966-09-26 1967-09-26 Verfahren zur Herstellung eines Feldeffekttransistors

Country Status (2)

Country Link
DE (3) DE1589852B2 (de)
GB (1) GB1186625A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2020531C2 (de) * 1970-04-27 1982-10-21 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
JPS4982257A (de) * 1972-12-12 1974-08-08
JPS58165341A (ja) * 1982-03-26 1983-09-30 Toshiba Corp 半導体装置の製造方法
JPH0529329A (ja) * 1991-07-24 1993-02-05 Canon Inc 半導体装置の製造方法
DE102007041229A1 (de) * 2007-08-31 2009-03-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungsanordnung und ein Verfahren zum Verkapseln derselben

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device

Also Published As

Publication number Publication date
GB1186625A (en) 1970-04-02
DE158928C (de)
DE1789194B1 (de) 1980-04-10
DE1589852A1 (de) 1970-08-06

Similar Documents

Publication Publication Date Title
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3841588C2 (de)
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2213037C2 (de) Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2615754C2 (de)
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2723374A1 (de) Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2628406A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE1589852B2 (de) Feldeffekttransistor
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE2157633A1 (de) Verfahren zur planaren diffusion von zonen einer monolithisch integrierten festkoerperschaltung
DE2818525A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung

Legal Events

Date Code Title Description
OI Miscellaneous see part 1
OI Miscellaneous see part 1
8235 Patent refused