DE1614540C3 - Halbleiteranordnung sowie Verfahren zu ihrer Herstellung - Google Patents

Halbleiteranordnung sowie Verfahren zu ihrer Herstellung

Info

Publication number
DE1614540C3
DE1614540C3 DE1614540A DES0110396A DE1614540C3 DE 1614540 C3 DE1614540 C3 DE 1614540C3 DE 1614540 A DE1614540 A DE 1614540A DE S0110396 A DES0110396 A DE S0110396A DE 1614540 C3 DE1614540 C3 DE 1614540C3
Authority
DE
Germany
Prior art keywords
silicon nitride
silicon
semiconductor
ammonia
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1614540A
Other languages
English (en)
Other versions
DE1614540B2 (de
DE1614540A1 (de
Inventor
Nigel Conrad Stow Mass. Tombs (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sperry Corp
Original Assignee
Sperry Rand Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sperry Rand Corp filed Critical Sperry Rand Corp
Publication of DE1614540A1 publication Critical patent/DE1614540A1/de
Publication of DE1614540B2 publication Critical patent/DE1614540B2/de
Application granted granted Critical
Publication of DE1614540C3 publication Critical patent/DE1614540C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/113—Nitrides of boron or aluminum or gallium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Description

30
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einer auf der Oberfläche des Halbleiters aufgebrachten Isolierschicht aus Oxyden und/oder Nitriden des Siliziums, sowie ein Verfahren zur Herstellung dieser Halbleiteranordnung.
Eine derartige Halbleiteranordnung ist aus der Zeitschrift Electronics, Vol. 39, Jan. 1966, Nr. 1, S. 156 bis S. 164 bekannt.
Bei Halbleiteranordnungen, insbesondere in integrierten Schaltungen, ist es erforderlich, eine Schicht aus isolierendem Material aufzubringen, beispielsweise als Dielektrikum in Metalloxyd-Halbleitertransistoren und -dioden, oder als Passivierungsschicht über p-n-Übergängen, welche sich bis zu freiliegenden Oberflächen erstrecken. Diese Schicht dient ferner im allgemeinen auch als Diffusionsmaske bei der Herstellung der Halbleiteranordnung.
Es ist bei Silizium-Halbleiteranordnungen bekannt, Isolierschichten aus Siliziumdioxyd herzustellen; derartige Isolierschichten haben jedoch bestimmte Nachteile und es sind insbesondere zu ihrer Herstellung in bestimmten Fällen Temperaturen von 1000° C während längerer Zeitperioden erforderlich, während deren Dotierungselemente durch das Silizium diffundieren und dabei die elektrischen Eigenschaften der Halbleitern-Ordnung verändern können. Auch können die Isolierschichten geringe elektrische Stabilität aufweisen. Schließlich ist auch der Dicke derartiger Schichten eine Grenze gesetzt, und zwar durch die Geschwindigkeit, mit welcher Sauerstoff während des Herstellungsvor- bo ganges durch die neu gebildete Oxydschicht diffundieren kann.
In der DE-OS 15 21 503 bereits vorgeschlagen, als Isolierschicht eine Schicht aus Siliziumnitrid zu verwenden, die diese Nachteile nicht aufweist. Diese Isolierschicht aus Siliziumnitrid wird durch eine Reaktion von Siliziumhydrid und Ammoniak an der Halbleiteroberfläche erzeugt. Derartige Isolierschichten ergeben jedoch bei bestimmten Herstellungsverfahren von Halbleiteranordnungen Schwierigkeiten, da sie nicht in einfacher Weise weggeätzt werden können.
Bei der aus der Zeitschrift Electronics Vol. 23, Jan. 1976, Nr. 1, Seiten 156 bis 164 bekannten Halbleiteranordnung werden für die Isolierschicht dünne Siliziumnitridschichten in Verbindung mit abgeschiedenen Oxydschichten verwendet. Auch hierbei tritt das Problem der schwierigeren Ätzbarkeit der Siliziumnitridschicht verglichen mit der Siliziumoxydschicht auf. Zur Herstellung der bekannten Isolierschicht aus Siliziumnitrid wird der Halbleiter in einer Silan und Ammoniak enthaltenen Atmosphäre auf eine Temperatur von 600° C bis 1000°C erhitzt.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung bzw. ein Verfahren zur Herstellung der Halbleiteranordnung zu schaffen, bei der bzw. bei dem die durch die Siliziumnitridschicht erzielbaren Vorteile bezüglich der elektrischen Eigenschaften mit der leichten Ätzbarkeit der Siliziumoxydschichten kombiniert sind.
Diese Aufgabe wird ausgehend von einer Halbleiteranordnung der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß die Isolierschicht durch eine Reaktion gebildet ist, bei der sich Silizium, atomarer Stickstoff und atomarer Sauerstoff miteinander verbinden.
Durch diese Ausgestaltung der Halbleiterschicht ergibt sich eine Isolierschicht, die leichter ätzbar ist, als reines Siliziumnitrid und die dennoch wesentlich verbesserte Eigenschaften gegenüber dem Silziumoxyd aufweist.
Das erfindungsgemäße Verfahren zur Herstellung dieser Halbleiteranordnung umfaßt den Schritt der Erhitzung des Halbleiters auf eine Temperatur im Bereich von 600 bis 1000°C in einer Atmosphäre, die Silan, Ammoniak und Stickstoffoxyd enthält, wobei das Volumenverhältnis des Stickstoffoxyds zum Ammoniak bis zu 0,9% betragen kann.
Gemäß einer vorteilhaften Ausgestaltung dieses Verfahrens ist die Atmosphäre mit Argon verdünnt.
Gemäß einer bevorzugten Ausgestaltung der Erfindung beträgt die Temperatur 900°C.
Gemäß einer weiteren Ausgestaltung ist es vorteilhaft, wenn das Volumenverhältnis von Stickstoffoxyd zum Ammoniak 0,25 beträgt.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden weiter erläutert.
In der Zeichnung zeigt
F i g. 1 eine Schnittansicht eines Ausführungsbeispiels der Halbleiteranordnung,
Fig.2 eine Schnittansicht eines weiteren Ausführungsbeispiels einer Halbleiteranordnung.
F i g. 1 zeigt in Schnittansicht eine Planardiode unter Verwendung einer oxygenierten Siliziumnitridschicht zur Passivierung von p-n-Übergängen bzw. Sperrschichten. Der p-n-Übergang 1 ist an den Stellen, an denen der Rand des Überganges an die Oberfläche des Halbleiters 2 reicht, durch die oxygenierte Siliziumnitridschichi 3 geschützt. In einem typischen Fall kann der p-n-Übergang 1 durch Eindiffundieren von Phosphor in p-Silizium mit einem spezifischen Widerstand von 1 Ohm-Zentimeter hergestellt sein. Die zur Passivierung vorgesehene oxygenierte Siliziumnitridschicht dient einerseits als Diffusionsmaske und schützt andererseits die Ränder des p-n-Überganges 1 nach dessen Herstellung durch den Diffusionsvorgang. Mittels der
Elektroden 4 und 5 werden die Vorspannpotentiale für die Diode angelegt. Die oxygenierte Siliziumnitridschicht läßt sich selbstverständlich bei p-n-Dioden genauso wie bei n-p-Dioden gemäß F i g. 1 anwenden.
Fig. 2 zeigt einen n-Kanal-Silizium-Oberflächen-Feldeffekttransistor in Planartechnik mit isolierter Gitterelektrode unter Verwendung einer oxygenierten Siliziumnitridschicht als p-n-Übergangspassivierungsschicht 6 sowie auch als Isolierschicht 7 für die Gateelektrode 11. Außerdem dienen die oxygenierten Siliziumschichten 6 und 7 als Diffusionsmaske während der Herstellung der Kathoden- oder Source-Sperrschicht 8 und der Anoden- oder Drain-Sperrschicht 9. Die Betriebsspannungen werden an die Kathodenelektrode 10, die Gateelektrode 11 und die Anodenelektrode 12 angelegt. Die Verwendung von oxygeniertem Siliziumnitrid anstelle von Siliziumdioxyd für die Schichten 6 und 7 ergibt eine höhere Stabilität des Feldeffekttransistors. Diese Verbesserung wurde bei Tests an vielen Feldeffekttransistoren mit isoliertem Gate festgestellt, bei welchen oxygeniertes Siliziumnitrid für die Sperrschicht-Passivierungs- und Isolierschichten verwendet wurde. Bei den geprüften Anordnungen hatten die oxygenierten Siliziumnitridschichten eine Zusammensetzung, wie sie sich bei Verwendung eines Gasstroms mit einem Verhältnis des Stickstoffoxydgasstroms zu dem Ammoniakgasstrom von 0,25 bei Anwendung des weiter unten beschriebenen Verfahrens ergab. Die Transistoren wurden 24 Stunden lang in einer Stickstoff atmosphäre auf 3000C erhitzt und vor sowie nach der Hitzebehandlung hinsichtlich ihrer Anoden-Kathoden-Durchbruchspannung und Gate-Schwellspannung untersucht. Die nur kleinen Änderungen der gemessenen Spannungswerte als Folge der langzeitigen Wärmebehandlung lassen eine hohe Stabilität erkennen, die der vergleichbarer Anordnungen mit Siliziumdioxyd wesentlich überlegen ist.
Im folgenden wird nun ein Ausführungsbeispiel des Verfahrens zum Aufbringen der Passivierungsschicht beschrieben. Die Reaktion des Silans, Ammoniaks und Stickstoffoxyds wird in einem vertikalen Quarz-Reaktionsrohr von etwa 2,5 cm Durchmesser ausgeführt, in welchem der Träger bzw. das Substrat etwa 2,5 cm unterhalb der Gaseintrittsöffnung an der Oberseite des Rohrs angeordnet ist. Der Träger bzw. das Substrat besteht aus Einkristall-Silizium mit mechanisch polierter Oberfläche. Die Oberfläche des Substrats bzw. Trägers wird in dem Reaktionsgefäß dielektrisch auf etwa 9000C während etwa 10 Minuten bei Atmosphärendruck in Gegenwart von 1 Vol-% Ammoniak in Argon mit einem Durchsatz von etwa 52 ml pro Minute erhitzt. Sodann wird die NH3-Zufuhr gesperrt und durch das geeignete Gemisch von 1% Ammoniak in Argon und 1% Stickstoffoxyd in Argon ersetzt, die im Strom mit einem Gesamtdurchsatz von 52 ml pro Minute etwa 5 Minuten lang durchgeleitet werden. Während der nächsten 10 Minuten wird Silan mit einem Durchsatz von 6,5 ml pro Minute zugefügt. Sodann wird das Silan abgeschaltet, und man läßt das Substrat in der Ammoniak-Stickstoffoxyd-Argon-Atmosphäre auf Zimmertemperatur abkühlen. Das Argon dient lediglich als Transportmittel für die Silan-, Ammoniak- und Stickstoffoxydgase durch das Reaktionsrohr. Das Gasgemisch mit 1% Stickstoffoxyd in Argon und das Gasgemisch mit 1% Ammoniak in Argon werden in solchem Verhältnis gemischt, daß das Volumenverhältnis der Strömungsdurchsätze des Stickstoffoxyds zu dem des Ammoniaks im Bereich von 0 bis etwa 0,9 liegt. Jeder Wert innerhalb dieses Bereichs führt zur Abscheidung einer Schicht aus oxygeniertem Siliziumnitrid, welche sich durch eine im Vergleich zu reinem Siliziumnitrid günstige Stabilität und Ätzgeschwindigkeit auszeichnet. Bei Anwendung des für den Strömungsdurchsatz angegebenen Volumenverhältnisses
N2O
NH3
= 0,25
erhält man unter den angegebenen Bedingungen der Reaktionsgefäßgeometrie, der Reaktionstemperatur und der Gasdurchsätze eine Dicke von etwa '/2 Miron für den oxygenierten Siliziumnitridüberzug auf dem Substrat; diese Überzugsdicke ist für Zwecke der Diffusionsmaskierung und der p-n-Übergangspasivierung geeignet.
Ein bedeutsames Merkmal des beschriebenen Verfahrens besteht darin, daß die Silan-Ammoniak-Stickstoffoxyd-Reaktion nur unschädliche Nebenprodukte ergibt. Dies steht im Gegensatz zu manchen bekannten Verfahren nach dem Stande der Technik, bei welchen Säuren als Nebenprodukte entstehen. Derartige Verfahren sind selbstverständlich unvereinbar mit der Herstellung von Niederschlagsschichten auf Metallen oder Halbleitern, weil die als Nebenprodukt gebildete Säure das Substrat, auf welchem die Schicht hergestellt werden soll, angreift.
Man darf vermuten, daß die chemische Reaktion bei dem beschriebenen Verfahren deshalb bei der verhältnismäßig niedrigen Temperatur im Bereich von 600 bis 1000° C vor sich geht, weil das Silan, Ammoniak und Stickstoffoxyd sich zu atomarem Silicium, atomarem Stickstoff und atomarem Sauerstoff zersetzen, welche sich ihrerseits bereitwillig unter Bildung des oxygenierten Siliziumnitrids miteinander verbinden. Die kommerziell verfügbaren Formen von Silizium, Stickstoff und Sauerstoff benötigen, anders als die bei dem beschriebenen Verfahren durch die Zersetzung der Einsatzverbindungen erhaltenen entsprechenden Elemente, Reaktionstemperaturen wesentlich oberhalb 10000C, welcne schädlich für die in den Halbleitersubstraten vorhandenen p-n-Übergangs-Profile sind.
Das oxygenierte Siliziumnitrid wird auf einem Siliziumplättchen als fest haftender, glatter Überzug abgeschieden, der in seinem Aussehen stark dem reiner Nitridschichten ähnelt. Siliziumnitridschichten ergeben bei Untersuchung mittels Elektrodenbeugung in Reflexion ziemlich diffuse Beugungsmuster, was andeutet, daß die Schichten stark amorph sind. Experimente haben gezeigt, daß die Zusammensetzung von oxygeniertem Siliziumnitrid kontinuierlich von reinem Siliziumnitrid bis zu Siliziumdioxyd variierbar ist. Am sauerstoffarmen Ende dieses Zusammensetzungsbereichs weist sowohl die Untersuchung mittels Elektronenbeugung als auch mittels Infrarotspektroskopie auf ein Material hin, das strukturell zu reinem Siliziumnitrid in Beziehung steht. Entsprechend geben am sauerstoffreichen Ende dieses Zusammensetzungsbereichs beide Untersuchungsmethoden Hinweise auf ein Material, das strukturell in Beziehung zu Siliziumdioxyd steht.
Als Lösungs- bzw. Ätzmittel zur Dickenkontrolle der nach dem beschriebenen Verfahren hergestellten Schichten aus oxygeniertem Siliziumnitrid eignet sich Fluorwasserstoffsäure. Verdünnte Fluorwasserstoffsäure gestattet die kontrollierte Abtragung der Siliziumnitridschicht in ganz analoger Weise, in welcher nach dem bekannten Stande der Technik Siliziumdioxydschichten
in ihrer Dicke verringert werden. Eine selektive Flächenätzung der oxygenierten Siliziumnitridschichten läßt sich unter Verwendung von Wachs als Maske gegen die Säureätzung durchführen. Auch herkömmliche Photoabdeckermasken sind anwendbar wie im Falle der Ätzverfahren für Siliziumdioxyd.
Das vorstehend beschriebene Silanverfahren für die Abscheidung oxygenierter Siliziumnitridschichten auf Halbleitersubstraten erbringt nicht nur eine Vereinfachung und Erleichterung der Herstellung der gewünschten Halbleiteranordnungen, sondern verleiht diesen auch bessere Betriebseigenschaften. Eines der Hauptprobleme in Verbindung mit oxydgeschützten Siliziumanordnungen besteht in der elektrostatischen Wechselwirkung der Oxydschichten mit dem Silizium und insbesondere in den Veränderungen dieser Wechselwirkung bei Änderungen der Ladungsverteilung innerhalb der Oxydschicht. Diese verhältnismäßig langsamen Änderungen können durch langzeitiges Anlegen einer elektrischen Vorspannung, durch Diffusion von Unreinheiten, oder durch chemische Reaktion hervorgerufen werden. Beispielsweise wurde gefunden, daß der Arbeitspunkt des Gates eines Metall-Oxyd-Halbleitertransistors (MOS-Transistors) um mehr als 10 V allein dadurch verschoben werden kann, daß man an den Transistor einige Stunden lang bei etwa 100°C eine Vorspannung anlegt. Derartige Verschiebungen rühren von der Wanderung von Ionen durch die Oxydschicht unter dem Einfluß des angelegten Feldes her. Die Änderungen werden durch die Umgebungstemperaturen beschleunigt.
Ein bedeutsamer Vorteil'der vorliegenden Erfindung besteht darin, daß die Ionendrift durch eine Schicht aus oxygeniertem Siliziumnitrid um Größenordnungen kleiner als die Ionendrifterscheinungen durch eine Siliziumdioxydschicht ist. Dies wurde bei einem Vergleich von Daten an Metall-Siliziumdioxyd-Silizium-Kondensatoren einerseits und metalloxygeniertes Siliziumnitrid-Silizium-Kondensatoren andererseits beobachtet, die beide mit Natriumionen kontaminiert und zwei Stunden lang bei 1500C einer Vorspannung von + 30 V unterworfen wurden. Während man für die erste Kondensatorkategorie Verschiebungen von etwa 20 V in der Kapazität/Spannungs-Kennlinie beobachtete, blieb diese Kennlinie bei den Kondensatoren der zweiten Kategorie (d. h. mit oxygeniertem Siliziumnitrid gemäß der Erfindung) praktisch unverändert. Die für diese Versuche verwendeten Kondensatoren mit oxygeniertem Siliziumnitrid enthielten Material, das nach dem beschriebenen Verfahren unter Anwendung unterschiedlicher Verhältnisse der Durchsätze von Stickstoffoxyd und Ammoniak im Bereich von 0 bis 0,9 hergestellt waren. Das heißt, daß das für das Dielektrikum der untersuchten Kondensatoren verwendete oxygenierte Siliziumnitridmaterial einen weiten Zusammensetzungsbereich von reinem Siliziumnitrid in Richtung auf Siliziumdioxyd aufwies. Über den gesamten Zusammensetzungsbereich des untersuchten oxygeniertem Siliziumnitrids ergab sich das unerwartete Verhalten, daß bei diesen Stoffen die erwünschte Undurchlässigkeit des Siliziumnitrids gegenüber Ionenwanderung selbst für Zusammensetzungen erhalten bleibt, welche in ihrer Struktur stark Siliziumdioxyd ähnelt. Umgekehrt hat sich ergeben, daß das oxygenierte Siliziumnitrid Ätzgeschwindigkeiten aufweist, die den erwünschten hohen Ätzgeschwindigkeiten von Siliziumdioxyd nahekommen, und zwar selbst für Zusammensetzungen, die strukturell stark Siliziumnitrid ähnelt.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Halbleiteranordnung mit einer auf der Oberfläche des Halbleiters aufgebrachten Isolierschicht aus Oxyden und/oder Nitriden des Siliziums, dadurch gekennzeichnet, daß die Isolierschicht durch eine Reaktion gebildet ist, bei der sich Silizium, atomarer Stickstoff und atomarer Sauerstoff miteinander verbinden.
2. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1, gekennzeichnet durch den Schritt der Erhitzung des Halbleiters auf eine Temperatur im Bereich von 600 bis 1000° C in einer Atmosphäre, die Silan, Ammoniak und Stickstoffoxyd enthält, wobei das Volumenverhältnis des Stickstoffoxyds zum Ammoniak bis zu 0,9 betragen kann.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Atmosphäre mit Argon verdünnt ist.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Temperatur 900° C beträgt.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß das Volumenverhältnis von Stickstoffoxyd zum Ammoniak 0,25 beträgt.
DE1614540A 1966-06-20 1967-06-19 Halbleiteranordnung sowie Verfahren zu ihrer Herstellung Expired DE1614540C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US55880366A 1966-06-20 1966-06-20

Publications (3)

Publication Number Publication Date
DE1614540A1 DE1614540A1 (de) 1970-07-02
DE1614540B2 DE1614540B2 (de) 1977-12-22
DE1614540C3 true DE1614540C3 (de) 1979-09-13

Family

ID=24231046

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1614540A Expired DE1614540C3 (de) 1966-06-20 1967-06-19 Halbleiteranordnung sowie Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (1) US3422321A (de)
DE (1) DE1614540C3 (de)
GB (1) GB1130138A (de)
NL (1) NL154362B (de)
SE (1) SE318653B (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1696625C3 (de) * 1966-10-07 1979-03-08 Syumpei, Yamazaki Verfahren zum Erzeugen einer Nitridschutzschicht auf einem Halbleiterkörper
US3520722A (en) * 1967-05-10 1970-07-14 Rca Corp Fabrication of semiconductive devices with silicon nitride coatings
US3508211A (en) * 1967-06-23 1970-04-21 Sperry Rand Corp Electrically alterable non-destructive readout field effect transistor memory
US3698071A (en) * 1968-02-19 1972-10-17 Texas Instruments Inc Method and device employing high resistivity aluminum oxide film
US3629088A (en) * 1968-07-11 1971-12-21 Sperry Rand Corp Sputtering method for deposition of silicon oxynitride
US3652324A (en) * 1968-08-15 1972-03-28 Westinghouse Electric Corp A METHOD OF VAPOR DEPOSITING A LAYER OF Si{11 N{11 {0 ON A SILICON BASE
US3590337A (en) * 1968-10-14 1971-06-29 Sperry Rand Corp Plural dielectric layered electrically alterable non-destructive readout memory element
US4058887A (en) * 1971-02-19 1977-11-22 Ibm Corporation Method for forming a transistor comprising layers of silicon dioxide and silicon nitride
US3707656A (en) * 1971-02-19 1972-12-26 Ibm Transistor comprising layers of silicon dioxide and silicon nitride
US3765935A (en) * 1971-08-10 1973-10-16 Bell Telephone Labor Inc Radiation resistant coatings for semiconductor devices
US4004046A (en) * 1972-03-30 1977-01-18 Motorola, Inc. Method of fabricating thin monocrystalline semiconductive layer on an insulating substrate
US3829886A (en) * 1973-05-21 1974-08-13 Sperry Rand Corp Bistable semiconductor temperature sensor
JPS5193874A (en) * 1975-02-15 1976-08-17 Handotaisochino seizohoho
US4091407A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4097889A (en) * 1976-11-01 1978-06-27 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4091406A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
JPS5559729A (en) * 1978-10-27 1980-05-06 Fujitsu Ltd Forming method of semiconductor surface insulating film
US4250206A (en) * 1978-12-11 1981-02-10 Texas Instruments Incorporated Method of making non-volatile semiconductor memory elements
EP0024305B1 (de) * 1979-08-16 1985-05-02 International Business Machines Corporation Verfahren zum Aufbringen von SiO2-Filmen mittels chemischen Niederschlagens aus der Dampfphase
JPS5693344A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
US4544617A (en) * 1983-11-02 1985-10-01 Xerox Corporation Electrophotographic devices containing overcoated amorphous silicon compositions
US4613556A (en) * 1984-10-18 1986-09-23 Xerox Corporation Heterogeneous electrophotographic imaging members of amorphous silicon and silicon oxide
US4605588A (en) * 1985-03-14 1986-08-12 The Boeing Company Barrier coated ceramic fiber and coating method
US4948662A (en) * 1985-03-14 1990-08-14 The Boeing Company Boron nitride coated ceramic fibers and coating method
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
US5478765A (en) * 1994-05-04 1995-12-26 Regents Of The University Of Texas System Method of making an ultra thin dielectric for electronic devices
JP3273582B2 (ja) 1994-05-13 2002-04-08 キヤノン株式会社 記憶装置
US5541141A (en) * 1995-02-27 1996-07-30 Hyundai Electronics Industries Co., Ltd. Method for forming an oxynitride film in a semiconductor device
US5710067A (en) * 1995-06-07 1998-01-20 Advanced Micro Devices, Inc. Silicon oxime film
US6022799A (en) * 1995-06-07 2000-02-08 Advanced Micro Devices, Inc. Methods for making a semiconductor device with improved hot carrier lifetime
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
FR2801426B1 (fr) * 1999-11-18 2002-10-11 St Microelectronics Sa Capacite integree a dielectrique mixte
US20100243046A1 (en) * 2009-03-25 2010-09-30 Degroot Marty W Method of forming a protective layer on thin-film photovoltaic articles and articles made with such a layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3165430A (en) * 1963-01-21 1965-01-12 Siliconix Inc Method of ultra-fine semiconductor manufacture
US3246214A (en) * 1963-04-22 1966-04-12 Siliconix Inc Horizontally aligned junction transistor structure
GB1060925A (en) * 1964-04-27 1967-03-08 Westinghouse Electric Corp Growth of insulating films such as for semiconductor devices
US3312879A (en) * 1964-07-29 1967-04-04 North American Aviation Inc Semiconductor structure including opposite conductivity segments
US3287243A (en) * 1965-03-29 1966-11-22 Bell Telephone Labor Inc Deposition of insulating films by cathode sputtering in an rf-supported discharge

Also Published As

Publication number Publication date
NL6708560A (de) 1967-12-21
US3422321A (en) 1969-01-14
GB1130138A (en) 1968-10-09
SE318653B (de) 1969-12-15
NL154362B (nl) 1977-08-15
DE1614540B2 (de) 1977-12-22
DE1614540A1 (de) 1970-07-02

Similar Documents

Publication Publication Date Title
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2822901C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1564963C3 (de) Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements
DE2655341A1 (de) Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE2422120A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2207264A1 (de) Halbleiterschaltung mit drei Anschlußebenen und Verfahren zu ihrer Herstellung.
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE1296266B (de) Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2052221B2 (de) Verfahren zum erzeugen einer siliciumoxidschicht auf einem siliciumsubstrat und vorrichtung zur durchfuehrung dieses verfahrens
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
EP0126969A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsiliziden bzw. Silizid-Polysilizium bestehenden Schichten für integrierte Halbleiterschaltungen durch reaktives Ionenätzen
DE2654979A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE1923035A1 (de) Verfahren zur Herstellung eines Halbleiterelements mit Passivierfilm
DE1521503A1 (de) Halbleiteranordnung mit Siliciumnitridschichten und Herstellungsverfahren hierfuer
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2422970C3 (de) Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8327 Change in the person/name/address of the patent owner

Owner name: SPERRY CORP., 10104 NEW YORK, N.Y., US

8339 Ceased/non-payment of the annual fee