DE2655341A1 - Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung - Google Patents

Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung

Info

Publication number
DE2655341A1
DE2655341A1 DE19762655341 DE2655341A DE2655341A1 DE 2655341 A1 DE2655341 A1 DE 2655341A1 DE 19762655341 DE19762655341 DE 19762655341 DE 2655341 A DE2655341 A DE 2655341A DE 2655341 A1 DE2655341 A1 DE 2655341A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
semiconductor layer
oxygen
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762655341
Other languages
English (en)
Other versions
DE2655341C2 (de
Inventor
Jean-Pierre Henri Biet
Sio Dhat Laou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2655341A1 publication Critical patent/DE2655341A1/de
Application granted granted Critical
Publication of DE2655341C2 publication Critical patent/DE2655341C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/125—Polycrystalline passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/905—Plural dram cells share common contact or common trench
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

H. V. Philips" GioeilampenfübrlekeB
Halbleiteranordnung mit passivierter Oberfläche und Verfahren zur Herstellung dieser Anordnung.
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem pn-TJbergang, der die Oberfläche des Körpers schneidet, wobei die Oberfläche wenigstens an der Stelle des pn-Ubergangs mit einer passivierenden Halbleitermaterialschicht überzogen ist.
Eine derartige Halbleiteranordnung ist z.B. aus "Electronics" vom 26. Juni 1975, S. 5E und 6e bekannt.
Unter dem Ausdruck "passivierende Schicht" ist hier eine Schicht zu verstehen, die die mit dieser
709826/0695
Schieh-t überzogene Halbleiterobei*fläche physikalisch, und chemisch schützt und ausserdem die Halbleiteranordnung elektrisch von äusseren Ladungen, die die Wirkung der Anordnung beeinträchtigen könnten, unabhängig macht.
Es ist bekannt, dass im allgemeinen die aktive Oberfläche einer Halbleiteranordnung wenigstens an der Stelle des pn-Ubergangs oder der pn-TJbergänge passiviert werden soll, um die elektrischen Eigenschaften dieser pn-Ubergänge zu stabilisieren. Die genannte Passivierung soll mit grösster Sorgfalt erfolgen, wenn es sich um Anordnungen handelt, die unter hohen Spannungen wirken sollen.
Die üblichste Lösung zur Passivierung einer
Halbleiteranordnung besteht darin, dass auf einer aktiven Oberfläche der genannten Anordnung eine Siliziumdioxidschicht erzeugt wird, die die genannte aktive Oberfläche völlig oder teilweise bedeckt. Auch Polymere oder Silikonenlacke werden für Passivierungszwecke verwendet. Diese Materialien weisen aber den Nachteil auf, entweder dass sie wenig aktiv sind, oder dass sie sich schwer erzeugen lassen.
Siliziumdioxid selber weist mehrere Nachteile auf. Einerseits ist sein spezifischer Widerstand besonders hoch. Dies hat zur Folge, dass etwaige positive oder negative elektrische Ladungen, die auf der Oberfläche, die mit der Atmosphäre in Berührung ist, auftreten und die durch Verunreinigungen in der umgebenden Atmosphäre oder durch unter- ·
schiedliche elektrische Felder herbeigeführt werden können, nur schwer zu der Masse des unterliegenden Substrats abflies sen können und sich also auf sehr unregäjnässige Weise
709826/0695
über die Oberfläche bewegen. Dies hat zur Folge, dass die genannten Ladungen erhebliche Änderungen der Eigenschaften der genannten Halbleiteranordnungen veranlassen können; insbesondere können die Durchschlagspannungen der genannten pn-Ubergänge zwischen sehr weiten Grenzen variieren. Es ist auch bekannt, dass in dem Siliziumdioxid selber Ladungen z.B. infolge des Vorhandenseins von Natriumionen gespeichert .sein können. Die genannten Ladungen können sich ebenfalls verschieben und an der mit Siliziumdioxid überzogenen Halbleiteroberfläche unerwünschte elektrische Effekte hervorrufen .
Ausserdem ist es bekannt, dass mit Siliziumdioxid keine absolute Abdichtung in bezug auf Feuchtigkeit oder andere gasförmige Bestandteile erhalten wird. Diese "Permeabilität" bildet ebenfalls eine Quelle unregelmässiger Wirkung der Halbleiteranordnung.
Man hat versucht, Siliziumdioxid als Passivierungsmittel durch verschiedene andere Materialien, z.B. Siliziumnitrid, zu ersetzen. Die Anwendung von Silizium— nitrid bleibt aber eine Ausnahme, weil die zum Anwachsen von Siliciumnitrid erforderliche Temperatur hoch und Siliziumnitrid oft ausserdem nicht genügend elektrisch passiv ist.
Nach der rezentesten Verbesserung wurde die
Anwendung mi-fc Sauerstoff dotierten polykristallinen Siliziums als Passivierungsschicht vorgeschlagen. Die isolierenden und passivierenden Eigenschaften polykristallinen Siliziums entweder im undotierten Zustand oder mit einer Dotierung von z.B.
709826/0695
Arsen waren bereits früher bekannt und angewendet. Ausserdem hat sich herausgestellt, dass die passivierenden Eigenschaften mit Sauerstoff dotierten polykristallinen Siliziums ausserordentlich günstig sind. Die Vorteile der Anwendung dieses Materials sind im bereits genannten Aufsatz "Polysilicon layer doped with oxygen improves devices" in "Electronics", S. 5E und 6e vom 26. Juni 1975 ausführlich beschrieben; im genannten Aufsatz ist von der Passivierung von Halbleiteranordnungen durch die Erzeugung einer einfachen Oberflächenscliicht aus mit Sauerstoff dotiertem polykristallinem Silizium die Rede.
Der grosse Vorteil der Anwendung polykristallinen Siliziums besteht in seiner elektrischen Neutralität, die nicht durch das Vorhandensein von Fremdionen in der Schicht gestört wird, wie dies bei Siliziumdioxid in dem Natriumionen vorhanden sind der Fall ist. Dadurch bildet die Erzeugung des genannten Materials auf der Oberfläche einer Halbleiteranordnung keine Quelle von Unregelmässigkeiten in der Wirkung der Anordnung. Andererseits ist das mit Sauerstoff dotierte polykristalline Silizium auch für das TJber-ziehen von Mesa-Ubergangen geeignet infolge der Tatsache, dass die Anwachstemperatur (zwischen 65O0C und 85O0C) genügend niedrig ist, um keine Beschädigung der bereits gebildeten pn-Ubergänge herbeizuführen. Ausserdem hat sich gezeigt, dass polykristallines Silizium keine Feuchtigkeit durchlässt.
Die Anwendung polykristallinen Siliziums nach dem vorgenannten Aufsatz, d.h. die Anwendung einer
709826/0695
.If·
einzigen homogenen Schicht aus mit Sauerstoff dotiertem polykristallinem Silizium, die gegebenenfalls mit einer Siliziumdioxidschicht überzogen ist, um den Einfluss von Leckströmen herabzusetzen, weist jedoch einen wesentlichen Nachteil auf. Der spezifische Widerstand mit Sauerstoff dotierten polykristallinen Siliziums ist nämlich sehr hoch, und zwar in der Grössenordnung von 10 Sl,cm. Dadurch können, wie im Falle von Siliziumdioxid, Streuladungen auf der der Atmosphäre ausgesetzten Oberfläche sehr schwer zu dem unterliegenden Substrat abfliessen; dies hat, wie oben in bezug auf die Anwendung von Siliziumidoxid bereits erwähnt wurde, zur Folge, dass die Eigenschaften der auf diese Yeise passivierten Halbleitex-anordnungenund die Durchschlagspannungen ihi-ex- pn-Ubergänge beeinträchtigt werden.
Die Erfindung bezweckt u.a;. , Passivierungsschichten mit einem verbesserten passiv!erenden Charakter zu schaffen, die nicht nur keine innere Streuladung aufweisen, sondern die auch die schädlichen Effekte von Ladungen verschiedener Polarität und Dichte, die sich auf der der Atmosphäre ausgesetzten Oberfläche befinden können, beseitigen
Dadurch trägt die Erfindung zu dem Aufbau von Halbleiteranordnungen bei, deren elektrische Eigenschaften stabil sind und die genau definierte DurchschTagspannungen aufweisen, die merklich günstiger als die Eigenschaften analoger Anordnungen sind, die nach den bekannten üblichen Techniken passiviert sind.
Der Erfindung liegt u.a. die Erkenntnis zugrunde,
. · 709826/0695
dass der beabsichtigte Zweck durch Anwendung einer Passivierungsschxcht mit inhomogener Dotierung erreicht werden kann. Nach der Erfindung ist eine Halbleiteranordnung der eingangs erwähnten Art dadurch gekennzeichnet, dass die Passivierungsschxcht eine auf der genannten Oberfläche liegende erste Halbleiterschicht mit einem spezifischen Widerstand von mindestens 10 Si .cm und eine darauf liegende zweite Halbleiterschicht mit einem spezifischen Widerstand
von höchstens 1OJI.cm enthält.
Die Anordnung nach der Erfindung enthält eine
Passivierungsschxcht, die aus einer ersten Halbleiterschicht mit einem sehr hohen spezifischen Widerstand und einer zweiten Halbleiterschicht mit einem verhältnismässig niedrigeren, sei es ebenfalls noch hohen, spezifischen Widerstand zusammengesetzt ist« Dadurch können Ladungen auf der Oberfläche der zweiten Halbleiterschicht über diese Halbleiterschicht z.B. zu einer neutralen Zone oder zu einer Zone mit einem festen Potential, wie z.B. zu Erde, afefliessen» Dadurch erhält die hergestellte Anordnung die erwünschten stabilen elektrischen Eigenschaften. Andererseits wird erreicht, dass durch das Fehlen von Ladungen auf und in der Passivierungsschxcht die Feldlinäai auf der Höhe der pn-XJbergänge regelmässig verteilt sind, wodurch sichergestellt ist, dass hohe und ausserdem genau definierte Durchschlagspannungen erhalten werden.
Vorteilhafterweise können die erste und die zweite Schicht nacheinander in einem kontinuierlichen
709826/0695
Verfahrensschritt erzeugt werden.
Das genannte Halbleitermaterial kann ein einfaches Element, z.B. Germanium oder Silizium, sein. Auch kann manchmal vorteilhafterweise eine Halbleiterverbindung, z.B. eine III-V-Verbindung, wie GaAs, verwendet werden.
Vorteilhafterweise wird als Halbleitermaterial Silizium und als Dotierungselement Sauerstoff gewählt. Eine besonders günstige Ausfübrungsform einer Anordnung nach der Erfindung ist dadurch gekennzeichnet, dass die erste Halbleiterschicht eine Dotierung von mindestens 15 und höchstens 25 Sauerstoffatomen zu 100 Siliziumatomen, eine Dicke von mindestens 0,5/uni und höchstens 1 /um und einen spezifischen Widerstand von mindestens 10 und höchstens 10 Xl .cm aufweist und dass die zweite Halbleiterschicht eine Dotierung von höchstens 1 Sauerstoffatom zu 100 Siliziumatomen, eine Dicke von mindestens 0,2 ,um und höchstens 0,3/um und einen spezifischen Widerstand von mindestens lOJi.cm und höchstens
8
10 Si, .cm aufweist.
Die Dicken der ersten und der zweiten Halbleiterschicht können je nach der Art der zu passivierenden Anordnung verschieden sein. Die Dicke der ersten Halbleiterschicht liegt vorzugsweise zwischen 0,5/um und 1 /Um, während die Dicke der zweiten Halbleiterschicht vorzugsweise 0,3/Um nicht überschreitet.
Die Erfindung wird nachstehend beispielsweise an Hand der Zeichnung näher erläutert. Es zeigen:
709826/0695
Fig. 1 schematisch im Querschnitt eine Diode, die nach der Mesa-Teclinologie erhalten und deren aktive Oberfläche mit einer Passivierungsschicht nach der Erfindung überzogen ist, und
Fig. 2 ebenfalls schematisch im Quex^schnitt
eine Anordnung nach der Erfindung mit einem durch die planar e Technik erhaltenen Transistor.
Die in Fig. 1 dargestellte Anordnung enthält ein
Halbleitersubstrat 1 von einem ersten Leitungstyp, z.B. vom η-Typ; auf der oberen Fläche des genannten Substrats ist eine Schicht 2 vom entgegengesetzten Leitungstyp, in diesem Beispiel also vom p-Typ, erzeugt. Es dürfte einleuchten, dass die Leitungstypen auch umgekehrt werden können, so dass das Substrat 1 auch p-leitend und die Schicht 2 nleitend sein können. Die Gebiete 1 und 2 bilden einen pn-Ubergang 3· Nach der üblichen Mesa-Technologie ist eine Nut h gebildet, die sich bis in das Substrat 1 erstreckt. So wird die Mesa-Diode D mit der bekannten Struktur erhalten. Die Elektroden der Diode D werden durch die Metallschichten 6 und 7 gebildet, von denen die Schicht 6 auf der freiliegenden Oberfläche der Schicht 2 und die Schicht 7 auf der hinteren Oberfläche des Substrats 1 erzeugt ist.
Es ist einleuchtend, dass der pn-übergang 3 an seiner Schnittlinie 3a mit der Nut 4 unüberzogen.ist. Die Diode soll vor allem hier physikalisch, elektrisch und chemisch von einer elektrisch neutralen und undurchdringlichen Schicht geschützt werden. Obgleich die Paasivierung
709826/0695
insbesondere an der Schnittlinie 3a des pn-Ubergangs 3 mit der Nut 'i von Bedeutung- ist, soll sie in den anderen freiliegenden Gebieten der Diode nicht vernachlässigt werden. Daher wird vorzugsweise die aktive Oberfläche der"Anordnung, mit Ausnahme der Elektx'ode 6, völlig mit einer Passivierungsschicht überzogen.
Nach der Erfindung wird die Passivierungsschicht dadurch erhalten, dass eine kombinierte Schicht 8 erzeugt wird, die durch zwei übereinander liegende Halbleiterschichten, und zwar eine erste Schicht 8a mit einem spezi-
10 fischen Yiderstand von mindestens 10 _i2«cm und eine obere zweite Schicht 8b mit einem spezifischen Widerstand von
höchstens 10_i2.cm, gebildet wird.
Das gleichzeitige Vorhandensein der Schichten 8a und 8b sichert zwischen den Diodenelementen eine gute elektrische Isolierung in beiden Richtungen, und zwar in der zu der Ebene der genannten Halbleiterschichten parallelen Richtung und der zu dieser Ebene senkrechten Richtung. Diese Isolierung ist in den meisten Fällen genügend, sogar für Dioden, die unter Spannungen von mindestens 1000 bis 2000 V wirken sollen.
Ausserdem ist es durch die Anwendung einer
zweiten Schicht 8b mit einem spezifischen Widerstand, der zwar gross, aber kleiner als der der Schicht 8a ist, möglich, Ladungen, die sich auf der der Atmosphäre ausgesetzten Oberfläche befinden können, zu weiter von dem pn-Ubergang 3 entfernten Gebieten abfliessen zu lassen. Auf diese Weise können
•7 09826/0695
die genannten Ladungen keinen unerwünseilten Einfluss auf den pn-TJbergang 3» insbesondere in dem empfindlichsten Gebiet 3a dieses pn-Ubergangs, aiisüben; dadurch werden eine sehr hohe elektrische Stabilität und ausserdeni eine hohe und genau definierte Durchschlagsj^annung erhalten. Es ist vorteilhaft, wenn die Passivierungsschicht 8 aus polykristallinem Silizium besteht, das mit Sauerstoff in einem Verhältnis von mindestens 15 und höchstens 25 Sauerstoffatomen zu 100 Siliziumatomen in bezug auf die Schicht 8a dotiert ist, während das die Schicht 8b bildende polykristalline Silizium nicht oder nur in geringem Masse mit Sauerstoff dotiert ist. Im Mittel beträgt, ohne dass dies aber eine Begrenzung für die vorgenannten Werte bildet, die Dicke der Schicht 8a 0,5 bis 1 /um und die der Schicht 8b 0,2 bis 0,3 /um.
4 Als zweite Ausführungsform der Erfindung ist in Fig. 2 ein Teil einer1 Halbleiteranordnung dargestellt, die einen Transistor enthält, der durch die planare Technik hergestellt· ist. In dieser Figur ist ein Substrat 20 mit einem Transistor T mit diffundierter Basis-Elektrode 21 und mit diffundierter Emitter-Elektrode 22 dargestellt. Über Metallschichten 23» 24 und 25 werden die benötigten Kontakte mit dem Kollektorsubs'trat ?0, der Basis-Elektrode 21 und der Emitter-Elektrode 22 hergestellt.
. Nach der Erfindung ist die ganze aktive Oberfläche 2OA der Anordnung, mit Ausnahme der Kontaktzonen unter den Schichten Zh und 25» mit einer Passivierungs-
709826/0695
schicht 28 überzogen, die der Schicht 8 nach Fig. 2 analog oder mit dieser Schicht identisch ist. Die Schicht 28 wird durch eine erste Schicht 28a mit einem hohen spezifischen Widerstand von mindestens 10 ./2. cm und eine zwreite Schicht 28b mit einem den der Schicht 28a unterschreitenden spezifischen Widerstand von höchstens 1OiL.cm gebildet. Die Passivierungsschicht 28 bedeckt irisbesondere die Zonen, in denen der Kollektox>-Bäsis-~Ubergang 26 und der Basis-Emitter-Übergang 27 an die aktive Oberfläche 2OA grenzen. Diese Zonen, die für den Einfluss von Streuoberflächenladungen besonders empfindlich sind, sind auf diese ¥eise gut passiviert.
Obgleich in den Beispielen die zweite Halbleiter· schicht der Atmosphäre ausgesetzt ist, können auf diener Schicht erwünschtenfalls noch eine oder mehrere dielektrische Schichten erzeugt werden, sofern wenigstens diese dielektrischen Schichten oder ihre Oberfläche keine elektrischen Ladungen enthalten.
Es leuchtet ein, dass für die Herstellung von Anordnungen der in den Figuren 1 und 2 dargestellten Art vor der Erzeugung der Passivierungsschichten 28 und 8 die etwa vorhandenen Isolierschichten, die auf der aktiven Oberfläche der Anordnung in Form von Ätzmasken oder Dxffusionsmasken erzeugt werden, entfernt werden müssen. Übrigens war es erfojderlxch, die Passivxerungsschichten 8 und 28 selektiv zu ätzen, um darin die benötigten Offnungen für die Bildung der Kontakte anzubringen. Im Falle von
709826/0695
Passivierungsschichten aus polykristallinen! Silizium erfolgt dies nach der üblichen Technik durch chemisches Ätzen.
Das Verfahren zum Erzeugen einer Passivierungsschicht nach der Erfindung, bei dem als Ausgangsmaterial polykristallines Silizium verwendet wird, ist an erster Stelle dadurch gekennzeichnet, dass die erste und die zweite Halbleiterschicht durch einen einzigen kontinuierlichen Verfahrensschritt gebildet werden.
Das Anwachsen der Passivierungsschicht erfolgt durch Zersetzung von Silan (SiHV) und von Stickstoffoxydul (NpO) in Gegenwart von ,Stickstoff in einem Vakuum oder in einem offenen Rohr, in einem Ofen bei einer Temperatur von mindestens 65O0C und höchstens 85O0G (die Vorzugstemperatur betragt mindestens 74o°C und höchstens 76o°c).
In einer ersten Stufe, die dem Anwachsen der
ersten Schicht (8a oder 28a) entspricht» ist die Menge Silan gleich mindestens 0,1 und höchstens 0,3 Vol.$ der Menge Stickstoff, während die Menge Stickstoffoxydul mindestens und höchstens 10 Vol.$ der Menge Stickstoff (je nach der gewünschten Dotierungskonzentration und dem dadurch erhaltenen spezifischen Widerstand der genannten Schichten ) beträgt. Unter diesen Bedingungen ist das Dickenwachstuni pro Minute 0^03 bis 0,06/u.m, was einer Zeit von 8 bis 15 Minuten für diey&rzeugung einer Schicht mit einer Dicke von 0,5/um entspricht *
In einer zweiten Stufe, die für die Bildung der
709826/Π 6 95
oberen zweiten Schicht 8b oder 28b dient, wird, im Vergleich zu den vorgenannten Daten, nur eine Änderung der Menge an NpO vorgenommen, die jedenfalls kleiner als bei der Bildung der ersten Schicht 8a bzw. 28a ist. Es ist bekannt, dass der spezifische Widerstand polykristallinen Siliziums mit der Sauerstoffkonzentration abnimmt. Wenn·kein Stickstoffoxydul verwendet wird oder wenn die Menge an Stickstoffoxydul nur gleich 1 Vol.$ der Stickstoffmenge ist, wird pro Minute ein Dickenwachstum von 0,05 bis 0,01 ,um erzielt. Dies bedeutet, dass die Erzeugung einer Schicht 8b oder 28b mit einer Dicke von 0,2 /Um eine Zeitdauer von 2 bis 3 Minuten erfordert.
Es ist einleuchtend, dass die obenerwähnten "Werte keine absolute Bedeutung haben und dass sie für ein Ablagerungsverfahren in einem bestimmten Reaktor zutreffen. Von wesentlicher Bedeutung ist, dass das Ablagerungsverfahren sehr flexibel ist, weil nur ein einziger Verfahrensschritt zur Erzeugung der beiden Schichten der Struktur erforderlich ist, wobei während der Ablagerung nur die NpO-Menge geändert werden soll.
Durch das obengenannte Ablagerungsverfahren ist es u.a. möglich geworden, Mesa-Anordnungen aus Silizium, das von einer Passivierungsschicht aus polykristallinen! Silizium geschützt wird, herzustellen, wobei die erste mit Sauerstoff dotierte Schicht einen spezifischen Widerstand von 10 bis 10 Jl.cm aufweist, während die zweite Schicht, die nur sehr schwach mit Sauerstoff dotiert ist,
709826/0695
einen spezifischen Widerstand von 10 bis -10 Sh .cm aufweist, wobei die Durchschlagspannungen der erhaltenen pn-Ubergänge etwa 1000 V betragen; dies alles auf reproduzierbare Weise. Übrigens beschränkt sich, die Erfindung nicht auf die dargestellten Ausführungsbeispiele und können namentlich das
Halbleitermaterial der Passivierungsschiclit, sowie die
Dotierung derselben und das Halbleitermaterial des passivierten Siliziumkörpers von den in den Beispielen genannten Materialien und Dotierungselementen verschieden sein.
- 709826/0695
Leerseite

Claims (1)

  1. 26553Λ1
    PATENTANS PRUCHB;
    (1·) Halbleiteranordnung mit einem Halbleiterkörper mit mindestens einem pn-Ubergang, der die Oberfläche des Körpers schneidet, wobei die Oberfläche wenigstens an der Stelle des pn-Ubergangs mit einer Passivierungsschicht aus Halbleitermaterial überzogen ist, dadurch gekennzeichnet, dass die Passivierungsschicht eine auf der genannten Oberfläche liegende erste Halbleiterschicht mit einem spezifischen Widerstand von mindestens 10 «XI.· cm und eine darauf liegende zweite Halbleiterschicht mit einem spezifischen
    Widerstand von höchstens 10J2«cm enthält.
    2. - Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die genannten Halbleiterschichten aus einem einfachen. Halbleiterelement bestehen.
    3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die genannten Halbleiterschichten aus einer Halbleiterverbindung bestehen.
    k. Halbleiteranordnung nach Anspruch 2, dadurch
    gekennzeichnet, dass die genannten Halbleiterschichten aus polykristallinem Silizium bestehen.
    5· Halbleiteranordnung nach■Anspruch ks dadurch
    gekennzeichnet, dass wenigstens die erste Halbleiterschicht aus mit Sauerstoff dotiertem polykristallinem Silizium besteht.
    6. Halbleiteranordnung nach Anspruch 4 oder 5»
    dadurch gekennzeichnet, dass die zweite Halbleiterschicht aus nipht mit Sauerstoff dotiertem polykristallinem Silizium besteht.
    7· Halbleiteranordnung nach Anspruch 5, dadurch
    709826/0695
    ORIGINAL INSPECTED
    gekennzeichnet, dass die erste Halbleiterschicht eine Dotierung von mindestens 15 und höchstens 25 Sauerstoffatomen zu 100 Siliziumatomen, eine Dicke von mindestens 0,5Z1111 und höchstens 1 <um und einen spezifischen Widerstand von mindestens 10 jQ..cm und höchstens 10 _/2..cm aufweist, und dass die zweite Halbleiterschicht eine Dotierung von höchstens 1 Sauerstoffatom zu 100 Siliziumatomen, eine Dicke von mindestens 0,2 ,um und höchstens 0,3 Λ™ und einen spezifischen ¥iderstand von mindestens 10_ß..cm und höchstens
    10-Π.cm aufweist.
    8. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der vorhergehenden Ansprüche» dadurch gekennzeichnet, dass die Passivierungsschicht durch Zersetzung eines Gasstroms, der Silan (SiHj.) , Stickstoffoxydul (N2O) und Stickstoff enthält, bei einer Temperatur von mindestens 65O0C und höchstens 85O0C gebildet wird.
    9. Verfahren nach Anspruch 8, dadurch gekennzeichnet dass die genannte Temperatur mindestens 7^-00C und höchstens 76O0C beträgt.
    10. Verfahren nach Anspruch 8 oder 9» dadurch gekennzeichnet, dass das Anwachsen der ganzen. Passivierungsschicht in einem einzigen kontinuierlichen Vorgang erfolgt.
    11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass beim Anwachsen der ersten Halbleiterschxcht die Menge Silan (SiHj.) mindestens 0,1 Vol.$ und höchstens 0,3 VdL $ der Stickstoffmenge und die Menge Stickstof foxydul (N2O) mindestens 1 Vol.# und höchstens 10 Vol.# der Stickstof
    709826/0695
    menge beträgt, und dass beim Anwachsen der zweiten Halbleiterschicht unter übrigens gleichbleibenden Bedingungen die Menge Stickstoffoxydul auf höchstens 1 V0I.50 der Stickstoff menge herabgesetzt wird.
    12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass beim Anwachsen der zweiten Halbleiterschicht kein Stickstoffoxydul (N9O) vorhanden ist, so dass eine nicht mit Sauerstoff dotierte zweite Halbleiterschicht g'ebildet wird.
    709826/0695
DE2655341A 1975-12-19 1976-12-07 Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung Expired DE2655341C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7539046A FR2335951A1 (fr) 1975-12-19 1975-12-19 Dispositif semiconducteur a surface passivee et procede d'obtention de la structure de passivation

Publications (2)

Publication Number Publication Date
DE2655341A1 true DE2655341A1 (de) 1977-06-30
DE2655341C2 DE2655341C2 (de) 1984-01-19

Family

ID=9163957

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2655341A Expired DE2655341C2 (de) 1975-12-19 1976-12-07 Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung

Country Status (8)

Country Link
US (1) US4086613A (de)
JP (1) JPS5948539B2 (de)
CA (1) CA1069620A (de)
DE (1) DE2655341C2 (de)
FR (1) FR2335951A1 (de)
GB (1) GB1565990A (de)
IT (1) IT1068031B (de)
NL (1) NL7613893A (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4194934A (en) * 1977-05-23 1980-03-25 Varo Semiconductor, Inc. Method of passivating a semiconductor device utilizing dual polycrystalline layers
DE2730367A1 (de) * 1977-07-05 1979-01-18 Siemens Ag Verfahren zum passivieren von halbleiterelementen
DE2739762C2 (de) * 1977-09-03 1982-12-02 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Verfahren zur Passivierung von Halbleiterkörpern
US4140558A (en) * 1978-03-02 1979-02-20 Bell Telephone Laboratories, Incorporated Isolation of integrated circuits utilizing selective etching and diffusion
US4191788A (en) * 1978-11-13 1980-03-04 Trw Inc. Method to reduce breakage of V-grooved <100> silicon substrate
US4262299A (en) * 1979-01-29 1981-04-14 Rca Corporation Semiconductor-on-insulator device and method for its manufacture
US4199384A (en) * 1979-01-29 1980-04-22 Rca Corporation Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands
US4242697A (en) * 1979-03-14 1980-12-30 Bell Telephone Laboratories, Incorporated Dielectrically isolated high voltage semiconductor devices
US4229474A (en) * 1979-05-25 1980-10-21 Trw Inc. Breakage resistant V-grooved <100> silicon substrates
FR2459551A1 (fr) * 1979-06-19 1981-01-09 Thomson Csf Procede et structure de passivation a autoalignement sur l'emplacement d'un masque
GB2071411B (en) * 1980-03-07 1983-12-21 Philips Electronic Associated Passivating p-n junction devices
FR2487576A1 (fr) * 1980-07-24 1982-01-29 Thomson Csf Procede de fabrication de diodes mesa glassivees
US4339285A (en) * 1980-07-28 1982-07-13 Rca Corporation Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation
US4803528A (en) * 1980-07-28 1989-02-07 General Electric Company Insulating film having electrically conducting portions
US4349408A (en) * 1981-03-26 1982-09-14 Rca Corporation Method of depositing a refractory metal on a semiconductor substrate
GB2133928B (en) * 1982-12-04 1986-07-30 Plessey Co Plc Coatings for semiconductor devices
JPS59161864A (ja) * 1983-03-04 1984-09-12 Fujitsu Ltd 半導体装置
JPS61222172A (ja) * 1985-03-15 1986-10-02 Sharp Corp Ｍｏｓｆｅｔのゲ−ト絶縁膜形成方法
NL8800220A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij een metalen geleiderspoor op een oppervlak van een halfgeleiderlichaam wordt gebracht.
US5166769A (en) * 1988-07-18 1992-11-24 General Instrument Corporation Passitvated mesa semiconductor and method for making same
US5605862A (en) * 1995-04-05 1997-02-25 International Business Machines Corporation Process for making low-leakage contacts
US5677562A (en) * 1996-05-14 1997-10-14 General Instrument Corporation Of Delaware Planar P-N junction semiconductor structure with multilayer passivation
US5763905A (en) * 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
US6891202B2 (en) * 2001-12-14 2005-05-10 Infinera Corporation Oxygen-doped Al-containing current blocking layers in active semiconductor devices
DE102020001835A1 (de) * 2020-03-20 2021-09-23 Azur Space Solar Power Gmbh Stapelförmige hochsperrende lll-V-Halbleiterleistungsdiode
DE102020001838A1 (de) * 2020-03-20 2021-09-23 Azur Space Solar Power Gmbh Stapelförmige hochsperrende lll-V-Halbleiterleistungsdiode

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2789258A (en) * 1955-06-29 1957-04-16 Raytheon Mfg Co Intrinsic coatings for semiconductor junctions
DE1184178B (de) * 1960-02-20 1964-12-23 Standard Elektrik Lorenz Ag Verfahren zum Stabilisieren der Oberflaeche von Halbleiterkoerpern mit pn-UEbergaengen durch Vakuumbedampfen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS501513B1 (de) * 1968-12-11 1975-01-18
JPS5541025B2 (de) * 1972-12-20 1980-10-21
JPS523277B2 (de) * 1973-05-19 1977-01-27
JPS5024592A (de) * 1973-07-05 1975-03-15
JPS532552B2 (de) * 1974-03-30 1978-01-28
JPS5513426B2 (de) * 1974-06-18 1980-04-09

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2789258A (en) * 1955-06-29 1957-04-16 Raytheon Mfg Co Intrinsic coatings for semiconductor junctions
DE1184178B (de) * 1960-02-20 1964-12-23 Standard Elektrik Lorenz Ag Verfahren zum Stabilisieren der Oberflaeche von Halbleiterkoerpern mit pn-UEbergaengen durch Vakuumbedampfen
DE1185896B (de) * 1960-02-20 1965-01-21 Standard Elektrik Lorenz Ag Verfahren zum Stabilisieren der Oberflaeche von Halbleiterkoerpern mit p-n-UEbergaengen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Electronics, (26.Juni 1975), S. 5E und 6E *
Microware Journal, Bd. 18, Nr. 11, (November 1975) S. 60-61 *

Also Published As

Publication number Publication date
FR2335951B1 (de) 1978-07-13
FR2335951A1 (fr) 1977-07-15
GB1565990A (en) 1980-04-30
NL7613893A (nl) 1977-06-21
DE2655341C2 (de) 1984-01-19
JPS5279661A (en) 1977-07-04
JPS5948539B2 (ja) 1984-11-27
US4086613A (en) 1978-04-25
CA1069620A (en) 1980-01-08
IT1068031B (it) 1985-03-21

Similar Documents

Publication Publication Date Title
DE2655341A1 (de) Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE2617397A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE2946963A1 (de) Schnelle bipolare transistoren
DE2160427C3 (de)
DE2744059A1 (de) Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
CH615781A5 (de)
DE2618965A1 (de) Bipolares halbleiterbauelement
DE2513459B2 (de) Halbleiterbauelement mit einer polykristallinen Siliciumabdeckung und Verfahren zu seiner Herstellung
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2841230A1 (de) Programmierbare speicherzelle mit halbleiterdioden
DE2823967A1 (de) Npn-transistor
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2103468A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors

Legal Events

Date Code Title Description
OD Request for examination
8181 Inventor (new situation)

Free format text: BIET, JEAN-PIERRE HENRI, CAEN, FR LAOU, SIO DHAT, HEROUVILLE ST. CLAIR, FR

D2 Grant after examination
8363 Opposition against the patent
8365 Fully valid after opposition proceedings
8339 Ceased/non-payment of the annual fee