CH615781A5 - - Google Patents

Download PDF

Info

Publication number
CH615781A5
CH615781A5 CH578977A CH578977A CH615781A5 CH 615781 A5 CH615781 A5 CH 615781A5 CH 578977 A CH578977 A CH 578977A CH 578977 A CH578977 A CH 578977A CH 615781 A5 CH615781 A5 CH 615781A5
Authority
CH
Switzerland
Prior art keywords
layer
dopant
doping
semiconductor
opening
Prior art date
Application number
CH578977A
Other languages
English (en)
Inventor
Walter Steinmaier
Jose Solo De Zaldivar
Original Assignee
Faselec Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faselec Ag filed Critical Faselec Ag
Publication of CH615781A5 publication Critical patent/CH615781A5/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/116—Oxidation, differential
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf einer Oberfläche eines Halbleiterkörpers eine gegen Diffusion maskierende Schicht erzeugt wird, wobei in dieser Maskierungsschicht mindestens eine Öffnung vorgesehen wird, wonach wenigstens innerhalb dieser Öffnung eine Dotierungsschicht, die einen Dotierungsstoff enthält, auf der Halbleiteroberfläche erzeugt wird, wonach durch Erhitzung der Dotierungsstoff aus der Dotierungsschicht über die genannte Öffnung in den Halbleiterkörper eindiffundiert wird, um eine dotierte Zone mit von denen des angrenzenden Halbleitermaterials verschiedenen Leitungseigenschaften zu bilden, wonach die Dotierungsschicht entfernt wird.
Die Erfindung bezieht sich weiterhin auf eine Halbleiteranordnung, die durch Anwendung dieses Verfahrens hergestellt ist.
Unter verschiedenen Leitungseigenschaften sind hier verschiedene Leitungstypen und/oder verschiedene spezifische Widerstände zu verstehen.
Ein Verfahren der oben beschriebenen Art ist in der Halbleitertechnik, insbesondere für die Herstellung monolithischer integrierter Schaltungen, bekannt und wird in verschiedenen Formen angewandt.
Bei den bekannten Verfahren der beschriebenen Art ergibt sich oft der Nachteil, dass der Dotierung der Dotierungsschicht entgegengesetzte Anforderungen gestellt werden müssen. Dies ist insbesondere der Fall, wenn die dotierte Zone nicht zu tief sein soll. Wenn dazu die Dotierung der Dotierungsschicht verhältnismässig niedrig gewählt wird, lässt sich die Dotierungsschicht (meist eine dotierte Siliziumoxidschicht) schwer durch Ätzen entfernen, weil deren Ätzgeschwindigkeit niedrig ist. Um zu vermeiden, dass die auf der Oberfläche vorhandene Isolierschicht (meist eine undotierte Siliciumoxidschicht), in der die Öffnung vorgesehen ist, durch diesen Ätzvorgang zu stark angegriffen wird, kann die Entfernung der Dotierungsschicht jedenfalls nicht ohne Anwendung einer Maske erfolgen. Dies
2
5
0
15
20
25
30
35
40
45
50
55
60
65
wäre wohl möglich, wenn die Dotierungsschicht hochdotiert wäre, aber dann könnte leicht eine zu grosse Eindringtiefe der dotierten Zone erhalten werden.
Noch weitere Nachteile ergeben sich in dem wichtigen, oft vorkommenden Fall, in dem in der Isolierschicht mindestens eine erste und mindestens eine zweite Öffnung vorgesehen werden, wonach über die erste Öffnung ein erster Dotierungsstoff und über die zweite Öffnung ein zweiter Dotierungsstoff in den unterliegenden Halbleiterkörper eingeführt werden, wobei diese Dotierung wenigstens innerhalb der ersten Öffnung durch Diffusion aus einer dotierten Schicht stattfindet. Dabei werden im allgemeinen sowohl die Dotierung über die erste Öffnung als auch die Dotierung über die zweite Öffnung mittels eines Diffusionsvorganges durchgeführt. Dabei können sich in der Praxis verschiedene Schwierigkeiten ergeben, die das Verfahren für eine Anzahl Zwecke ungeeignet machen. So besteht ein oft auftretender Nachteil darin, dass während einer oder beider Diffusionen ein schwer entfernbares Glas, z. B. Borglas, auf der Halbleiteroberfläche gebildet wird. Weiter ist es im allgemeinen gebräuchlich, dass die dotierte Schicht, aus der wenigstens eine der Diffusionen durchgeführt wird, bis wenigstens nach der Bildung der genannten ersten und zweiten Zonen in einer endgültigen Form auf der Oberfläche vorhanden bleibt. Dies führt zu verhältnismässig grossen Dickenunterschieden in der endgültig auf der Halbleiteroberfläche vorhandenen Isolierschicht. Wenn nicht die ganze Isolierschicht entfernt und durch eine neue ersetzt werden soll (bei welchem Vorgang die an der Oberfläche endenden pn-Übergänge freigelegt werden, wodurch deren elektrische Eigenschaften beeinträchtigt werden können), müssen zwangsweise die notwendigen Kontaktfenster durch die ungleichmässige Isolierschicht hindurch geätzt werden. Dazu sind dann im allgemeinen mehrere Ätz- und Maskierungsschritte erforderlich, um einen unerwünschten Angriff bestimmter Teile der Isolierschicht und vor allem Unterätzung der dünneren Isolierschichtteile zu vermeiden.
Die Erfindung bezweckt an erster Stelle, ein Verfahren zu schaffen, bei dem verhältnismässig untiefe diffundierte Zonen durch Diffusion aus einer dotierten Schicht erzeugt werden können, wobei diese Schicht ohne Anwendung einer Maske entfernt werden kann, ohne dass weitere auf der Halbleiteroberfläche vorhandene Isolierschichten auf unzulässige Weise angegriffen werden.
Die Erfindung bezweckt weiter, in dem Falle, in dem über erste und zweite Öffnungen in der Isolierschicht erste bzw. zweite Dotierungsstoffe in den Halbleiterkörper eingeführt werden, insbesondere zur Herstellung einer Halbleiteranordnung mit komplementären Feldeffekttransistoren mit isolierter Gate-Elektrode, ein Verfahren zu schaffen, bei dem ausserdem am Ende der Bearbeitung eine überall nahezu gleich dicke Isolierschicht vorhanden ist, so dass alle Kontaktfenster in einem einzigen Ätzschritt ohne Gefahr vor Unterätzung gebildet werden können und überdies keine schwer entfernbaren Glasschichten erhalten werden.
Der Erfindung liegt u. a. die Erkenntnis zugrunde, dass die genannten Zwecke dadurch erreicht werden können, dass auf geeignete Weise eine thermische Oxidschicht benutzt wird, die während des Vorgangs innerhalb der genannten Öffnungen gebildet wird.
Ausserdem liegt der Erfindung die Erkenntnis zugrunde, dass dabei im Falle der Einführung verschiedener Dotierungsstoffe über verschiedene Öffnungen diese Dotierungsstoffe mit Vorteil mittels verschiedener Techniken eingeführt werden.
Ein Verfahren der eingangs erwähnten Art ist dazu nach der Erfindung dadurch gekennzeichnet, dass ein erster Erhitzungsschritt in einer oxidierenden Atmosphäre durchgeführt wird, wobei ein Teil des Dotierungsstoffes in den Halbleiterkörper eindiffundiert und weiter durch Oxidation die innerhalb der
615781
Öffnung liegende Halbleiteroberfläche mit einer thermischen Oxidschicht überzogen wird; dass dann durch Ätzung ohne Anwendung einer Ätzmaske für die angrenzenden Schichtteile die Dotierungsschicht entfernt wird, wobei die Maskierungsschicht und die thermische Oxidschicht höchstens nur aber ein Teil ihrer Dicke entfernt werden wegen der höheren Ätzgeschwindigkeit der Dotierungsschicht, und dass anschliessend während eines zweiten Erhitzungsschrittes der Dotierungsstoff weiter in den Halbleiterkörper eindiffundiert wird.
Die genannte thermische Oxidschicht übt bei dem Verfahren nach der Erfindung an erster Stelle eine hemmende Wirkung auf die Diffusion aus der Dotierungsschicht aus. Infolgedessen kann eine Dotierungsschicht mit hoher Dotierungskonzentration verwendet werden, ohne dass dadurch eine zu tiefe dotierte Zone erhalten wird. Weiter kann diese hochdotierte Dotierungsschicht, z. B. eine hochdotierte Phosphorglasschicht, die eine hohe Ätzgeschwindigkeit aufweist, leicht ohne Maske durch Ätzung entfernt werden, ohne dass andere Isolierschichten angegriffen werden. Dabei bewirkt die genannte thermische Oxidschicht, die eine verhältnismässig niedrige Ätzgeschwindigkeit aufweist, dass die Ätzzeit nicht kritisch ist,
weil diese thermische Oxidschicht sogar beim Überschreiten der für die Entfernung der Dotierungsschicht benötigten Ätzzeit im wesentlichen erhalten bleibt.
Eine sehr wichtige bevorzugte Ausführungsform des Verfahrens nach der Erfindung ist dadurch gekennzeichnet, dass in der maskierenden Schicht mindestens eine erste und mindestens eine zweite Öffnung vorgesehen werden, und dass die Dotierungsschicht nur in den ersten Öffnungen gebildet wird, wobei während der Durchführung des ersten Erhitzungsschrittes die thermische Oxidschicht sich innerhalb der ersten und der zweiten Öffnungen bildet; dass nach dem ersten Erhitzungsschritt über die zweite Öffnung und die darin gebildete thermische Oxidschicht zur Bildung einer zweiten dotierten Zone durch Ionenimplantation ein zweiter Dotierungsstoff eingeführt wird, wobei die genannte Dotierungsschicht gegen diese Ionenimplantation maskiert, und dass dann während des zweiten Erhitzungsschrittes der zweite Dotierungsstoff zugleich mit dem ersten Dotierungsstoff weiter in den Halbleiterkörper eindiffundiert wird. Dabei dient die genannte thermische Oxidschicht zugleich zum Schutz der Halbleiteroberfläche innerhalb der zweiten Öffnung vor Beschädigung durch Ionenimplantation.
Besonders wichtig ist dabei der Fall, in dem von einem Halbleiterkörper mit einem an eine Oberfläche grenzenden ersten Gebiet vom zweiten Leitungstyp ausgegangen wird, das innerhalb des Halbleiterkörpers völlig von einem ebenfalls an die Oberfläche grenzenden zweiten Gebiet vom ersten Leitungstyp umgeben wird, wobei mindestens zwei erste Öffnungen über dem ersten Gebiet zur Bildung wenigstens der Source- und Drainzonen eines ersten Feldeffekttransistors mit isolierter Gate-Elektrode und mindestens zwei zweite Öffnungen über dem zweiten Gebiet zur Bildung wenigstens der Source- und Drainzonen eines zu dem ersten komplementären zweiten Feldeffekttransistors mit isolierter Gate-Elektrode vorgesehen werden, und wobei die genannte Maskierungsschicht durch ausserhalb der ersten und zweiten Öffnungen vorhandene isolierende Schichtteile und durch isolierte Gate-Elektroden gebildet werden, die eine gegenseitige Trennung der ersten Öffnungen sowie eine gegenseitige Trennung der zweiten Öffnungen bewirken.
Die Erfindung wird nachstehend an einem Ausführungsbeispiel anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 bis 12 schematisch im Querschnitt eine Halbleiteranordnung in aufeinanderfolgenden Stufen der Herstellung durch das erfindungsgemässe Verfahren,
Fig. 13 schematisch im Querschnitt eine Halbleiteranordnung, die durch eine Abwandlung des Verfahrens nach den Fig.
3
5
10
15
20
25
30
35
40
45
50
55
60
65
615 781
1 bis 12 hergestellt ist, und
Fig. 14 und 15 zwei aufeinanderfolgende Stufen der Herstellung nach einer sehr einfachen Ausführungsform des erfin-dungsgemässen Verfahrens.
Die Figuren sind rein schematisch und nicht massstäblich gezeichnet. Entsprechende Teile sind im allgemeinen mit den gleichen Bezugsziffern bezeichnet.
Fig. 1 bis 12 zeigen schematisch im Querschnitt eine Halbleiteranordnung in aufeinanderfolgenden Stufen der Herstellung durch das erfindungsgemässe Verfahren. In diesem Beispiel wird eine Halbleiteranordnung mit zwei komplementären Feldeffekttransistoren mit isolierter Gate-Elektrode hergestellt. Die Erfindung beschränkt sich aber nicht darauf. Es wird z. B. von einem Halbleiterkörper in Form einer n-leitenden Siliziumscheibe 1 mit einem spezifischen Widerstand von etwa 5ÇI • cm und einer Dicke von etwa 450 um ausgegangen. Auf einer Oberfläche 2 dieser Scheibe wird (siehe Fig. 1) durch thermische Oxidation eine Isolierschicht 3 aus Siliziumoxid mit einer Dicke von z. B. 0,6 p.m abgelagert. In diese Schicht 3 wird dann ein Fenster 4 geätzt, wonach durch thermische Oxidation in diesem Fenster eine dünnere Oxidschicht 5 mit einer Dicke von z. B. 0,1 (im erzeugt wird. Anschliessend wird durch Implantation von Borionen gemäss den Pfeilen 6 (siehe Fig. 2) über die Schicht 5 bei einer Energie von etwa 80 keV und mit einer Dosis von 5 • 1012 Atomen/cm2 ein untiefes p-leitendes Gebiet 7 gebildet. Durch Erhitzung in einer oxidierenden Atmosphäre wird dann die Schicht 7 tiefer in den Körper eindiffundiert, wobei durch thermische Oxidation die Oxidschichten 3 und 5 auf der ganzen Oberfläche bis zu einer Gesamtdicke von etwa 1 um anwachsen, wobei die Schicht 5 etwas dünner als die Schicht 3 bleibt (siehe Fig. 3). Die Dicke des Gebietes 7 beträgt nun 4 bis 5 (im und infolge von Ausdiffusion von Boratomen aus dem Gebiet 7 in die Oxidschicht 5 erhält das Gebiet 7 ein Dotierungsprofil, bei dem die maximale Bordotierung in einiger Entfernung von der Oberfläche 2 liegt. Danach werden in die Oxidschicht (3,5) Fenster 8 und 9 geätzt, wobei das Fenster 8 völlig über dem p-leitenden Gebiet 7 und das Fenster 9 völlig über dem n-leitenden Gebiet 1 liegt (siehe Fig. 4).
Die oben genannten Oxidations-, Diffusions- und Ätzvorgänge sind in der Halbleitertechnik allgemein üblich und können auf verschiedene Weise durchgeführt werden. Sie gehören nicht zu den wesentlichen Merkmalen der Erfindung und werden daher in diesem Ausführungsbeispiel nicht im Detail beschrieben.
Dann wird gleichfalls auf übliche Weise durch thermische Oxidation innerhalb der Fenster 8 und 9 eine dünne Oxidschicht 10 mit einer Dicke von etwa 0,1 (im gebildet. Darauf wird durch chemische Umwandlung von SiH> auf bekannte Weise eine Schicht 11 aus polykristallinem Silizium mit einer Dicke von etwa 0,5 (im niedergeschlagen (siehe Fig. 5). Durch Anwendung bekannter z. B. photolithographischer Ätzverfahren werden die Schichten 11 und 10 danach in die gewünschte Form gebracht, wobei die Gate-Elektroden 12 und 14 mit den Gate-Oxidschichten 13 und 15 sowie die Verbindungsmuster 16 erhalten werden (siehe Fig. 6). Dabei bilden sich über dem Gebiet 7 erste Öffnungen I und über dem Gebiet 1 zweite Öffnungen II in einer gegen Diffusion und gegen Ionenimplantation maskierenden Schicht, die durch die Oxidschicht (3,5) und die isolierten Gate-Elektroden (12,13 und 14,15) gebildet wird.
Nun wird über die ersten Öffnungen I ein erster Dotierungsstoff zur Bildung n-leitender erster Zonen 19 und 20 und über die zweiten Öffnungen II ein zweiter Dotierungsstoff zu Bildung p-leitender zweiter Zonen 22 und 23 in den unterliegenden Halbleiterkörper eingeführt, wobei diese Dotierung innerhalb der ersten Öffnungen I durch Diffusion aus einer dotierten Schicht 17 erfolgt (siehe Fig. 7 bis 12). Sowohl die ersten Zonen 19 und 20 als auch die zweiten Zonen 22 und 23 weisen in bezug auf das angrenzende Halbleitermaterial verschiedene Leitfähigkeitseigenschaften, und zwar im vorliegenden Beispiel einen verschiedenen Leitungstyp sowie einen verschiedenen (niedrigeren) spezifischen Widerstand, auf. Das Dotieren findet nach der Erfindung auf folgende Weise statt.
Zunächst werden die ersten Öffnungen I mit einer Dotierungsschicht 17 überzogen, die Phosphoratome enthält (siehe Fig. 7). Dazu wird auf pyrolitischem Wege, z. B. durch thermische Umwandlung von SiBt, dem z. B. 10 Vol.-% PH3 zugesetzt ist, eine Dotierungsschicht 17 aus dotiertem Siliziumoxid niedergeschlagen. Um zu verhindern, dass bei den nächsten Bearbeitungen Phosphor aus der Schicht 17 in die Atmosphäre diffundiert und anderswo in die Halbleiteroberfläche eindringt, wird vorzugsweise auf dieser Dotierungsschicht 17 in demselben Bearbeitungsschritt durch Beendigung des Zusatzes von PH3 eine undotierte Oxidschicht 18 niedergeschlagen. Die Dotierungsschicht muss genügend dick sein, um gegen Ionenimplantation zu maskieren; in diesem Beispiel weist die Schicht 17 eine Dicke von etwa 0,4 um und die Schicht 18 von etwa 0,1 (im auf. Die Schichten werden mit einer Geschwindigkeit von etwa 0,05 um pro Minute niedergeschlagen. Dann wird mit Hilfe einer Photolackmaske, deren Abmessungen nicht sehr genau definiert zu sein brauchen, der Teil der Schichten 17 und 18, der sich über den zweiten Öffnungen II befindet, entfernt. Nach Entfernung der Photolackschicht ist dann die Struktur nach Fig. 7 erhalten.
Anschliessend wird eine Erhitzung in einer oxidierenden Atmosphäre durchgeführt, wobei ein Teil des Dotierungsstoffes, in diesem Beispiel also Phosphor, aus der Dotierungsschicht 17 über die ersten Öffnungen I in die Halbleiteroberfläche eindiffundiert und dort hochdotierte n-leitende Source-und Drainzonen 19 und 20 bildet. Dies erfolgt z. B. durch Erhitzung in einer Atmosphäre, die Stickstoff und Sauerstoff in einem Volumenverhältnis von etwa 1:3 enthält, während etwa 50 Minuten bei 950 °C. Dabei wird nach der Erfindung weiter durch thermische Oxidation die innerhalb der ersten und zweiten Öffnungen I und II liegende Halbleiteroberfläche mit einer thermischen Siliziumoxidschicht 21 mit einer Dicke von etwa 0,09 (im überzogen (siehe Fig. 8). Während dieser Oxidation bildet sich die Oxidschicht 21 auch auf den polykristallinen Elektroden- und Verbindungsschichten 12,14, und 16.
Danach werden über die zweiten Öffnungen II und die darin gebildete Oxidschicht 21 durch Ionenimplantationen (nach Pfeilen 24 in Fig. 9) Borionen in die Halbleiteroberfläche eingeführt, wobei die Dotierungsschicht 17 gegen diese Ionenimplantation maskiert. Die Implantation erfolgt in diesem Beispiel mit einer Energie von 80 keV und einer Dosis von 5 • 1014 Ionen/cm2. Weiter maskieren auch die Oxidschicht 3 und die isolierte Gate-Elektrode (14,15) gegen diese Ionenimplantation. Dabei werden hochdotierte p-leitende Source- und Drainzonen 22 und 23 erhalten (siehe Fig. 9). Es sei noch bemerkt, dass, wo in dieser Anmeldung von Maskierung die Rede ist, diese Maskierung nicht absolut zu sein braucht,
jedoch wohl wenigstens derart sein soll, dass in der unter der Maskierungsschicht liegenden Oberfläche keine unerwünschte Dotierungsänderung, z. B. Inversion des Leitungstyps, auftritt.
Die Dotierungsschicht 17 mit der darauf vorhandenen undotierten Oxidschicht 18 kann nun ohne Anwendung einer Ätzmaske durch Ätzen mit Hilfe einer HF-haltigen Lösung entfernt werden. Dabei wird zugleich die dünne Oxidschicht 21 auf den p-leitenden Zonen 22 und 23 entfernt. Die Oxidschicht 21 auf den n-leitenden Zonen 19 und 20 bleibt aber grösstenteils erhalten. Diese Entfernung der Dotierungsschicht ohne Ätzmaske für die angrenzenden Schichtteile wird durch das Vorhandensein der thermischen Oxidschicht 21 ermöglicht. Diese hat nämlich einen dreifachen Zweck. Um die dicke Dotierungsschicht (17,18) durch Ätzen entfernen zu können, ohne dass die Oxidschicht 3 stark angegriffen wird, ist es erforderlich, dass die Dotierung der Schicht 17 hoch ist, so dass auch die Ätzge-
4
5
10
15
20
25
30
35
40
45
50
55
60
65
5
615 781
schwindigkeit im Vergleich zu der des thermischen Oxids gross ten 14 und 12 nicht über den dünnen Gate-Oxidschichten 15
ist. Ohne das Vorhandensein der thermischen Oxidschicht 21 und 13, sondern auf dem Feldoxid 3 befinden. Weiter wird auf den Zonen 19 und 20 wären diese Zonen infolge dieser bemerkt, dass die Dotierung der polykristallinen Sizilium-
hohen Dotierung der Schicht 17 nun schon zu tief in das Gebiet Schicht während der Erzeugung dieser Schicht stattfinden eindiffundiert. Dies wird durch die hemmende Wirkung der 5 kann. Meistens erfolgt sie aber automatisch während der Dotie-
Schicht 21 verhindert. Ausserdem dient die thermische Oxid- rung der Source- und Drainzonen 19,20,22 und 23.
Schicht 21 als Ätzhemmungsschicht während der Entfernung Selbstverständlich sind im Rahmen der Erfindung viele der Dotierungsschicht, weil die Ätzgeschwindigkeit des thermi- Abwandlungen des oben beschriebenen Ausführungsbeispiels sehen Oxids 21 viel geringer als die der Schicht 17 ist und diese möglich. Dabei können mehrere Schritte des beschriebenen
Schicht 21 also wenigstens teilweise gegen diesen Ätzvorgang 10 Verfahrens, die zwar vorteilhafte Ausführungsformen bilden,
maskiert. Ohne das Vorhandensein der Oxidschicht 21 wäre für aber für die Erfindung nicht wesentlich sind, weggelassen wer-
die Entfernung der Dotierungsschicht eine Ätzmaske unent- den. So kann statt der Ionenimplantation 6 (siehe Fig. 2) auch behrlich. Weiter diente die Oxidschicht 21vorher während der eine Diffusion angewandt werden, wobei die Oxidschicht 5
Borimplantation als Schutzschicht, um die Siliziumoberfläche weggelassen werden kann. Statt einer auf der Halbleiterober-
möglichst frei von Versetzungen zu halten. ,5 fläche liegenden Feldoxidschicht 3 kann auch ein örtlich in die
Vorzugsweise wird anschliessend ein Passivierungs- und Halbleiteroberfläche versenktes Oxidmuster verwendet wer-
Getterschritt durchgeführt. Dazu wird eine undotierte Silizium- den; in diesem Falle wird statt des Schnittes nach Fig. 12 z. B.
oxidschicht 25 (siehe Fig. 10) mit einer Dicke von etwa 0,35 um ein Schnitt nach Fig. 13 erhalten. Weiter können die Leitungsty-
pyrolitisch niedergeschlagen, wonach das Ganze während Pen aller Zonen (zugleich) durch die entgegengesetzten Lei-etwa 30 Minuten in einer eine geringe Menge an PH3 enthalten-20 tungstypen ersetzt werden, sofern dabei der Ätzgeschwindig-
den Atmosphäre bei etwa 1000 °C erhitzt wird. keitsunterschied der Dotierungsschicht 17 in bezug auf die
Dann werden während eines weiteren Erhitzungsschrittes anderen Schichten, insbesondere in bezug auf die thermische gleichzeitig die Phosphor- und Bordotierungen der Zonen 19, Oxidschicht 21, erzielt werden kann, was vom Fachmann vor-
20,22 und 23 weiter in den Halbleiterkörper eindiffundiert, kommendenfalls geprüft werden kann. Die Erzeugung der damit diesen Zonen ihre endgültige Form und Tiefe erteilt wer- 25 Schichten 18 und 25 ist, sei es wünschenswert, nicht unbedingt den. In diesem Beispiel wird dieser Erhitzungsschritt bei etwa notwendig.
1050 °C während etwa 25 Minuten in einer stickstoff- und sauer- Die zu erzeugenden dotierten Zonen brauchen ausserdem stoffhaltigen Atmosphäre durchgeführt. Dabei wird durch Oxi- nicht den dem des angrenzenden Halbleitermaterials entgegen-
dation weiter eine etwa 0,07 [im dicke thermische Oxid- gesetzten Leitungstyp aufzuweisen. Eine sehr einfache Anwen-
schicht 26 auf den Zonen 22 und 23, auf der polykristallinen 30 dung des Verfahrens nach der Erfindung ist in den Fig. 14 und
Gate-Elektrode 14 und den Verbindungsschichten 16 erhalten 15 dargestellt, wobei (siehe Fig. 14) in einer Öffnung in einer
(siehe Fig. 11). Die endgültig erhaltene Dicke der n-leitenden Oxidschicht 3 aus einer Dotierungsschicht 17, z. B. aus Phos-
Source- und Drainzonen 19 und 20 beträgt etwa 1,4 um und die phorglas, in einem n-leitenden Siliziumsubstrat 1 eine n-leitende der p-leitenden Source- und Drainzonen 22 und 23 beträgt etwa Zone 40 erzeugt wird. Fig. 14 zeigt den Zustand nach dem er-
1,2 um. 35 sten Erhitzungsschritt in einer oxidierenden Atmosphäre, bei
Wie aus Fig. 11 ersichtlich ist, befinden sich auf den dem die thermische Oxidschicht 21 erhalten wird. Nach dem
Zonen 19,20,22 und 23 sowie auf den Gate-Elektrodenschich- Wegätzen der hochdotierten Glasschicht 17 ohne Anwendung ten 12 und 14 und auf den Verbindungsschichten 16 Isolier- einer Ätzmaske, wobei die Schichten 3 und 21 im wesentlichen
. schichten praktisch gleicher Dicke und Zusammensetzung. erhalten bleiben, wird in einem zweiten Erhitzungsschritt die
Dadurch wird die Ätzung der benötigten Kontaktfenster 40 Zone 40 weiter in das Silizium eindiffundiert (siehe Fig. 15),
besonders einfach, weil diese alle zu gleicher Zeit in einem Mas- wonach Kontaktfenster geätzt und Kontakte auf den Gebie-
kierungs- und Ätzschritt auf übliche Weise ohne Gefahr vor zu ten 40 und 1 gebildet werden können.
starkem Angriff der Schicht 3 und vor dem Auftreten von
Unterätzproblemen gebildet werden können, wonach ebenfalls Die Erfindung beschränkt sich nicht auf die Anwendung auf übliche Weise die Kontaktschichten 27 bis 31 z. B. in Form « von Silizium; auch andere geeignete Halbleitermaterialien von Aluminiumschichten erzeugt werden können. Dabei kann, könnten Anwendung finden, sofern darauf eine geeignete ther-
wie in Fig. 12 dargestellt ist, diese Metallisierung (27) teilweise mische Oxidschicht erhalten werden kann. Statt Phosphor und
über den Verbindungsleitern (16) liegen, wodurch ein Zwei- Bor können auch andere Dotierungsstoffe verwendet werden;
schichtenverbindungsmuster erhalten wird, wobei die beiden statt einen Ätzflüssigkeit kann für die Ätzvorgänge auch z. B.
Verbindungspegel erwünschtenfalls örtlich über die Schich- so Plasmaätzen angewendet werden, vorausgesetzt, dass die rela-
ten 25 und 26 miteinander in Kontakt sein können. tiven Ätzgeschwindigkeiten der Dotierungsschicht (17) und der
Schliesslich wird erwünschtenfalls auf dem Ganzen noch thermischen Oxidschicht (21) die erfindungsgemässen Anfor-
eine Schutzschicht, z. B. eine Glasschicht, gebildet, wonach die derungen erfüllen. Als Abwandlung des Vorgangs nach den erhaltene Anordnung in einer geeigneten Umhüllung montiert Fig. 1 bis 12 kann z. B. der komplementäre Vorgang angewandt werden kann. 55 werden, bei dem von einem p-leitenden Substrat 1 und einem
Es sei bemerkt, dass in Fig. 12 der Deutlichkeit halber auch n-leitenden Gebiet 7 ausgegangen wird und die Zonen 22 und die Kontakte 28 und 30 dargestellt sind. In der Praxis werden 23 n-leitend sind und aus einer Dotierungsschicht diffundiert diese Kontakte meistens an Stellen ausserhalb des gezeigten werden, während die Zonen 19 und 20 p-leitend sind und im-
Schnittes angeordnet, an denen sich die Elektrodenschich- plantiert werden.
G
2 Blatt Zeichnungen

Claims (13)

  1. 615 781
    PATENTANSPRÜCHE
    1. Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf einer Oberfläche eines Halbleiterkörpers eine gegen Diffusion maskierende Schicht erzeugt wird, in der mindestens eine Öffnung vorgesehen wird, wonach wenigstens innerhalb dieser Öffnung eine Dotierungsschicht, die einen Dotierungsstoff enthält, auf der Halbleiteroberfläche gebildet wird, wonach durch Erhitzung der Dotierungsstoff aus der Dotierungsschicht über die genannte Öffnung in den Halbleiterkörper zur Bildung einer dotierten Zone mit von denen des angrenzenden Halbleitermaterials verschiedenen Leitungseigenschaften eindiffundiert und dann die Dotierungsschicht entfernt wird, dadurch gekennzeichnet, dass ein erster Erhitzungsschritt in einer oxidierenden Atmosphäre durchgeführt wird, wobei ein Teil des Dotierungsstoffes in den Halbleiterkörper eindiffundiert und ausserdem durch Oxidation die innerhalb der Öffnung liegende Halbleiteroberfläche mit einer thermischen Oxidschicht überzogen wird; dass dann durch Ätzen ohne Anwendung einer Ätzmaske für die angrenzenden Schichtteile die Dotierungsschicht entfernt wird, wobei die Maskierungsschicht und die thermische Oxidschicht höchstens nur über einen Teil ihrer Dicke entfernt werden wegen der höheren Ätzgeschwindigkeit der Dotierungsschicht und dass anschliessend während eines zweiten Erhitzungsschrittes der Dotierungsstoff weiter in den Halbleiterkörper eindiffundiert wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die dotierte Zone einen dem des angrenzenden Halbleitermaterials entgegengesetzte Leitungstyp aufweist.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als Dotierungsschicht eine dotierte Siliziumoxidschicht pyrolitisch angelagert wird.
  4. 4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass nach der Erzeugung der Dotierungsschicht in demselben Bearbeitungsschritt auf dieser Dotierungsschicht eine undotierte Siliziumoxidschicht gebildet wird.
  5. 5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass nach der Entfernung der Dotierungsschicht und vor dem zweiten Erhitzungsschritt über die ganze Oberfläche eine vorzugsweise mit Phosphor dotierte passivierende Glasschicht gebildet wird.
  6. 6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass in der maskierenden Schicht mindestens eine erste und mindestens eine zweite Öffnung vorgesehen werden und die Dotierungsschicht nur in den ersten Offnungen erzeugt wird, wobei während der Durchführung des ersten Erhitzungsschrittes die thermische Oxidschicht sich innerhalb der ersten und der zweiten Öffnungen bildet; dass nach dem ersten Erhitzungsschritt über die zweite Öffnung und die darin gebildete thermische Oxidschicht zur Bildung einer zweiten dotierten Zone durch Ionenimplantation ein zweiter Dotierungsstoff eingeführt wird, wobei die genannte Dotierungsschicht gegen diese Ionenimplantation maskiert, und dass dann während des zweiten Erhitzungsschrittes der zweite Dotierungsstoff zugleich mit dem ersten Dotierungsstoff weiter in den Halbleiterkörper eindiffundiert wird.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass erste und zweite dotierte Zonen erzeugt werden, die einen dem des angrenzenden Halbleitermaterials entgegengesetzten Leitungstyp aufweisen.
  8. 8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass eine erste dotierte Zone von einem ersten Leitungstyp und eine zweite dotierte Zone vom zweiten Leitungstyp erzeugt werden.
  9. 9. Verfahren nach den Ansprüchen 7 und 8, dadurch gekennzeichnet, dass von einem Halbleiterkörper mit einem an eine Oberfläche grenzenden ersten Gebiet vom zweiten Leitungstyp ausgegangen wird, das innerhalb des Halbleiterkörpers völlig von einem ebenfalls an die Oberfläche grenzenden zweiten Gebiet vom ersten Leitungstyp umgeben wird; dass mindestens zwei erste Öffnungen über dem ersten Gebiet zur Bildung wenigstens der Source- und Drainzonen eines ersten Feldeffekttransistors mit isolierte Gate-Elektrode und mindestens zwei zweite Öffnungen über dem zweiten Gebiet zur Bildung wenigstens der Source- und Drainzonen eines zu dem ersten komplementären zweiten Feldeffekttransistor mit isolierter Gate-Elektrode erzeugt werden, und dass die genannte Maskierungsschicht durch ausserhalb der ersten und zweiten Öffnungen vorhandene Isolierschichtteile und durch isolierte Gate-Elektroden gebildet wird, die eine gegenseitige Trennung der ersten Öffnungen und eine gegenseitige Trennung der zweiten Öffnung bewirken.
  10. 10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass als erster Dotierungsstoff Phosphor eindiffundiert wird.
  11. 11. Verfahren nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass als zweiter Dotierungsstoff Bor implantiert wird.
  12. 12. Verfahren nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, dass auch der zweite Erhitzungsschritt in einer oxidierenden Atmosphäre durchgeführt wird, wobei sich auf der innerhalb der zweiten Öffnung liegenden Halbleiteroberfläche eine thermische Oxidschicht bildet
  13. 13. Halbleiteranordnung, die durch Anwendung des Verfahrens nach einem der vorstehenden Ansprüche hergestellt ist.
CH578977A 1976-05-11 1977-05-09 CH615781A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7604986A NL7604986A (nl) 1976-05-11 1976-05-11 Werkwijze voor het vervaardigen van een halfgeleider- inrichting, en inrichting vervaardigd door toe- passing van de werkwijze.

Publications (1)

Publication Number Publication Date
CH615781A5 true CH615781A5 (de) 1980-02-15

Family

ID=19826163

Family Applications (1)

Application Number Title Priority Date Filing Date
CH578977A CH615781A5 (de) 1976-05-11 1977-05-09

Country Status (11)

Country Link
US (1) US4139402A (de)
JP (1) JPS5850015B2 (de)
AU (1) AU508451B2 (de)
CA (1) CA1086868A (de)
CH (1) CH615781A5 (de)
DE (1) DE2718894C2 (de)
FR (1) FR2351501A1 (de)
GB (1) GB1523246A (de)
IT (1) IT1085067B (de)
NL (1) NL7604986A (de)
SE (1) SE429175B (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4217149A (en) * 1976-09-08 1980-08-12 Sanyo Electric Co., Ltd. Method of manufacturing complementary insulated gate field effect semiconductor device by multiple implantations and diffusion
US4277881A (en) * 1978-05-26 1981-07-14 Rockwell International Corporation Process for fabrication of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4455737A (en) * 1978-05-26 1984-06-26 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4506437A (en) * 1978-05-26 1985-03-26 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
DE2936724A1 (de) * 1978-09-11 1980-03-20 Tokyo Shibaura Electric Co Halbleitervorrichtung und verfahren zu ihrer herstellung
JPS5555559A (en) * 1978-10-19 1980-04-23 Toshiba Corp Method of fabricating semiconductor device
US4305760A (en) * 1978-12-22 1981-12-15 Ncr Corporation Polysilicon-to-substrate contact processing
US4306916A (en) * 1979-09-20 1981-12-22 American Microsystems, Inc. CMOS P-Well selective implant method
DE3037316C2 (de) * 1979-10-03 1982-12-23 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur Herstellung von Leistungsthyristoren
US4295897B1 (en) * 1979-10-03 1997-09-09 Texas Instruments Inc Method of making cmos integrated circuit device
EP0030147B1 (de) * 1979-11-29 1983-05-11 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer integrierten Halbleiter-Schaltung
US4345366A (en) * 1980-10-20 1982-08-24 Ncr Corporation Self-aligned all-n+ polysilicon CMOS process
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices
NL187328C (nl) * 1980-12-23 1991-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
AT387474B (de) * 1980-12-23 1989-01-25 Philips Nv Verfahren zur herstellung einer halbleitervorrichtung
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
DE3133468A1 (de) * 1981-08-25 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen in siliziumgate-technologie
US4486943A (en) * 1981-12-16 1984-12-11 Inmos Corporation Zero drain overlap and self aligned contact method for MOS devices
US4412375A (en) * 1982-06-10 1983-11-01 Intel Corporation Method for fabricating CMOS devices with guardband
US4532695A (en) * 1982-07-02 1985-08-06 The United States Of America As Represented By The Secretary Of The Air Force Method of making self-aligned IGFET
US4480375A (en) * 1982-12-09 1984-11-06 International Business Machines Corporation Simple process for making complementary transistors
DE3314450A1 (de) * 1983-04-21 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4584761A (en) * 1984-05-15 1986-04-29 Digital Equipment Corporation Integrated circuit chip processing techniques and integrated chip produced thereby
US4760033A (en) * 1986-04-08 1988-07-26 Siemens Aktiengesellschaft Method for the manufacture of complementary MOS field effect transistors in VLSI technology
ES2084606T3 (es) * 1988-12-21 1996-05-16 At & T Corp Procedimiento de oxidacion termica de crecimiento modificado para oxidos delgados.
JP3256048B2 (ja) * 1993-09-20 2002-02-12 富士通株式会社 半導体装置及びその製造方法
DE4404757C2 (de) * 1994-02-15 1998-08-20 Siemens Ag Verfahren zur Herstellung eines einem Graben benachbarten Diffusionsgebietes in einem Substrat
US7851339B2 (en) * 2008-05-29 2010-12-14 Promos Technologies Pte. Ltd. Method of repairing deep subsurface defects in a silicon substrate that includes diffusing negatively charged ions into the substrate from a sacrificial oxide layer
US9000525B2 (en) * 2010-05-19 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for alignment marks
US20140264557A1 (en) * 2013-03-15 2014-09-18 International Business Machines Corporation Self-aligned approach for drain diffusion in field effect transistors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3312577A (en) * 1964-11-24 1967-04-04 Int Standard Electric Corp Process for passivating planar semiconductor devices
US3418180A (en) * 1965-06-14 1968-12-24 Ncr Co p-n junction formation by thermal oxydation
US3507716A (en) * 1966-09-02 1970-04-21 Hitachi Ltd Method of manufacturing semiconductor device
US3574009A (en) * 1968-03-06 1971-04-06 Unitrode Corp Controlled doping of semiconductors
JPS495668B1 (de) * 1970-04-03 1974-02-08
BE766403A (fr) * 1970-05-25 1971-09-16 Gen Electric Procede de fabrication de transistors a effet de champ
US3932239A (en) * 1970-10-27 1976-01-13 Cogar Corporation Semiconductor diffusion process
US3690969A (en) * 1971-05-03 1972-09-12 Motorola Inc Method of doping semiconductor substrates
US3921283A (en) * 1971-06-08 1975-11-25 Philips Corp Semiconductor device and method of manufacturing the device
US3798081A (en) * 1972-02-14 1974-03-19 Ibm Method for diffusing as into silicon from a solid phase
US3806382A (en) * 1972-04-06 1974-04-23 Ibm Vapor-solid impurity diffusion process
JPS5341035B2 (de) * 1972-05-02 1978-10-31
IT993637B (it) * 1972-10-16 1975-09-30 Rca Corp Metodo per la fabbricazione di dispositivi semiconduttori del tipo a doppia giunzione
GB1503017A (en) * 1974-02-28 1978-03-08 Tokyo Shibaura Electric Co Method of manufacturing semiconductor devices

Also Published As

Publication number Publication date
JPS5850015B2 (ja) 1983-11-08
JPS52137276A (en) 1977-11-16
DE2718894A1 (de) 1977-11-24
CA1086868A (en) 1980-09-30
FR2351501A1 (fr) 1977-12-09
DE2718894C2 (de) 1983-04-14
FR2351501B1 (de) 1982-11-19
SE429175B (sv) 1983-08-15
AU2498977A (en) 1978-11-16
IT1085067B (it) 1985-05-28
US4139402A (en) 1979-02-13
SE7705358L (sv) 1977-11-12
AU508451B2 (en) 1980-03-20
NL7604986A (nl) 1977-11-15
GB1523246A (en) 1978-08-31

Similar Documents

Publication Publication Date Title
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE3106202C2 (de)
DE2745857C2 (de)
DE3019850C2 (de)
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3150222A1 (de) "verfahren zum herstellen einer halbleitervorrichtung"
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2160427A1 (de) Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE3312720A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren in hochintegrierten schaltungen fuer hohe spannungen
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2729973A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2813673A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2531003A1 (de) Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2611559C3 (de) Verfahren zur Herstellung von Halbleiterstrukturen
EP0002661A1 (de) Verfahren zum Herstellen von integrierten, bipolaren Transistoren
EP0028786B1 (de) Ionenimplantationsverfahren
EP0003330B1 (de) Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2950413A1 (de) Halbleiteranordnungen und verfahren zu deren herstellung

Legal Events

Date Code Title Description
PL Patent ceased