<Desc/Clms Page number 1>
Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Halbleiterkörper aus Silizium mit wenigstens einem Feldeffekttransistor mit isolierter Gate-Elektrode, wobei auf der Oberfläche des Siliziumkörpers eine Siliziumoxydschicht erzeugt wird, auf die Siliziumoxydschicht eine dotierte Siliziumschicht aufgebracht wird, wonach die Siliziumschicht mit einer Maskierungsschicht versehen wird und die Maskierungsschicht und die darunterliegende Siliziumschicht durch Ätzen in ein Muster gebracht werden, das wenigstens eine Gate-Elektrode umfasst.
Für die Herstellung von Feldeffekttransistoren mit isolierter Gate-Elektrode nach dem Autoregistrierungs-Verfahren wurden mehrere Techniken entwickelt, die alle gemeinsam haben, dass die Gate-Elektrode, allein oder zusammen mit der darauf befindlichen, zur Bildung der Gate- - Elektrode verwendeten Maske, als Dotierungsmaske beim Dotieren der Source- und Drainzonen verwendet wird. Die Gate-Elektrode besteht dabei in den meisten Fällen aus polykristallinem Silizium, und zur Vermeidung eines Kurzschlusses zwischen der Gate-Elektrode und den Sourceund Drainzonen soll wenigstens der Rand der Gate-Elektrode, z. B. durch thermisches Oxydieren, mit einer Isolierschicht bedeckt werden.
Um unter anderem Probleme beim Dotieren der Sourceund Drainzonen und bei der Bildung von Kontaktfenstern auf diesen Zonen zu beseitigen, ist es dabei erwünscht, dass während der thermischen Oxydation der Gate-Elektrode die nicht unter der Gate-Elektrode befindlichen Bereiche der Siliziumoberfläche gegen diese Oxydation geschützt werden.
EMI1.1
bedeckt wird.
Dieses Verfahren weist unter anderem den Nachteil auf, dass das Dielektrikum unter der Gate-Elektrode Siliziumnitrid enthält, was gegebenenfalls Anlass zu Instabilitäten und weiteren unerwünschten Effekten geben kann.
Um hier Abhilfe zu schaffen, ist in der NL-A-7902878 vorgeschlagen worden, keine Siliziumnitridschicht zu verwenden, sondern in den zur Bildung der Source- und Drainzonen bestimmten Oberflächenbereichen Stickstoffionen zu implantieren, wobei die Gate-Elektrode gegen diese Implantation maskiert wird. Bei der nachfolgenden thermischen Oxydation, bei der die ganze Gate- -Elektrode mit einer Oxydschicht bedeckt wird, werden die neben der Gate-Elektrode liegenden, mit Stickstoffionen implantierten Bereiche der Siliziumoberfläche gegen Oxydation geschützt.
Für die Herstellung von Feldeffekttransistoren mit sehr kleinen Abmessungen in monolithischen integrierten Schaltungen mit grosser Packungsdichte (unter Anwendung des Autoregistrierungs- - Verfahrens) gibt keines dieser Verfahren eine befriedigende Lösung. So soll die thermische Oxydation sehr genau kontrolliert werden, damit das polykristalline Silizium nicht völlig durchoxydiert wird, wobei auch die Siliziumschicht verhältnismässig dick sein soll. Solche dicke Schichten sind aber schwierig auf reproduzierbare Weise sehr schmal zu ätzen. Anderseits soll das Oxyd auf der Gate-Elektrode auch nicht allzu dünn sein. Eine aufgedampfte polykristalline Siliziumschicht hat nämlich eine rauhe Oberfläche, und eine darauf angewachsene Oxydschicht weist, wenn sie zu dünn ist, Fehler (sogenannte"pinholes") auf, wodurch ein Kurzschluss mit z.
B. einer auf dieser Oxydschicht liegenden Metallspur auftreten kann.
Eine dicke Oxydschicht auf der Gate-Elektrode hat aber bedeutende Nachteile. Zur Festlegung der Schwellenspannung ist nämlich in den meisten Fällen eine Ionenimplantation im Kanalgebiet erforderlich. Bei Feldeffekttransistoren mit sehr kleinen Abmessungen wird man diese Implantation am liebsten möglichst spät durchführen, um die Zahl der darauffolgenden Erhitzungsschritte, die ein unerwünschtes Weiterdiffundieren der bereits anwesenden Dotierungsatome zufolge haben können, möglichst gering zu halten. Man wird deshalb diese Implantation vorzugsweise erst nach dem Anbringen der Gate-Elektrode, und durch die Gate-Elektrode hindurch durchführen.
In Anwesenheit einer dicken Oxydschicht auf der Gate-Elektrode ist dies aber praktisch unmöglich.
Schliesslich kann das Vorhandensein dicker Silizium- und Siliziumoxydschichten Probleme bezüglich
<Desc/Clms Page number 2>
einer"Stufenbedeckung"durch später gebildete weitere Isolierschichten bereiten, wodurch unter anderem eine, die Gate-Elektrode oder die zum Siliziummuster gehörenden leitenden Verbindungsbahnen kreuzende, Metallspur unterbrochen werden kann.
Aus"IBM TDB", Bd. 20 [1977], Nr. 4, Seiten 1617 bis 1621 (s. die Fig. 2A und 2B), ist es bekannt, bei einem Verfahren zum Herstellen eines MOS-Feldeffekttransistors mit einer Gate- - Elektrode aus polykristallinem Silizium auf die vom Halbleitersubstrat abgewendete Oberfläche der Gate-Elektrode eine gegen Oxydation schützende Siliziumnitridschicht aufzubringen, so dass diese Oberfläche während der thermischen Oxydation der Seitenwände des Gates nicht mit oxydiert wird.
Aus "IEEE Journal of Solid-State Circuits", Bd. SC-15 [1980], Nr. 4, S. 417 bis 423 (s. Fi. 3), ist es bekannt, bei einem Verfahren zum Herstellen eines MOS-Feldeffekttransistors mit einer Gate-Elektrode aus polykristallinem Silizium auf die vom Halbleitersubstrat abgewendete Oberfläche der Gate-Elektrode zunächst eine Siliziumdioxydschicht und darauf eine Siliziumnitridschicht aufzubringen, um diese Oberfläche während der thermischen Oxydation der Gate-Elektrode-Seitenwände gegen eine Oxydation zu schützen.
Schliesslich ist es aus dem Buch Harth :"Halbleitertechnologie", Stuttgart 1982, S. 112 bis 115, bekannt, zur Einstellung der Schwellenspannung von MOS-Feldeffekttransistoren im Kanalgebiet eine Ionenimplantation - jedoch nicht durch die Gate-Elektrode hindurch - durchzuführen.
Aus dieser Literaturstelle ist es auch bekannt (s. S. 115), bei ein und demselben Halbleitersubstrat nebeneinander zwei komplementäre Feldeffekttransistoren herzustellen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs angegebenen Art zu schaffen, bei dem während der Oxydation der Seitenwände der polykristallinen Silizium-Gate- - Elektrode die vom Halbleiterkörper abgewendete Oberfläche der Gate-Elektrode nicht mitoxydiert wird und dann ohne zusätzliche Maskierung in einer der letzten Verfahrensstufen eine Ionenimplantation zur Festlegung der Schwellenspannung durchgeführt wird.
Die Erfindung basiert dabei auf der Erkenntnis, dass diese Aufgabe durch zweckmässige Anwendung einer Kombination von Stickstoffionenimplantation und Siliziumnitrid als oxydationshemmende Faktoren gelöst werden kann.
Das erfindungsgemässe Verfahren der eingangs erwähnten Art ist gekennzeichnet durch die Kombination der an sich bekannten Merkmale, dass als Maskierungsschicht eine thermische Oxydschicht und darauf eine gegen thermische Oxydation schützende siliziumnitridhaltige Schicht aufgebracht werden, dass nach dem Ätzen der Maskierungsschicht und der darunterliegenden Siliziumschicht in die nicht unter der Siliziumschicht liegenden Teile der Oberfläche des Siliziumkörpers Stickstoffionen implantiert werden, wonach die freiliegenden Oberflächenbereiche der Siliziumschicht thermisch oxydiert werden und dann in nicht unter der Siliziumschicht liegenden Bereichen der Oberfläche des Siliziumkörpers durch Ionenimplantation Source- und Drainzonen gebildet werden,
und dass zum Festlegen der Schwellenspannung des Feldeffekttransistors Ionen durch die Maskierungsschicht und die Gate-Elektrode hindurch in das Kanalgebiet implantiert werden.
Das erfindungsgemässe Verfahren erbringt wesentliche Vorteile. Dadurch, dass die Gate-Elektrode nicht in der Dickenrichtung oxydiert wird, kann für die Gate-Elektrode und für die Verbindungsleiter eine relativ dünne Siliziumschicht verwendet werden, die während des ganzen Prozesses ihre ursprüngliche Dicke beibehält. Da weiters eine Siliziumnitridschicht auch bei geringer Dicke eine genügende Dicke aufweist und selbst, wenn sie auf einer relativ rohen Oberfläche niedergeschlagen wird, keine Fehler aufweist, kann als Maskierung auf der Siliziumschicht auch eine relativ dünne Siliziumnitridschicht verwendet werden. Dadurch ergibt sich die Möglichkeit, ohne Probleme in an sich bekannter Weise eine Ionenimplantation zur Bestimmung der Schwellenspannung durch die Gate-Elektrode und durch die darauf befindliche Isolierschicht hindurch im Kanalgebiet durchzuführen.
Da sich unter der Gate-Elektrode kein Siliziumnitrid befindet, wird eine stabile Charakteristik erhalten, während durch die relativ geringe Gesamtdicke der Siliziumschicht und der darauf liegenden Isolierschicht eine gute Stufenbedeckung durch weitere Isolierschichten und durch kreuzende Leiterspuren gesichert ist.
<Desc/Clms Page number 3>
Nach der Bildung der Source- und Drainzonen kann über die ganze Oberfläche eine weitere Isolierschicht, z. B. eine pyrolitisch niedergeschlagene Siliziumoxydschicht, angebracht werden, in der dann Kontaktfenster geätzt werden. Da die Ätzgeschwindigkeit von Siliziumoxyd und Siliziumnitrid bei den meisten Ätzprozessen stark verschieden ist, wird das Siliziummuster an Stellen, die unter dem Siliziumnitrid liegen, gegen diesen Ätzprozess maskiert werden, wodurch diese Maskierungs-und Ätzstufen weniger kritisch sind als wenn z. B. das Siliziummuster nur mit einer Oxydschicht bedeckt ist.
Von besonderem Interesse ist die Erfindung für die Herstellung von integrierten Schaltungen mit komplementären Feldeffekttransistoren mit isolierter Gate-Elektrode, wobei beide Feldeffekttransistoren von einem Muster aus wenigstens teilweise versenktem Oxyd umgeben sind und wobei einer der Feldeffekttransistoren in einem Gebiet angeordnet ist, das innerhalb des Halbleiterkörpers völlig von einem Substratgebiet des entgegengesetzten Leitfähigkeitstyps umgeben ist und damit einen auf dem versenkten Oxydmuster endenden pn-Übergang bildet. Die Kompaktheit einer derartigen Struktur kann, ausser durch die bereits erwähnte Vorgangsweise, noch erheblich durch Anwendung von mit Bor und mit Phosphor dotierten kanalunterbrechenden Zonen verbessert werden, wie dieses nachstehend noch weiter beschrieben werden wird.
Von besonderem Vorteil ist es erfindungsgemäss, wenn die Dicke der thermischen Oxydschicht höchstens 20 nm, die Dicke der siliziumnitridhaltigen Schicht höchstens 60 nm und die Dicke der Siliziumschicht höchstens 350 nm beträgt. Derart dünne Schichten können leicht sehr schmal geätzt werden.
Die Erfindung schafft weiters die Möglichkeit, sehr niedrige Stickstoffionendosen zu verwenden. Es wurde nämlich gefunden, dass die oxydationshemmende Wirkung der Stickstoffionen sehr stark von der Siliziumdotierung abhängt, und dass eine solche Implantation bei einer relativ niedrigen lonendosis von z. B. 3. 1015 Ionen/cm2 oder weniger auf eine hochdotierte Gate-Elektrode aus polykristallinem Silizium nicht mehr wirksam ist. Wenn aber die Source- und Drainzonen sehr flach sind, z. B. nur 0, 3 bis cm tief sind, sind höhere Stickstoffionendosen wegen der hohen Dichte der dadurch verursachten Kristallfehler unerwünscht. Darüber hinaus sollte dann noch auf die Gate-Elektrode zusätzlich eine weitere Isolierschicht aufgebracht werden, um einen Kurzschluss mit kreuzenden Leiterbahnen zu vermeiden.
Demgemäss ist es im Hinblick auf die geringe Tiefe der anzubringenden Source- und Drainzonen günstig, wenn die Stickstoffionenimplantation mit einer Dosis von wenigstens 2. 10 15 Ionen/cm2 und höchstens 3. 1015 Ionen/cm2 durchgeführt wird.
Mit besonderem Vorteil kann das erfindungsgemässe Verfahren auch zur Herstellung eines spannungsunabhängigen Kondensators verwendet werden, wobei vorgesehen ist, dass die aus der thermischen Oxydschicht und der siliziumnitridhaltigen Schicht gebildete Maskierungsschicht an einer ausserhalb des Feldeffekttransistors liegenden Stelle mit einer leitenden Schicht bedeckt wird, die zusammen mit der unter der Maskierungsschicht liegenden Siliziumschicht die Platten des spannungsunabhängigen Kondensators bildet, wobei die Maskierungsschicht das Dielektrikum darstellt.
Die Erfindung wird nachstehend an Hand eines Ausführungsbeispieles unter Bezugnahme auf die Zeichnungen noch weiter erläutert. Es zeigen Fig. l bis 15 schematisch im Querschnitt aufeinanderfolgende Stufen des Verfahrens zur Herstellung einer Halbleitervorrichtung nach der
EMI3.1
einen Teilquerschnitt gemäss der Linie XVII-XVII in Fig. 16.
Die Darstellung in den Zeichnungen ist schematisch und nicht massstäblich. Im Querschnitt sind Halbleiterzonen vom gleichen Leitfähigkeitstyp in derselben Richtung schraffiert.
Die Fig. l bis 15 zeigen schematisch im Querschnitt aufeinanderfolgende Stufen bei der Herstellung einer Halbleitervorrichtung. In diesem Beispiel werden komplementäre Feldeffekttransistoren mit isolierter Gate-Elektrode hergestellt, wennglich das vorliegende Verfahren auch zur Herstellung von einzelnen Feldeffekttransistoren besonders geeignet ist. Ausgegangen wird (vgl.
Fig. l) von einem scheibenförmigen Siliziumkörper --1--, in diesem Beispiel einer n-leitenden Siliziumplatte mit einem spezifischen Widerstand von etwa 4 Ohm cm (Dotierung etwa 1, 2. 1015 Ato-
<Desc/Clms Page number 4>
me/cm3), mit einer Dicke von etwa 500 fim und mit einer (100) -orientierten Oberfläche --2--. Die Oberfläche --2-- wird durch thermische Oxydation mit einer dünnen Oxydschicht --3-- (Dicke etwa 30 nm) bedeckt. Darauf wird in an sich bekannter Weise aus einem Gasgemisch von NH3 und Silan (SiH4) eine etwa 120 nm dicke Siliziumnitridschicht --4-- niederschlagen.
Zur Bildung eines Oxydmusters wird nun die Siliziumnitridschicht --4-- in den Bereichen, wobei die komplementären Feldeffekttransistoren anzubringen sind, mit einer Photolackmaske - -5-- bedeckt (Fig. 1).
Dann werden die nicht von der Photolackmaske --5-- bedeckten Teile der Schichten --3 und 4-- durch Ätzen entfernt. Das Ätzen kann auf beliebige Weise, z. B. mittels Ätzflüssigkeiten bekannter Art, erfolgen. Vorzugsweise wird aber die Siliziumnitridschicht --4-- durch Ätzen in einem Plasma entfernt, wonach die Oxydschicht --3-- durch Ätzen in einer gepufferten HF-Lösung entfernt wird.
Nach dem Entfernen der Photolackschicht --5-- in einem Sauerstoffplasma wird dann zur Bildung von kanalunterbrechenden Zonen --7-- eine Implantation von Donatorionen --6-- durch- geführt, gegen welche Implantation die Schichten --3 und 4-- maskieren (Fig. 2). Als Donatorionen können z. B. Arsenionen verwendet werden. Vorzugsweise werden in diesem Beispiel aber Phosphorionen implantiert, aus Gründen die später erklärt werden. Die Implantation erfolgt mit einer
EMI4.1
unterbrechenden Zonen --7-- tiefer im Halbleiterkörper eindiffundiert.
Danach wird eine Ätzmaske --9-- aus Photolack gebildet, die an der Stelle eines ersten anzubringenden Feldeffekttransistors die gegen Oxydation maskierenden Schichten --3, 4-- und einen diese umgebenden Randteil des Oxydmusters freilässt, und es werden die nicht von der
EMI4.2
nicht aber in die unter der Photolackmaske --9-- liegenden Bereiche hinein. Diese Ionenimplantation dient zur Bildung einer p-leitenden Wanne --11--, die dann, nach Entfernen der Photolackmaske --9-- in einem Sauerstoffplasma, bei 1150 C während etwa 15 h weiter eindiffundiert wird. Diese Diffusion findet fast völlig in Stickstoff statt, beginnt aber bei einer Temperatur von 900 C während 7 min in Sauerstoff, wobei auf der Siliziumoberfläche eine etwa 30 nm dicke Oxydschicht --12-- gebildet wird (Fig. 5).
Nach diesem Diffusionsschritt wird eine weitere Borimplantation zur Bildung einer kanalunterbrechenden Zone --13-- in der Wanne --11-- durchgeführt. Für diese Implantation werden
EMI4.3
Die lonendosen zum Erzeugen der kanalunterbrechenden Zonen-7 und 13-werden so gewählt, dass in der fertigen Halbleitervorrichtung die parasitäre Schwellenspannung, bei Bildung eines Inversionskanals an einer isolierten Leiterbahn in der darunterliegenden Siliziumoberfläche, etwa 15 V beträgt. Die BF 2 -Implantation wird von den Schichten --3, 4 und 8-- maskiert, dringt aber durch die dünne Oxydschicht --12-- hindurch.
Dann wird mittels einer weiteren Oxydation bei 1000 C während 6 h das Siliziumoxydmuster --8-- bis auf etwa 900 nm verdickt, wobei eine weitere Eindiffusion der Wanne--11-- (Fig. 6) stattfindet.
Sehr wichtig ist, dass sich während aller bisher beschriebenen Temperaturbehandlungen die Wand der Wanne --11-- wenigstens in der Nähe der Oberfläche praktisch nicht in seitlicher Richtung verschiebt. Das rührt daher, dass Phosphor und Bor in Silizium bei der gleichen Temperatur praktisch gleiche Diffusionskoeffizienten aufweisen. Die seitliche Diffusion der aneinander grenzenden Zonen--7 und 13 bzw. 7 und 11-- wird daher weitgehend kompensiert, und der
EMI4.4
<Desc/Clms Page number 5>
EMI5.1
<Desc/Clms Page number 6>
kritische Photolackmaske --25-- aufgebracht, die wenigstens den Bereich des n-Kanal-Feldeffekttransistors bedeckt und den Bereich des p-Kanal-Feldeffekttransistors freilässt. Durch Implantieren
EMI6.1
-Ionen --26--zonen --27, 28-- des p-Kanal-Feldeffekttransistors gebildet.
Bei den Source- und Drainzonen- - Implantationen dienen die oxydierten und mit Siliziumnitrid bedeckten Gate-Elektroden als Ionenimplantations-Maskierung.
Wegen der geringen Eindringtiefe (etwa 0, lam) der implantierten Source- und Drainzonen ist eine getrennte Maskierung für die Ionenimplantation der n-Kanal und der p-Kanal-Sourceund Drainzonen erforderlich.
Ohne die Photolackmaske --25-- zu entfernen, wird nun zur Festlegung der Schwellenspannung des p-Kanaltransistors gemäss den Pfeilen 26 eine weitere Ionenimplantation, diesmal von B\1 -Borionen, vorgenommen, u. zw. mit einer derartigen Energie, z. B. 180 keV, dass die Ionen durch die Maskierungsschicht --17-- und durch die Gate-Elektrode --16B-- und das Gate-Oxyd --15-- hindurch in das Kanalgebiet eindringen. Wegen der relativ geringen Dicke der Schichten --17 und 16-- sind dazu keine allzu grossen Energien erforderlich. Das beschriebene Verfahren schafft daher die Möglichkeit, ohne zusätzliche Maskierung und erst in einer der letzten Verfahrensstufen die zur Festlegung der Schwellenspannung erforderliche Implantation durchzuführen.
Die Photolackmaske --25-- wird wieder in einem Sauerstoffplasma entfernt und eine neue Photolackmaske --29-- wird aufgebracht (Fig. 13). Mit Hilfe dieser Photolackmaske wird nun an den zu kontaktierenden Stellen des Siliziummusters --16-- die Maskierungsschicht --17-- durch Ätzen der Siliziumnitridschicht in einem Plasma und durch Abätzen der darunterliegenden 15 nm dicken Oxydschicht in einer gepufferten HF-Lösung entfernt. Die 300 nm dicke Oxydschicht --20-- am Rande des Siliziummusters --16-- bleibt dabei wenigstens zum Teil beibehalten.
Über die ganze Oberfläche wird dann, nach Entfernen der Photolackmaske --29-- in einem Sauerstoffplasma, eine weitere Isolierschicht, in diesem Beispiel eine pyrolytisch aufgebrachte Oxydschicht --30--, erzeugt (Fig. 14). Danach folgt eine "Getter"- und Eindiffusionsstufe, wobei gleichzeitig die implantierten Zonen ausgeheizt werden und die Source- und Drainzonen ihre endgültige Dicke von etwa 0, 5 11m erhalten. Dazu wird die Siliziumplatte bei einer Temperatur von 10000C in einer Atmosphäre von PH3 +0., +N2 während etwa 30 min aufgeheizt.
Dann wird (vgl. Fig. 14) als nächster Schritt eine Photolackmaske --31--, die Kontaktmaske, aufgebracht, und in dem darin freigelassenen Kontaktfenster wird die Oxydschicht --30-- auf den Oberflächen der Source- und Drainzonen und auf den zu kontaktierenden Stellen des Siliziummusters --16-- entfernt und in üblicher Weise die Metallisierung --32--, nach Entfernen der Photolackmaske - -31--, angebracht (Fig. 15).
Die endgültig erhaltene Struktur gemäss Fig. 15 ist in Fig. 16 in Draufsicht dargestellt.
In Fig. 16 sind die Umrisse der Metallisierung --32-- strichliert veranschaulicht und die Umrisse des Siliziummusters --16-- mit voll ausgezogenen Linien angegeben.
Die Kontaktfenster sind mit diagonalen Linien angedeutet. Wie aus Fig. 16 hervorgeht, sind in den Source-Zonen --23 und 27--Bereiche--K1 und K2-- ausgespart, wo die Wanne - bzw. das Substratgebiet --1-- an die Oberfläche tritt und dort von der Source-Metallisierung kontaktiert wird. Vorteilhaft wird eine Metallisierung mit Aluminium, das 0, 5% Silizium
EMI6.2
In bestimmten Schaltungen kann es wichtig sein, einen spannungsunabhängigen Kondensator zur Verfügung zu haben. Das beschriebene Verfahren bietet die vorteilhafte Möglichkeit, einen solchen Kondensator ohne zusätzliche Verfahrensstufen zu erhalten. Wenn z. B. auf der leitenden Bahn-16C-des Siliziummusters-16-aus polykristallinem Silizium (Fig. 14) die Maskierungsschicht --17-- an einer bestimmten Stelle nicht entfernt wird, kann die Metallisierung --32--, statt direkt auf dem Silizium, auf der Siliziumnitridschicht angebracht werden, vgl. Fig. 17. Die Struktur-16C, 17, 32-- bildet dann einen spannungsunabhängigen Kondensator mit den Kondensatorplatten-16C und 32-- und der Schicht --17-- als Dielektrikum.
Wenn im vorstehenden Beispiel die Herstellung komplementärer Feldeffekttransistoren beschrie-
<Desc/Clms Page number 7>
ben ist, so kann das erfindungsgemässe Verfahren selbstverständlich auch sehr vorteilhaft für die Herstellung von Halbleitervorrichtungen mit nur n-Kanal-oder nur p-Kanal-Feldeffekttransistoren angewendet werden, wobei sowohl Stickstoffionenimplantation als auch Siliziumnitridmaskierung in Kombination zum Schutz gegen Oxydation angewendet werden. Auch ist die Erfindung nicht auf die Herstellung von Transistoren vom Anreicherungstyp beschränkt. Wenn z.
B. vor dem Anbringen der Gate-Oxydschicht --15-- eine Oberflächenkanalschicht vom gleichen Leitfähigkeitstyp wie die Source- und Drainzonen in der freiliegenden Siliziumoberfläche implantiert wird, können die weiteren Verfahrensschritte gleich wie im obenstehenden Beispiel zur Herstellung eines Feldeffekttransistors vom Verarmungstyp durchgeführt werden.
Das erfindungsgemässe Verfahren ist insbesondere von Bedeutung in Verbindung mit der Verwendung eines wenigstens teilweise versenkten Oxydmusters, wie an Hand der Zeichnungen beschrieben wurde. Dadurch wird eine möglichst grosse Packungsdichte erreicht. Die Erfindung kann aber auch dann, wenn kein solches Oxydmuster vorhanden ist, sehr vorteilhaft angewendet werden.
An Stelle der erwähnten Siliziumnitridschichten können auch oxydationsverhindernde Schichten, die nicht ausschliesslich aus Si 3 N4 bestehen, verwendet werden, wie z. B. Siliziumoxydnitridschichten, die ausser Si3 N4 auch Sauerstoff enthalten.
PATENTANSPRÜCHE :
1. Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Halbleiterkörper aus Silizium mit wenigstens einem Feldeffekttransistor mit isolierter Gate-Elektrode, wobei auf der Oberfläche des Siliziumkörpers eine Siliziumoxydschicht erzeugt wird, auf die Siliziumoxydschicht eine dotierte Siliziumschicht aufgebracht wird, wonach die Siliziumschicht mit einer Maskierungsschicht versehen wird und und die Maskierungsschicht und die darunterliegende Siliziumschicht durch Ätzen in ein Muster gebracht werden, das wenigstens eine Gate-Elektrode umfasst, gekennzeichnet durch die Kombination der an sich bekannten Merkmale, dass als Maskierungsschicht (17) eine thermische Oxydschicht und darauf eine gegen thermische Oxydation schützende siliziumnitridhaltige Schicht aufgebracht werden,
dass nach dem Ätzen der Maskierungsschicht und der darunterliegenden Siliziumschicht in die nicht unter der Siliziumschicht (16) liegenden Teile der Oberfläche des Siliziumkörpers Stickstoffionen implantiert werden, wonach die freiliegenden Oberflächenbereiche der Siliziumschicht (16) thermisch oxydiert werden und dann in nicht unter der Siliziumschicht liegenden Bereichen der Oberfläche des Siliziumkörpers durch Ionenimplantation Source- und Drainzonen (23, 24) gebildet werden, und dass zum Festlegen der Schwellenspannung des Feldeffekttransistors Ionen durch die Maskierungsschicht und die Gate-Elektrode hindurch in das Kanalgebiet implantiert werden.