DE4233236C2

DE4233236C2 - Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür

Info

Publication number: DE4233236C2
Application number: DE4233236A
Authority: DE
Inventors: Yoshinori Okumura; Masahiko Takeuchi; Hideaki Arima
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-10-22
Filing date: 1992-10-02
Publication date: 1995-09-14
Anticipated expiration: 2012-10-03
Also published as: JPH05190781A; US5763921A; IT1255897B; JP2851753B2; ITMI922403A1; ITMI922403A0; DE4233236A1

Description

Die Erfindung betrifft eine Halbleitereinrichtung und Verfahren zu deren Herstellung.

Eine typische solcher Halbleitereinrichtungen ist ein komplementärer MOS-Transistor (im weiteren als CMOS-Transistor bezeichnet), weil er Wannen, die in einen Substrat gebildet sind, und MOS-Transistoren, die auf der Hauptoberfläche der Wannen geschaffen sind, aufweist. Der CMOS-Transistor ist durch n-Kanal MOS-Transistoren und p-Kanal MOS-Transistoren gekennzeichnet, die in einem Halbleitersubstrat gebildet sind. Der Vorteil des CMOS-Transistors ist, daß der direkte Stromfluß zwischen den Spannungsversorgungsanschlüssen so klein ist, daß nur ein sehr geringer Strom aufgenommen wird. Unter Bezugnahme auf die Figuren wird im folgenden die Struktur eines CMOS- Transistors beschrieben.

Aus der EP 02 09 939 A1 ist eine Halbleitereinrichtung bekannt, die die Merkmale a) bis d3) und f1), f2) des Anspruches 1 auf weist.

Im Hinblick auf diesen Stand der Technik ist es Aufgabe der Er findung, eine Halbleitereinrichtung anzugeben, bei der ein MOSFET mit einstellbarer Schwellenspannung und einstellbarem Durch griffsverhalten bei guter Latch-up-Effekt-Verhinderung ermöglicht wird, sowie ein Verfahren zum Herstellen einer derartigen Halb leitereinrichtung anzugeben.

Diese Aufgabe wird gelöst durch eine Halbleitereinrichtung mit den Merkmalen des Anspruches 1.

Die erste Konzentrationsspitze der Störstellen existiert nur in der Umgebung der Bodenfläche des Isolier- und Trennfilms im Elementisolierbereich. Daher wird die erste Konzentrationsspitze der Störstellen, die als Kanalstoppbereich zur Isolierung der Elemente dient, im Elementbereich nicht gebildet. Damit wird ein Anstieg der Substratvorspannungseffekte für einen MOS-Transistor, der im Wannenbereich gebildet ist, verhindert. Dadurch erhält man eine kleine Substrateffektkonstante. Somit kann eine hohe Betriebsgeschwindigkeit der Halbleitereinrichtung erzielt werden.

Die Aufgabe wird auch gelöst durch ein Herstellungsverfahren nach Anspruch 5, 9, 12 oder 17.

Nach dem Herstellungsverfahren für eine Halbleitereinrichtung nach Anspruch 5 existiert die erste Konzentrationsspitze der Störstellen nur in der Umgebung der Bodenfläche des Isolieroxidfilms, wenn Ionen mit vorbestimmter Energie unter Verwendung eines Nitridfilms und eines Polysiliziumfilms als Masken injiziert werden. Daher verhindert das Verfahren die Bildung einer Konzentrationsspitze der Störstellen in einem Elementbereich.

Nach dem Herstellungsverfahren für eine Halbleitereinrichtung nach Anspruch 9 werden die erste und zweite Konzentrationsspitze der Störstellen in der Umgebung der Bodenfläche des Isolieroxidfilms bzw. der Oberfläche des Elementbereichs gleichzeitig gebildet. Daher reduziert das Verfahren die Anzahl der Herstellungsschritte, die beim Herstellungsverfahren nach der Ausführungsform notwendig sind, und vermeidet die Bildung einer Konzentrationsspitze der Störstellen im Elementbereich.

Nach dem Herstellungsverfahren für eine Halbleitereinrichtung nach Anspruch 12 werden die Störstellen des ersten Leitfähigkeitstyps implantiert, und es werden ferner die Störstellen des zweiten Leitfähigkeitstyps mit vorbestimmter Energie implantiert nach der Bildung eines Isolieroxidfilms. Damit existiert die erste Konzentrationsspitze der Störstellen nur in der Umgebung der Bodenfläche des Isolier- und Trennfilms. Daher vermeidet das Verfahren die Bildung einer Konzentrationsspitze der Störstellen im Elementbereich.

Nach dem Herstellungsverfahren für eine Halbleitereinrichtung nach Anspruch 17 wird der erste Isolier- und Trennfilm mit der ersten Dicke gebildet. Anschließend wird der zweite Isolier- und Trennfilm mit einer zweiten Dicke größer als die erste Dicke gebildet. Das verhindert eine Verschlechterung des Nitridfilms am Kantenbereich des Isolieroxidfilms aufgrund dessen Wachstum, wodurch eine Zerstörung des Nitridfilms vermieden wird. Wenn Ionen mit vorbestimmter Energie unter Verwendung des Nitridfilms und des Polysiliziumfilms als Masken implantiert werden, existiert ferner die erste Konzentrationsspitze der Störstellen nur in der Umgebung der Bodenfläche des Isolier- und Trennfilms. Daher kann die Bildung einer Konzentrationsspitze der Störstellen im Elementbereich vermieden werden.

Bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den jeweiligen Unteransprüchen.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 einen Teilquerschnitt der Struktur einer Halbleitereinrichtung nach einem ersten Ausführungsbeispiel der Erfindung;

Fig. 2 einen Teilquerschnitt, der einen ersten Schritt eines Herstellungsverfahrens für eine p-Wanne nach einer ersten Ausführungsform darstellt;

Fig. 3 einen Teilquerschnitt, der einen zweiten Schritt des Herstellungsverfahrens für eine p-Wanne nach der ersten Ausführungsform darstellt;

Fig. 4 einen Teilquerschnitt, der einen dritten Schritt des Herstellungsverfahrens für eine p-Wanne nach der ersten Ausführungsform darstellt;

Fig. 5 einen Teilquerschnitt, der einen vierten Schritt des Herstellungsverfahrens für eine p-Wanne nach der ersten Ausführungsform darstellt;

Fig. 6 einen Teilquerschnitt, der einen fünften Schritt des Herstellungsverfahrens für eine p-Wanne nach der ersten Ausführungsform darstellt;

Fig. 7 einen Teilquerschnitt, der einen sechsten Schritt des Herstellungsverfahrens für eine p-Wanne nach der ersten Ausführungsform darstellt;

Fig. 8 ein Diagramm der Beziehung zwischen einer p-Wannenstruktur und der Störstellenkonzentration in Tiefenrichtung nach der ersten Ausführungsform;

Fig. 9 einen Teilquerschnitt, der einen ersten Schritt eines Herstellungsverfahrens für eine n-Wanne nach der ersten Ausführungsform darstellt;

Fig. 10 einen Teilquerschnitt, der einen zweiten Schritt des Herstellungsverfahrens für eine n-Wanne nach der ersten Ausführungsform darstellt;

Fig. 11 einen Teilquerschnitt, der einen dritten Schritt des Herstellungsverfahrens für eine n-Wanne nach der ersten Ausführungsform darstellt;

Fig. 12 einen Teilquerschnitt, der einen vierten Schritt des Herstellungsverfahrens für eine n-Wanne nach der ersten Ausführungsform darstellt;

Fig. 13 einen Teilquerschnitt, der einen fünften Schritt des Herstellungsverfahrens für eine n-Wanne nach der ersten Ausführungsform der Erfindung darstellt;

Fig. 14 einen Teilquerschnitt, der einen sechsten Schritt des Herstellungsverfahrens für eine n-Wanne nach der ersten Ausführungsform der Erfindung darstellt;

Fig. 15 ein Diagramm der Beziehung zwischen einer n-Wannenstruktur und der Störstellenkonzentration in Tiefenrichtung nach der ersten Ausführungsform der Erfindung;

Fig. 16 einen Teilquerschnitt, der einen ersten Schritt eines Herstellungsverfahrens für eine p-Wanne nach einer zweiten Ausführungsform darstellt;

Fig. 17 einen Teilquerschnitt, der einen zweiten Schritt des Herstellungsverfahrens für eine p-Wanne nach der zweiten Ausführungsform darstellt;

Fig. 18 einen Teilquerschnitt, der einen dritten Schritt des Herstellungsverfahrens für eine p-Wanne nach der zweiten Ausführungsform darstellt;

Fig. 19 einen Teilquerschnitt, der einen vierten Schritt des Herstellungsverfahrens für eine p-Wanne nach der zweiten Ausführungsform darstellt;

Fig. 20 einen Teilquerschnitt, der einen fünften Schritt des Herstellungsverfahrens für eine p-Wanne nach der zweiten Ausführungsform darstellt;

Fig. 21 einen Teilquerschnitt, der einen ersten Schritt eines Herstellungsverfahrens für eine n-Wanne nach der zweiten Ausführungsform darstellt;

Fig. 22 einen Teilquerschnitt, der einen zweiten Schritt des Herstellungsverfahrens für eine n-Wanne nach der zweiten Ausführungsform darstellt;

Fig. 23 einen Teilquerschnitt, der einen dritten Schritt des Herstellungsverfahrens für eine n-Wanne nach der zweiten Ausführungsform darstellt;

Fig. 24 einen Teilquerschnitt, der einen vierten Schritt des Herstellungsverfahrens für eine n-Wanne nach der zweiten Ausführungsform darstellt;

Fig. 25 einen Teilquerschnitt, der einen fünften Schritt des Herstellungsverfahrens für eine n-Wanne nach der zweiten Ausführungsform darstellt;

Fig. 26 einen Teilquerschnitt, der einen sechsten Schritt des Herstellungsverfahrens für eine n-Wanne nach der zweiten Ausführungsform darstellt;

Fig. 27 einen Teilquerschnitt, der einen ersten Schritt eines Herstellungsverfahrens für eine p-Wanne nach einer dritten Ausführungsform darstellt;

Fig. 28 einen Teilquerschnitt, der einen zweiten Schritt des Herstellungsverfahrens für eine p-Wanne nach der dritten Ausführungsform darstellt;

Fig. 29 einen Teilquerschnitt, der einen dritten Schritt des Herstellungsverfahrens für eine p-Wanne nach der dritten Ausführungsform darstellt;

Fig. 30 einen Teilquerschnitt, der einen vierten Schritt des Herstellungsverfahrens für eine p-Wanne nach der dritten Ausführungsform darstellt;

Fig. 31 einen Teilquerschnitt, der einen fünften Schritt des Herstellungsverfahrens für eine p-Wanne nach der dritten Ausführungsform darstellt;

Fig. 32 einen Teilquerschnitt, der einen sechsten Schritt des Herstellungsverfahrens für eine p-Wanne nach der dritten Ausführungsform darstellt;

Fig. 33 einen Teilquerschnitt, der einen siebten Schritt des Herstellungsverfahrens für eine p-Wanne nach der dritten Ausführungsform darstellt;

Fig. 34 einen Teilquerschnitt, der einen ersten Schritt eines Herstellungsverfahrens für eine n-Wanne nach der dritten Ausführungsform darstellt;

Fig. 35 einen Teilquerschnitt, der einen zweiten Schritt des Herstellungsverfahrens für eine n-Wanne nach der dritten Ausführungsform darstellt;

Fig. 36 einen Teilquerschnitt, der einen dritten Schritt des Herstellungsverfahrens für eine n-Wanne nach der dritten Ausführungsform darstellt;

Fig. 37 einen Teilquerschnitt, der einen vierten Schritt des Herstellungsverfahrens für eine n-Wanne nach der dritten Ausführungsform darstellt;

Fig. 38 einen Teilquerschnitt, der einen fünften Schritt des Herstellungsverfahrens für eine n-Wanne nach der dritten Ausführungsform darstellt;

Fig. 39 einen Teilquerschnitt, der einen sechsten Schritt des Herstellungsverfahrens für eine n-Wanne nach der dritten Ausführungsform darstellt;

Fig. 40 einen Teilquerschnitt, der einen siebten Schritt des Herstellungsverfahrens für eine n-Wanne nach der dritten Ausführungsform darstellt;

Fig. 41 einen Teilquerschnitt, der einen achten Schritt des Herstellungsverfahrens für eine n-Wanne nach der dritten Ausführungsform darstellt;

Fig. 42 einen Teilquerschnitt, der einen ersten Schritt eines Herstellungsverfahrens für eine p-Wanne nach einer vierten Ausführungsform darstellt;

Fig. 43 einen Teilquerschnitt, der einen zweiten Schritt des Herstellungsverfahrens für eine p-Wanne nach der vierten Ausführungsform darstellt;

Fig. 44 einen Teilquerschnitt, der einen dritten Schritt des Herstellungsverfahrens für eine p-Wanne nach der vierten Ausführungsform darstellt;

Fig. 45 einen Teilquerschnitt, der einen vierten Schritt des Herstellungsverfahrens für eine p-Wanne nach der vierten Ausführungsform darstellt;

Fig. 46 einen Teilquerschnitt, der einen fünften Schritt des Herstellungsverfahrens für eine p-Wanne nach der vierten Ausführungsform darstellt;

Fig. 47 einen Teilquerschnitt, der einen sechsten Schritt des Herstellungsverfahrens für eine p-Wanne nach der vierten Ausführungsform darstellt;

Fig. 48 einen Teilquerschnitt, der einen siebten Schritt des Herstellungsverfahrens für eine p-Wanne nach der vierten Ausführungsform darstellt;

Fig. 49 einen Teilquerschnitt, der einen ersten Schritt eines Herstellungsverfahrens für eine n-Wanne nach der vierten Ausführungsform darstellt;

Fig. 50 einen Teilquerschnitt, der einen zweiten Schritt des Herstellungsverfahrens für eine n-Wanne nach der vierten Ausführungsform darstellt;

Fig. 51 einen Teilquerschnitt, der einen dritten Schritt des Herstellungsverfahrens für eine n-Wanne nach der vierten Ausführungsform darstellt;

Fig. 52 einen Teilquerschnitt, der einen vierten Schritt des Herstellungsverfahrens für eine n-Wanne nach der vierten Ausführungsform darstellt;

Fig. 53 einen Teilquerschnitt, der einen fünften Schritt des Herstellungsverfahrens für eine n-Wanne nach der vierten Ausführungsform darstellt;

Fig. 54 einen Teilquerschnitt, der einen sechsten Schritt des Herstellungsverfahrens für eine n-Wanne nach der vierten Ausführungsform darstellt;

Fig. 55 einen Teilquerschnitt, der einen siebten Schritt des Herstellungsverfahrens für eine n-Wanne nach der vierten Ausführungsform darstellt;

Fig. 56 einen Teilquerschnitt, der einen ersten Schritt eines Herstellungsverfahrens für eine CMOS-Halbleitereinrichtung nach der vierten Ausführungsform darstellt;

Fig. 57 einen Teilquerschnitt, der einen zweiten Schritt des Herstellungsverfahrens für eine CMOS-Halbleitereinrichtung nach der vierten Ausführungsform darstellt;

Fig. 58 einen Teilquerschnitt, der einen dritten Schritt des Herstellungsverfahrens für eine CMOS-Halbleitereinrichtung nach der vierten Ausführungsform darstellt;

Fig. 59 einen Teilquerschnitt, der einen vierten Schritt des Herstellungsverfahrens für eine CMOS-Halbleitereinrichtung nach der vierten Ausführungsform darstellt;

Fig. 60 einen Teilquerschnitt, der einen fünften Schritt des Herstellungsverfahrens für eine CMOS-Halbleitereinrichtung nach der vierten Ausführungsform darstellt;

Fig. 61 einen Teilquerschnitt, der einen sechsten Schritt des Herstellungsverfahrens für eine CMOS-Halbleitereinrichtung nach der vierten Ausführungsform darstellt;

Fig. 62 einen Teilquerschnitt, der einen siebten Schritt des Herstellungsverfahrens für eine CMOS-Halbleitereinrichtung nach der vierten Ausführungsform darstellt;

Fig. 63 einen Teilquerschnitt, der einen achten Schritt des Herstellungsverfahrens für eine CMOS-Halbleitereinrichtung nach der vierten Ausführungsform darstellt;

Fig. 64 einen Teilquerschnitt, der einen neunten Schritt des Herstellungsverfahrens für eine CMOS-Halbleitereinrichtung nach der vierten Ausführungsform darstellt;

Fig. 65 einen Teilquerschnitt, der einen ersten Schritt eines Herstellungsverfahrens für eine Halbleitereinrichtung nach einer fünften Ausführungsform darstellt;

Fig. 66 einen Teilquerschnitt, der einen zweiten Schritt eines Herstellungsverfahrens für eine Halbleitereinrichtung nach der fünften Ausführungsform darstellt;

Fig. 67 einen Teilquerschnitt, der einen dritten Schritt eines Herstellungsverfahrens für eine Halbleitereinrichtung nach der fünften Ausführungsform darstellt;

Fig. 68 einen Teilquerschnitt, der einen vierten Schritt eines Herstellungsverfahrens für eine Halbleitereinrichtung nach der fünften Ausführungsform darstellt;

Fig. 69 einen Teilquerschnitt, der einen fünften Schritt eines Herstellungsverfahrens für eine Halbleitereinrichtung nach der fünften Ausführungsform darstellt;

Fig. 70 einen Teilquerschnitt, der einen sechsten Schritt eines Herstellungsverfahrens für eine Halbleitereinrichtung nach der fünften Ausführungsform darstellt;

Fig. 71 einen Teilquerschnitt, der einen charakteristischen Abschnitt eines Herstellungsverfahrens für eine p-Wanne nach einer sechsten Ausführungsform darstellt;

Fig. 72 einen Teilquerschnitt, der eine Struktur eines n-Kanal MOS-Feldeffekttransistors nach der sechsten Ausführungsform darstellt, der in einer p-Wanne gebildet ist;

Fig. 73 einen Teilquerschnitt, der einen charakteristischen Abschnitt eines Herstellungsverfahrens für eine CMOS- Halbleitereinrichtung der sechsten Ausführungsform darstellt; und

Fig. 74 einen Teilquerschnitt, der einen zweiten charakteristischen Abschnitt der Halbleitereinrichtung nach der sechsten Ausführungsform darstellt.

Fig. 1 zeigt einen Teilquerschnitt der Struktur einer CMOS- Halbleitereinrichtung, die eine Retro-Wannenstruktur verwendet, nach einem ersten Ausführungsbeispiel der Erfindung.

Wie in Fig. 1 dargestellt ist, sind eine n-Wanne 5 und eine p-Wanne 6 mit voneinander verschiedenen Leitfähigkeitstypen auf einem Oberflächenbereich eines p-Siliziumsubstrats 1 geschaffen. Ein Isolieroxidfilm 2 ist an einer vorbestimmten Stelle auf der Oberfläche der n-Wanne 5 und der p-Wanne 6 gebildet, um Elemente voneinander zu isolieren. Die n-Wanne 5 weist Konzentrationsspitzen 51, 52 und 53a von n-Störstellen und eine Konzentrationsspitze 53b von p-Störstellen auf. Die Konzentrationsspitze 51 von n-Störstellen bildet eine erste Konzentrationsspitze von Störstellen, die Konzentrationsspitze 52 von n-Störstellen eine zweite Konzentrationsspitze von Störstellen und die Konzentrationsspitze 53a von n-Störstellen sowie die Konzentrationsspitze 53b von p- Störstellen eine dritte Konzentrationsspitze von Störstellen. Die Konzentrationsspitze 51 von n-Störstellen ist in der Umgebung der Bodenfläche des Isolieroxidfilms 2 gebildet, um als Kanalstoppbereich zur Elementisolierung zu dienen. Die Konzentrationsspitze 52 von n-Störstellen existiert in einem Bereich tief im Siliziumsubstrat 1, um Latch-up-Effekte wirksam zu verhindern. Die Konzentrationsspitze 53a von n-Störstellen existiert nur im Elementbereich, um einen Durchgriff des MOS-Transistors zu vermeiden, der in diesem Bereich gebildet ist. Die Konzentrationsspitze 53b von p-Störstellen existiert nur im Elementbereich, um die Schwellenspannung des MOS-Transistors, der in diesem Bereich gebildet ist, auf einen optimalen Wert einzustellen. Auf der Oberfläche der so aufgebauten n-Wanne 5 ist ein p-Kanal MOS- Transistor 50 geschaffen. Der p-Kanal MOS-Transistor 50 ist ein Feldeffekttransistor mit eingelassenem Kanal (Buried-Channel). Der Feldeffekttransistor mit eingelassenem Kanal ist ein Feldeffekttransistor mit einem Durchlaßbereich für Ladungsträger, der nicht auf der Oberfläche eines Halbleiters, sondern im inneren des Halbleiters gebildet ist. Der p-Kanal MOS-Transistor 50 weist eine Gate-Elektrode 8 und ein Paar von p⁺-Störstellen 9a und 9b auf, die in einem Abstand voneinander gebildet sind, wobei sich die Gate- Elektrode zwischen ihnen befindet.

Die p-Wanne 6 weist Konzentrationsspitzen 61, 62 und 63 von p- Störstellen auf. Die erste Konzentrationsspitze 61 von p-Störstellen existiert nur in der Umgebung der Bodenfläche des Isolieroxidfilms 2, um als Kanalstoppbereich zu Elementisolierung zu dienen. Die zweite Konzentrationsspitze 62 von p-Störstellen existiert in einem Bereich tief im Siliziumsubstrat, um Latch-up-Effekte zu verhindern.

Die dritte Konzentrationsspitze 63 von p-Störstellen existiert in der Umgebung der Oberfläche des Elementbereichs, um einen Durchgriff des MOS-Transistors zu vermeiden, der in dem Bereich gebildet ist, und um die Schwellenspannung auf einen optimalen Wert einzustellen. Auf der Oberfläche der p-Wanne 6 ist ein n-Kanal MOS-Transistor 60 geschaffen. Der n-Kanal MOS-Transistor 60 weist eine Gate-Elektrode 8 und ein Paar von n⁺-Störstellen 10a und 10b auf, die in einem Abstand voneinander gebildet sind, wobei sich die Gate-Elektrode zwischen ihnen befindet. Der n-Kanal MOS-Transistor 60 ist ein Feldeffekttransistor mit Oberflächenkanal, der einen als Kanal bezeichneten Bereich aufweist, in dem Ladungsträger entlang der Oberfläche eines Halbleiters fließen.

Obwohl Fig. 1 jeweils einen Transistor in der n-Wanne 5 und in der p-Wanne 6 darstellt, weisen diese Wannen in Wirklichkeit eine Mehrzahl von MOS-Transistoren und anderen Funktionselementen auf.

Die Fig. 2 bis 7 zeigen Teilquerschnitte aufeinanderfolgender Schritte eines Herstellungsverfahrens für den in Fig. 1 dargestellten p-Wannenbereich 6. Im folgenden wird das Herstellungsverfahren für eine p-Wanne nach einer ersten Ausführungsform beschrieben.

Wie in Fig. 2 gezeigt ist, wird durch thermische Oxidation auf der Oberfläche eines Siliziumsubstrats 1 ein Oxidfilm 20 gebildet. Auf dem Oxidfilm 20 werden durch ein CVD-Verfahren ein Polysiliziumfilm 3 und ein Nitridfilm 4 geschaffen. Der Nitridfilm 4 und der Polysiliziumfilm 3 werden durch Photolithographie und reaktive Ionenätzung selektiv entfernt. Damit liegt die Oberfläche des Oxidfilms 20 in einem Elementisolierbereich frei, während der Nitridfilm 4 und der Polysiliziumfilm 3 in einem Elementbereich zurückbleiben.

Wie in Fig. 3 dargestellt ist, wird durch thermische Oxidation des Oxidfilms 20 mit freiliegender Oberfläche ein dicker Isolieroxidfilm 2 geschaffen.

Anschließend werden Borionen (B⁺) als p-Störstellenionen unter Verwendung des Nitridfilms 4 und des Polysiliziumfilms 3 als Masken in das Siliziumsubstrat 1 implantiert, wie in Fig. 4 gezeigt ist. Diese erste Ionenimplantation zur Bildung einer Retro-Wanne wird mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 120-180 keV ausgeführt. Damit wird ein Störstellenbereich mit der ersten Konzentrationsspitze 61 von p-Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt) nur in der Umgebung der Bodenfläche des Isolieroxidfilms 2 im Elementisolierbereich gebildet.

Wie in Fig. 5 gezeigt ist, werden der Nitridfilm 4 und der Polysiliziumfilm 3 entfernt. Weitere Borionen werden in das Siliziumsubstrat 1 implantiert. Die zweite Ionenimplantation wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 500-700 keV ausgeführt. Damit wird ein Störstellenbereich mit der zweiten Konzentrationsspitze 62 von p-Störstellen (deren Konzentration bis zu 10¹⁸ cm^-3 beträgt) tief im Siliziumsubstrat 1 vom Elementisolierbereich in Richtung des Elementbereichs gebildet.

Wie in Fig. 6 dargestellt ist, werden Borionen unter Verwendung des Isolieroxidfilms 2 als Maske in das Siliziumsubstrat 1 implantiert. Die dritte Ionenimplantation wird mit einer Dosis von 1,0_*10¹²- 1,0_*10¹³ cm^-2 bei 30-70 keV ausgeführt. Damit wird ein Störstellenbereich mit der dritten Konzentrationsspitze 63 von p- Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt) nur in der Umgebung der Oberfläche des Elementbereichs gebildet. Auf diese Weise wird die Retro-p-Wanne 6 mit den Konzentrationsspitzen 61, 62 und 63 von p-Störstellen gebildet. Das Siliziumsubstrat kann einer Wärmebehandlung unterworfen werden, um die Bereiche zu aktivieren, die die erste und zweite Konzentrationsspitzen 62 und 62 von p- Störstellen aufweisen, bevor Borionen zur Bildung des Bereichs mit der Konzentrationsspitze 63 von p-Störstellen, der zur Steuerung der Schwellenspannung dient, implantiert werden.

Wie in Fig. 7 gezeigt ist, wird der Oxidfilm 20 im Elementbereich entfernt, und dann wird ein Gate-Oxidfilm 7 in diesem Bereich geschaffen. Auf dem Gate-Oxidfilm 7 wird durch ein CVD-Verfahren eine Polysiliziumschicht mit z. B. Phosphor als n-Störstellen gebildet. Die Polysiliziumschicht wird durch Photolithographie und reaktive Ionenätzung selektiv entfernt, um eine Gate-Elektrode 8 aus einer n⁺-Polysiliziumschicht zu bilden. Phosphor- oder Arsenionen als n-Störstellen werden unter Verwendung der Gate-Elektrode 8 als Maske in den Bereich der p-Wanne implantiert. Damit werden n⁺- Störstellenbereiche 10a und 10b geschaffen. Auf diese Weise wird im. Bereich der p-Wanne 6 ein n-Kanal MOS-Transistor 60 gebildet. Obwohl bei dieser Ausführungsform ein n-Kanal MOS-Transistor mit Einzel- Drain-Struktur geschaffen wird, kann auch ein n-Kanal MOS-Transistor mit LDD-Struktur gebildet werden.

Fig. 8 zeigt eine Beziehung zwischen den Strukturen von so gebildeter Retro-p-Wanne 6 und n-Kanal MOS-Transistor 60 und der Konzentration der Störstellen in Tiefenrichtung. Wie in Fig. 8 dargestellt ist, ist ein Isolierfilm 11 gebildet, um den n-Kanal MOS-Transistor 60 zu bedecken. Der Isolierfilm 11 weist Kontaktlöcher 11a und 11b auf, die die Oberfläche der n⁺- Störstellenbereiche 10a und 10b freilegen. Es sind Verdrahtungsschichten 12a und 12b gebildet, die über die Kontaktlöcher 11a und 11b mit den n⁺-Störstellenbereichen 10a bzw. 10b verbunden sind.

Wie in Fig. 4 gezeigt ist, werden entsprechend dem Herstellungsverfahren für die Retro-Wannenstruktur der Nitridfilm 4 und der Polysiliziumfilm 3 nach der Bildung des Isolieroxidfilms 2 nicht entfernt, sondern als Masken für die Ionenimplantation benutzt. Daher führt die Implantation von Borionen mit vorbestimmter Energie unter Verwendung des Nitridfilms 4 und des Polysiliziumfilms 3 als Masken zur Bildung der Konzentrationsspitze 61 von p- Störstellen nur in der Umgebung der Bodenfläche des Isolieroxidfilms 2. Im Gegensatz zu den bisherigen Herstellungsverfahren für eine Retro-Wannenstruktur, kann eine Konzentrationsspitze von p- Störstellen vermieden werden, die sonst unvermeidlicherweise in einem Elementbereich geschaffen wird. Damit kann die Substrateffektkonstante des n-Kanal MOS-Transistors, der im Elementbereich gebildet ist, verkleinert werden, weil keine Konzentrationsspitze von p-Störstellen existiert, die sich von der ersten Konzentrationsspitze 61 von p-Störstellen in den Elementbereich erstreckt, wie in Fig. 8 gezeigt ist. Folglich schwankt die Schwellenspannung des n-Kanal MOS-Transistors 60 kaum, selbst wenn aufgrund eines Störsignals, das im Substrat erzeugt wird, oder durch eine externe Störung eine Substratvorspannung erzeugt wird.

Die Fig. 9 bis 14 zeigen Teilquerschnitte aufeinanderfolgender Schritte des Herstellungsverfahrens für den n-Wannenbereich 5 und den p-Kanal MOS-Transistor 50 mit eingelassenem Kanal, die in Fig. 1 dargestellt sind. Im folgenden wird das Herstellungsverfahren für eine Retro-n-Wanne nach der ersten Ausführungsform beschrieben.

Auf der Oberfläche eines p-Siliziumsubstrats wird durch thermische Oxidation ein Oxidfilm 20 gebildet. Auf dem Oxidfilm 20 werden durch ein CVD-Verfahren ein Polysiliziumfilm 3 und ein Nitridfilm 4 geschaffen. Der Nitridfilm 4 und der Polysiliziumfilm 3 werden durch Photolithographie und reaktive Ionenätzung selektiv entfernt. Damit liegt die Oberfläche des Oxidfilms 20 in einem Elementisolierbereich frei, während der Nitridfilm 4 und der Polysiliziumfilm 3 in einem Elementbereich zurückbleiben.

Wie in Fig. 10 dargestellt ist, wird der Oxidfilm 20 unter Verwendung des Nitridfilms 4 und des Polysiliziumfilms 3 als Masken thermisch oxidiert, um einen dicken Isolieroxidfilm 2 zu schaffen.

Dann werden Phosphorionen (P⁺) als n-Störstellenionen unter Verwendung des Nitridfilms 4 und des Polysiliziumfilms 3 als Masken in das Siliziumsubstrat 1 implantiert, wie in Fig. 11 gezeigt ist. Diese erste Ionenimplantation wird mit einer Dosis von 1,0_*10¹²- 1,0_*10¹³ cm^-2 bei 400-450 keV ausgeführt. Damit wird ein Störstellenbereich mit der ersten Konzentrationsspitze 51 von n- Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt) nur in der Umgebung der Bodenfläche des Isolieroxidfilms 2 gebildet.

Wie in Fig. 12 gezeigt ist, werden der Nitridfilm 4 und der Polysiliziumfilm 3 entfernt. Phosphorionen werden nochmals in die gesamte Oberfläche des Siliziumsubstrats 1 implantiert. Die zweite Ionenimplantation wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 1,0-1,5 MeV ausgeführt. Damit wird ein Störstellenbereich mit der zweiten Konzentrationsspitze 52 von n-Störstellen (deren Konzentration bis zu 10¹⁸ cm^-3 beträgt) in einem Bereich tief im Siliziumsubstrat 1 gebildet, der sich vom Elementisolierbereich bis zum Elementbereichs erstreckt. Eine dritte Ionenimplantation wird mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 150-200 keV ausgeführt. Damit wird ein Störstellenbereich mit einer Konzentrationsspitze 53a von n-Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt), die einen Teil der dritten Konzentrationsspitze bildet, nur in einem weniger tiefen Bereich des Elementbereichs gebildet.

Wie in Fig. 13 dargestellt ist, werden ferner Borionen (B⁺) als p- Störstellenionen in das Siliziumsubstrat 1 implantiert. Diese vierte Ionenimplantation wird mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 20-50 keV ausgeführt. Damit wird ein Störstellenbereich mit einer Konzentrationsspitze von p-Störstellen, die einen Teil der dritten Konzentrationsspitze 53b von p-Störstellen bildet, nur in der Umgebung der Oberfläche des Elementbereichs geschaffen. Auf diese Weise wird eine n-Wanne 5 mit den Konzentrationsspitzen 51, 52, 53a und 53b gebildet. Das Siliziumsubstrat kann einer Wärmebehandlung unterworfen werden, um die Bereiche zu aktivieren, die die Konzentrationsspitzen 51, 52 und 53 aufweisen, bevor Borionen zur Steuerung der Schwellenspannung implantiert werden.

Auf der Oberfläche des Elementbereichs wird ein Gate-Oxidfilm 7 geschaffen, nachdem der Oxidfilm 20 entfernt worden ist. Auf dem Gate-Oxidfilm 7 wird durch ein CVD-Verfahren eine Polysiliziumschicht mit z. B. Phosphor als n-Störstellen gebildet. Die Polysiliziumschicht wird durch Photolithographie und reaktive Ionenätzung selektiv entfernt, um eine Gate-Elektrode 8 aus einer n⁺- Polysiliziumschicht zu bilden. Bor- oder Borfluoridionen werden als p-Störstellen unter Verwendung der Gate-Elektrode 8 als Maske in die n-Wanne 5 implantiert. Damit werden p⁺-Störstellenbereiche 9a und 9b geschaffen. Auf diese Weise wird im Bereich der Retro-n-Wanne 5 ein p-Kanal MOS-Transistor 50 mit eingelassenem Kanal gebildet. Obwohl die oben beschriebene Ausführungsform einen p-Kanal MOS-Transistor mit Einzel-Drain-Struktur bildet, kann ein p-Kanal MOS-Transistor mit einer beliebigen Drain-Struktur gebildet werden.

Fig. 15 zeigt eine Beziehung zwischen den Strukturen von so gebildeter n-Wanne 5 und p-Kanal MOS-Transistor 50 und der Konzentrationsverteilung der Störstellen in Tiefenrichtung.

Um die in Fig. 1 dargestellte CMOS-Halbleitereinrichtung herzustellen, wird die p-Wanne 6 durch die in den Fig. 2 bis 6 gezeigten Schritte gebildet, wobei der n-Wannenbereich durch einen Photolack abgedeckt ist, während die n-Wanne 5 durch die in den Fig. 9 bis 13 gezeigten Schritte gebildet wird, wobei der p-Wannenbereich durch einen Photolack abgedeckt ist. Die p-Wanne 6 oder die n-Wanne 5 kann zuerst gebildet werden. Nach der Bildung der p-Wanne 6 und der n-Wanne 5 wird der n-Kanal MOS-Transistor 60 im p-Wannenbereich 6 durch den in Fig. 7 gezeigten Schritt geschaffen, wobei der Bereich der n-Wanne 5 mit einem Photolack abgedeckt ist, während der p-Kanal MOS-Transistor 50 im n-Wannenbereich 5 durch den in Fig. 14 gezeigten Schritt gebildet wird, wobei der Bereich der p-Wanne 6 mit einem Photolack abgedeckt ist.

Obwohl die oben beschriebene Ausführungsform einen n-Kanal MOS- Transistor mit Oberflächenkanal und einen p-Kanal MOS-Transistor mit eingelassenem Kanal in den Bereichen einer Retro-p-Wanne bzw. einer Retro-n-Wanne bildet, ist eine solche Retro-Wannenstruktur auch auf die Bildung eines p-Kanal MOS-Transistors mit Oberflächenkanal und eines n-Kanal MOS-Transistors mit eingelassenem Kanal anwendbar.

Nun erfolgt die Beschreibung eines Herstellungsverfahrens für eine Halbleitereinrichtung nach einer zweiten Ausführungsform.

Die Fig. 16 bis 20 zeigen Teilquerschnitte der Schritte eines Herstellungsverfahrens für den in Fig. 1 dargestellten p- Wannenbereich 6. Im folgenden wird das Herstellungsverfahren für eine p-Wanne 6 nach der zweiten Ausführungsform beschrieben.

Wie in Fig. 16 gezeigt ist, wird zuerst durch thermische Oxidation auf der Oberfläche eines Siliziumsubstrats 1 ein Oxidfilm 20 gebildet. Auf dem Oxidfilm 20 wird durch ein CVD-Verfahren ein Polysiliziumfilm 3 geschaffen. Ferner wird auf der Oberfläche des Polysiliziumfilms 3 durch ein CVD-Verfahren ein Nitridfilm 4 mit einer Dicke von 150,0 nm-300,0 nm gebildet. Der Nitridfilm 4 und der Polysiliziumfilm 3 werden durch Photolithographie und reaktive Ionenätzung selektiv entfernt. Damit liegt die Oberfläche des Oxidfilms 20 im Elementisolierbereich frei, während der Nitridfilm 4 und der Polysiliziumfilm 3 in einem Elementbereich zurückbleiben.

Wie in Fig. 17 dargestellt ist, wird durch thermische Oxidation des Oxidfilms 20 mit freiliegender Oberfläche ein dicker Isolieroxidfilm 2 mit einer Dicke von 300,0 nm-500,0 nm geschaffen.

Anschließend werden Borionen (B⁺) als p-Störstellenionen in die gesamte Oberfläche des Siliziumsubstrats 1 implantiert, wie in Fig. 18 gezeigt ist. Die Ionenimplantation wird mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 90-180 keV ausgeführt. Damit wird ein Störstellenbereich mit einer ersten Konzentrationsspitze 61 von p- Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt) in der Umgebung der Bodenfläche des Isolieroxidfilms 2 im Elementisolierbereich gebildet, und gleichzeitig wird ein Störstellenbereich mit einer dritten Konzentrationsspitze 63 von p- Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt) in der Umgebung der Oberfläche des Elementbereichs geschaffen.

Wie in Fig. 19 gezeigt ist, werden der Nitridfilm 4 und der Polysiliziumfilm 3 entfernt. Weitere Borionen werden in das Siliziumsubstrat 1 implantiert. Die zweite Ionenimplantation wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 500-700 keV ausgeführt. Damit wird ein Störstellenbereich mit einer Konzentrationsspitze 62 von Störstellen des zweiten Typs (deren Konzentration bis zu 10¹⁸ cm^-3 beträgt) in einem Bereich tief im Siliziumsubstrat 1 gebildet, die sich vom Elementisolierbereich zum Elementbereichs erstreckt. Damit wird eine Retro-p-Wanne 6 geschaffen, die Konzentrationsspitzen 61, 62 und 63 von p-Störstellen aufweist.

Wie in Fig. 20 gezeigt ist, wird zuletzt ein Gate-Oxidfilm 7 auf einem Bereich geschaffen, von der der Oxidfilm 20 im Elementbereich entfernt worden ist. Auf dem Gate-Oxidfilm 7 wird durch ein CVD- Verfahren eine Polysiliziumschicht mit z. B. Phosphor als n- Störstellen gebildet. Selektive Entfernung der Polysiliziumschicht durch Photolithographie und reaktive Ionenätzung bildet eine Gate- Elektrode 8 aus einer n⁺-Polysiliziumschicht. Darüber hinaus werden Phosphor- oder Arsenionen als n-Störstellen unter Verwendung der Gate-Elektrode 8 als Maske in den Bereich der p-Wanne 6 implantiert. Damit werden n⁺-Störstellenbereiche 10a und 10b geschaffen. Auf diese Weise wird im Bereich der p-Wanne 6 ein n-Kanal MOS-Transistor 60 gebildet. Obwohl bei dieser Ausführungsform ein n-Kanal MOS- Transistor mit Einzel-Drain-Struktur geschaffen wird, kann auch ein n-Kanal MOS-Transistor mit LDD-Struktur gebildet werden.

Die Strukturen und die Konzentration der Störstellen in Tiefenrichtung der so gebildeten Retro-p-Wanne 6 und des n-Kanal MOS-Transistors 60 können gleich sein wie bei der in Fig. 8 gezeigten ersten Ausführungsform.

Wie in Fig. 8 dargestellt ist, wird auch bei der zweiten Ausführungsform zusätzlich ein Isolierfilm 11 gebildet, um den n- Kanal MOS-Transistor 60 zu bedecken. Der Isolierfilm 11 weist Kontaktlöcher 11a und 11b auf, die die Oberfläche der n⁺- Störstellenbereiche 10a und 10b freilegen. Es sind Verdrahtungsschichten 12a und 12b gebildet, die über die Kontaktlöcher 11a und 11b mit den n⁺-Störstellenbereichen 10a bzw. 10b verbunden sind.

Wie in Fig. 18 gezeigt ist, werden entsprechend dem Herstellungsverfahren für die Retro-Wannenstruktur nach der Bildung des Isolieroxidfilms 2 Ionen in die gesamte Substratoberfläche implantiert, ohne den Nitridfilm 4 und den Polysiliziumfilm 3 zu entfernen. Daher führt die Implantation von Borionen mit vorbestimmter Energie bei einer vorbestimmten Dicke des Nitridfilms 4 zur Bildung der Konzentrationsspitze 61 von p- Störstellen in der Umgebung der Bodenfläche des Isolieroxidfilms 2 und zur Bildung der dritten Konzentrationsspitze 63 von p- Störstellen in der Umgebung der Oberfläche des Elementbereiches. Daher kann die Anzahl der Schritte zur Bildung der dritten Konzentrationsspitze von p-Störstellen im Vergleich mit der ersten Ausführungsform vermindert werden. Zusätzlich kann eine Konzentrationsspitze von p-Störstellen vermieden werden, die beim bisherigen Herstellungsverfahren für eine Retro-Wannenstruktur unvermeidlicherweise geschaffen wird. Wie in Fig. 8 gezeigt ist, existiert damit keine Konzentrationsspitze von p-Störstellen, die sich von der ersten Konzentrationsspitze 61 von p-Störstellen in den Elementbereich erstreckt, so daß die Substrateffektkonstante des n- Kanal MOS-Transistors 60, der im Elementbereich gebildet ist, verkleinert werden kann. Folglich schwankt die Schwellenspannung des n-Kanal MOS-Transistors 60 kaum, selbst wenn aufgrund eines Störsignals, das im Substrat erzeugt wird, oder durch eine externe Störung eine Substratvorspannung erzeugt wird.

Die Fig. 21 bis 25 zeigen Teilquerschnitte aufeinanderfolgender Schritte des Herstellungsverfahrens für den n-Wannenbereich 5 und den p-Kanal MOS-Transistor 50 mit eingelassenem Kanal, die in Fig. 1 dargestellt sind. Im folgenden wird das Herstellungsverfahren für eine Retro-n-Wanne nach der zweiten Ausführungsform beschrieben.

Wie in Fig. 21 gezeigt ist, wird auf der Oberfläche eines p- Siliziumsubstrats durch thermische Oxidation ein Oxidfilm 20 gebildet. Auf dem Oxidfilm 20 wird durch ein CVD-Verfahren ein Polysiliziumfilm 3 geschaffen. Auf der Oberfläche des Polysiliziumfilms 3 wird durch das CVD-Verfahren ein Nitridfilm 4 mit einer Dicke von 150,0 nm-300,0 nm gebildet. Der Nitridfilm 4 und der Polysiliziumfilm 3 werden durch Photolithographie und reaktive Ionenätzung selektiv entfernt. Damit liegt die Oberfläche des Oxidfilms 20 in einem Elementisolierbereich frei, während der Nitridfilm 4 und der Polysiliziumfilm 3 in einem Elementbereich zurückbleiben.

Wie in Fig. 22 dargestellt ist, wird der Oxidfilm 20 unter Verwendung des Nitridfilms 4 und des Polysiliziumfilms 3 als Masken thermisch oxidiert, um einen Isolieroxidfilm 2 mit einer Dicke von 300,0 nm-500,0 nm zu schaffen.

Dann werden Phosphorionen (P⁺) als n-Störstellenionen in das gesamte Siliziumsubstrat 1 implantiert, wie in Fig. 23 gezeigt ist. Die Ionenimplantation wird mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 250-450 keV ausgeführt. Damit werden gleichzeitig zwei Störstellenbereiche gebildet, ein Bereich mit einer ersten Konzentrationsspitze 51 von n-Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt), der nur in der Umgebung der Bodenfläche des Isolieroxidfilms 2 geschaffen ist, und ein Bereich mit einer Konzentrationsspitze 53a von n-Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt), der einen Teil der dritten Konzentrationsspitze bildet und nur in einem weniger tiefen Abschnitt des Elementbereichs geschaffen ist.

Wie in Fig. 24 gezeigt ist, werden der Nitridfilm 4 und der Polysiliziumfilm 3 entfernt. Phosphorionen werden in die gesamte Oberfläche des Siliziumsubstrats 1 implantiert. Die Ionenimplantation wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 1,0-1,5 MeV ausgeführt. Damit wird ein Störstellenbereich mit einer zweiten Konzentrationsspitze 52 von n-Störstellen (deren Konzentration bis zu 10¹⁸ cm^-3 beträgt) in einem Bereich tief im Siliziumsubstrat 1 gebildet, der sich vom Elementisolierbereich bis zum Elementbereichs erstreckt.

Wie in Fig. 25 dargestellt ist, werden ferner Borionen (B⁺) als p- Störstellenionen in das Siliziumsubstrat 1 implantiert. Diese Ionenimplantation wird mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 10-50 keV ausgeführt. Damit wird ein Störstellenbereich mit einer Konzentrationsspitze 53b von p-Störstellen, die einen Teil der dritten Konzentrationsspitze bildet, nur in der Umgebung der Oberfläche des Elementbereichs geschaffen. Auf diese Weise wird eine n-Wanne 5 mit den Konzentrationsspitzen 51, 52, 53a und 53b gebildet. Das Siliziumsubstrat kann einer Wärmebehandlung unterworfen werden, um die Bereiche zu aktivieren, die die Konzentrationsspitzen 51, 52 und 53a aufweisen, bevor Borionen zur Steuerung der Schwellenspannung implantiert werden.

Zuletzt wird auf der Oberfläche des Elementbereichs ein Gate- Oxidfilm 7 geschaffen, nachdem der Oxidfilm 20 entfernt worden ist. Auf dem Gate-Oxidfilm 7 wird durch ein CVD-Verfahren eine Polysiliziumschicht mit z. B. Phosphor als n-Störstellen gebildet. Die Polysiliziumschicht wird durch Photolithographie und reaktive Ionenätzung selektiv entfernt, um eine Gate-Elektrode 8 aus einer n⁺- Polysiliziumschicht zu bilden. Bor- oder Borfluoridionen werden als p-Störstellen unter Verwendung der Gate-Elektrode 8 als Maske in die n-Wanne 5 implantiert. Damit werden p⁺-Störstellenbereiche 9a und 9b geschaffen. Auf diese Weise wird im Bereich der Retro-n-Wanne 5 ein p-Kanal MOS-Transistor 50 mit eingelassenem Kanal gebildet. Obwohl die oben beschriebene Ausführungsform einen p-Kanal MOS-Transistor mit Einzel-Drain-Struktur bildet, kann ein p-Kanal MOS-Transistor mit einer beliebigen Drain-Struktur gebildet werden.

Die oben beschriebene n-Wanne 5 und der beschriebene p-Kanal MOS- Transistor 50 können so gebildet sein, daß sie dieselbe Struktur und Konzentrationsverteilung der Störstellen in Tiefenrichtung aufweisen wie bei der in Fig. 15 gezeigten ersten Ausführungsform.

Um die in Fig. 1 dargestellte CMOS-Halbleitereinrichtung herzustellen, wird die p-Wanne 6 durch die in den Fig. 16 bis 19 gezeigten Schritte gebildet, wobei der n-Wannenbereich durch einen Photolack abgedeckt ist, während die n-Wanne 5 durch die in den Fig. 21 bis 25 gezeigten Schritte gebildet wird, wobei der p- Wannenbereich durch einen Photolack abgedeckt ist. Die p-Wanne 6 oder die n-Wanne 5 kann zuerst gebildet werden. Nach der Bildung der p-Wanne 6 und der n-Wanne 5 wird der n-Kanal MOS-Transistor 60 im p- Wannenbereich 6 durch den in Fig. 20 gezeigten Schritt geschaffen, wobei der Bereich der n-Wanne 5 mit einem Photolack abgedeckt ist, und der p-Kanal MOS-Transistor 50 im n-Wannenbereich 5 wird durch den in Fig. 26 gezeigten Schritt gebildet, wobei der Bereich der p- Wanne 6 mit einem Photolack abgedeckt ist.

Obwohl bei der oben beschriebenen zweiten Ausführungsform ein n- Kanal MOS-Transistor mit Oberflächenkanal und ein p-Kanal MOS- Transistor mit eingelassenem Kanal in den Bereichen einer Retro-p- Wanne bzw. einer Retro-n-Wanne gebildet werden, ist eine solche Retro-Wannenstruktur auch auf die Bildung eines p-Kanal MOS- Transistors mit Oberflächenkanal und eines n-Kanal MOS-Transistors mit eingelassenem Kanal anwendbar.

Im folgenden wird ein Herstellungsverfahren für eine Halbleitereinrichtung nach einer dritten Ausführungsform beschrieben.

Die Fig. 27 bis 32 zeigen Teilquerschnitte aufeinanderfolgender Schritte eines Herstellungsverfahrens für den in Fig. 1 dargestellten p-Wannenbereich 6. Im folgenden wird ein Herstellungsverfahren für eine p-Wanne 6 nach der dritten Ausführungsform beschrieben.

Wie in Fig. 27 gezeigt ist, wird zuerst durch thermische Oxidation auf der Oberfläche eines Siliziumsubstrats 1 ein Oxidfilm 20 gebildet. Auf dem Oxidfilm 20 wird durch ein CVD-Verfahren eine Polysiliziumschicht 3 geschaffen. Ferner wird auf der Oberfläche des Polysiliziumfilms 3 durch ein CVD-Verfahren ein Nitridfilm 4 mit einer Dicke von 150,0 nm- 300,0 nm gebildet. Der Nitridfilm 4 und der Polysiliziumfilm 3 werden durch Photolithographie und reaktive Ionenätzung selektiv entfernt. Damit liegt die Oberfläche des Oxidfilms 20 in einem Elementisolierbereich frei, während der Nitridfilm 4 und der Polysiliziumfilm 3 in einem Elementbereich zurückbleiben.

Wie in Fig. 28 dargestellt ist, wird der Oxidfilm 20 mit freiliegender Oberfläche thermisch oxidiert, um einen Isolieroxidfilm 2 mit einer Dicke von 300,0 nm- 500,0 nm zu schaffen.

Anschließend werden der Nitridfilm 4 und der Polysiliziumfilm 3 entfernt, wie in Fig. 29 gezeigt ist.

Wie in Fig. 30 gezeigt ist, werden Borionen (B⁺) als p- Störstellenionen zweimal in das Siliziumsubstrat 1 implantiert. Die erste Ionenimplantation wird mit einer Dosis von 1,0_*10¹²- 1,0_*10¹³ cm^-2 bei 90-180 keV ausgeführt. Damit wird ein p- Störstellenbereich mit einer ersten Konzentrationsspitze 61a von p- Störstellen unter dem Isolieroxidfilm 2 gebildet. Gleichzeitig wird unvermeidlicherweise ein Störstellenbereich mit einer Konzentrationsspitze 61b von p-Störstellen auch im Elementbereich geschaffen. Die zweite Ionenimplantation wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 500-700 keV ausgeführt. Damit wird ein p- Störstellenbereich mit einer zweiten Konzentrationsspitze 62 von p- Störstellen in einem Bereich tief im Siliziumsubstrat 1 geschaffen.

Wie in Fig. 31 gezeigt ist, werden Phosphorionen (P⁺) als n- Störstellenionen in das Siliziumsubstrat 1 implantiert. Die Ionenimplantation wird mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 200-250 keV ausgeführt, wodurch die Konzentrationsspitze 61b von p- Störstellen, die im Elementbereich geschaffen ist, aufgehoben wird.

Wie in Fig. 32 gezeigt ist, werden Borionen unter Verwendung des Oxidfilms 2 als Maske in das Siliziumsubstrat 1 implantiert. Die Ionenimplantation wird mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 10-70 keV ausgeführt. Damit wird ein Störstellenbereich mit einer dritten Konzentrationsspitze 63 von p-Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt) nur in der Umgebung der Oberfläche des Elementbereichs gebildet. Auf diese Weise wird eine Retro-p-Wanne 6 geschaffen, die Konzentrationsspitzen 61, 62 und 63 von p-Störstellen aufweist.

Nachdem der Oxidfilm 20 im Elementbereich entfernt worden ist, wird, wie in Fig. 33 gezeigt ist, zuletzt ein Gate-Oxidfilm 7 in diesem Bereich geschaffen. Auf dem Gate-Oxidfilm 7 wird durch ein CVD- Verfahren eine Polysiliziumschicht mit z. B. Phosphor als n- Störstellen gebildet. Die Polysiliziumschicht wird durch Photolithographie und reaktive Ionenätzung selektiv entfernt, um eine Gate-Elektrode 8 aus einer n⁺-Polysiliziumschicht zu bilden. Darüber hinaus werden Phosphor- oder Arsenionen als n-Störstellen unter Verwendung der Gate-Elektrode 8 als Maske in den Bereich der p-Wanne 6 implantiert. Damit werden n⁺-Störstellenbereiche 10a und 10b geschaffen. Auf diese Weise wird im Bereich der p-Wanne 6 ein n- Kanal MOS-Transistor 60 gebildet. Obwohl bei dieser Ausführungsform ein n-Kanal MOS-Transistor mit Einzel-Drain-Struktur geschaffen wird, kann auch ein n-Kanal MOS-Transistor mit LDD-Struktur gebildet werden.

Die Retro-p-Wanne 6 und der n-Kanal MOS-Transistor 60, die oben beschrieben worden sind, können so gebildet sein, daß sie dieselbe Struktur und Konzentration der Störstellen in Tiefenrichtung wie bei der in Fig. 8 gezeigten ersten Ausführungsform aufweisen. Wie in Fig. 8 dargestellt ist, wird zusätzlich der Isolierfilm 11 gebildet, um den n-Kanal MOS-Transistor 60 zu bedecken. Der Isolierfilm 11 weist Kontaktlöcher 11a und 11b auf, um die Oberfläche der n⁺- Störstellenbereiche 10a und 10b freizulegen. Die Verdrahtungsschichten 12a und 12b sind zur Verbindung mit den n⁺- Störstellenbereichen 10a bzw. 10b über die Kontaktlöcher 11a und 11b gebildet.

Wie in Fig. 32 gezeigt ist, werden entsprechend dem Herstellungsverfahren für die Retro-Wannenstruktur nach der Bildung des Isolieroxidfilms der Nitridfilm und der Polysiliziumfilm entfernt. Anschließend werden Störstellen eines ersten Leitfähigkeitstyps implantiert, worauf eine Implantation von Störstellen eines zweiten Leitfähigkeit bei vorbestimmter Energie folgt. Damit kann der Störstellenbereich erster Leitfähigkeit im Elementbereich aufgehoben werden. Die Konzentrationsspitze 61 von p- Störstellen existiert daher nur in der Umgebung der Bodenfläche des Isolieroxidfilms 2. Es ist somit möglich, die Bildung einer Konzentrationsspitze von p-Störstellen zu vermeiden, die beim bisherigen Herstellungsverfahren für eine Retro-Wannenstruktur im Elementbereich unvermeidlicherweise geschaffen wird. Wie in Fig. 8 gezeigt ist, existiert damit keine Konzentrationsspitze von p- Störstellen, die sich von der ersten Konzentrationsspitze 61 von p- Störstellen in den Elementbereich erstreckt, so daß die Substrateffektkonstante des n-Kanal MOS-Transistors 60, der im Elementbereich gebildet ist, verkleinert werden kann. Folglich schwankt die Schwellenspannung des n-Kanal MOS-Transistors 60 kaum, selbst wenn aufgrund eines Störsignals, das im Substrat erzeugt wird, oder durch eine externe Störung eine Substratvorspannung erzeugt wird.

Die Fig. 34 bis 40 zeigen Teilquerschnitte aufeinanderfolgender Schritte des Herstellungsverfahrens für den n-Wannenbereich 5 und den p-Kanal MOS-Transistor 50 mit eingelassenem Kanal, die in Fig. 1 dargestellt sind. Im folgenden wird das Herstellungsverfahren für eine Retro-n-Wanne nach der dritten Ausführungsform beschrieben.

Wie in Fig. 34 gezeigt ist, wird auf der Oberfläche eines p- Siliziumsubstrats 1 durch thermische Oxidation ein Oxidfilm 20 gebildet. Auf dem Oxidfilm 20 wird durch ein CVD-Verfahren ein Polysiliziumfilm 3 geschaffen. Auf der Oberfläche des Polysiliziumfilms 3 wird durch das CVD-Verfahren ein Nitridfilm 4 mit einer Dicke von 150,0 nm-300,0 nm gebildet. Der Nitridfilm 4 und der Polysiliziumfilm 3 werden durch Photolithographie und reaktive Ionenätzung selektiv entfernt. Damit liegt die Oberfläche des Oxidfilms 20 im Elementisolierbereich frei, während der Nitridfilm 4 und der Polysiliziumfilm 3 im Elementbereich zurückbleiben.

Wie in Fig. 35 dargestellt ist, wird der Oxidfilm 20 unter Verwendung des Nitridfilms 4 und des Polysiliziumfilms 3 als Masken thermisch oxidiert, um einen Isolieroxidfilm 2 mit einer Dicke von 300,0 nm-500,0 nm zu schaffen.

Wie in Fig. 36 gezeigt ist, werden der Nitridfilm 4 und der Polysiliziumfilm 3 anschließend entfernt.

Wie in Fig. 37 gezeigt ist, werden dann Phosphorionen (P⁺) zweimal als n-Störstellenionen in das Siliziumsubstrat 1 implantiert. Die erste Ionenimplantation wird mit einer Dosis von 1,0_*10¹²- 1,0_*10¹³ cm^-2 bei 250-450 keV ausgeführt. Damit wird ein n- Störstellenbereich mit einer ersten Konzentrationsspitze 51a von n- Störstellen unter der Oberfläche des Isolieroxidfilms 2 geschaffen. Gleichzeitig wird ein Störstellenbereich mit einer Konzentrationsspitze 51b von n-Störstellen unvermeidlicherweise im Elementbereich gebildet. Die zweite Ionenimplantation wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 1,0-1,5 MeV ausgeführt. Damit wird ein n-Störstellenbereich mit einer zweiten Konzentrationsspitze 52 von n-Störstellen in einem Bereich tief im Siliziumsubstrat 1 geschaffen.

Wie in Fig. 38 gezeigt ist, werden Borionen (B⁺) als p- Störstellenionen in das Siliziumsubstrat 1 implantiert. Die Ionenimplantation wird mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 70-90 keV ausgeführt, wodurch die Konzentrationsspitze 51b von n- Störstellen, die im Elementbereich geschaffen ist, aufgehoben wird.

Wie in Fig. 39 gezeigt ist, werden Phosphorionen in die gesamte Oberfläche des Siliziumsubstrats 1 implantiert. Die Ionenimplantation wird mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 150-200 keV ausgeführt. Damit wird ein Störstellenbereich mit einer Konzentrationsspitze 53a von n-Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt), die einen Teil der dritten Konzentrationsspitze bildet, nur in einem weniger tiefen Bereich des Elementbereichs geschaffen.

Wie in Fig. 40 gezeigt ist, werden ferner Borionen (B⁺) als p- Störstellenionen in das Siliziumsubstrat 1 implantiert. Die Ionenimplantation wird mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 10-50 keV ausgeführt. Damit wird ein Störstellenbereich mit einer Konzentrationsspitze 53b von p-Störstellen, die einen Teil der dritten Konzentrationsspitze bildet, nur in der Umgebung der Oberfläche des Elementbereichs geschaffen. Auf diese Weise wird eine Retro-n-Wanne 5 geschaffen, die Konzentrationsspitzen 51, 52, 53a und 53b von Störstellen aufweist. Das Siliziumsubstrat kann einer Wärmebehandlung unterworfen werden, um die Bereiche zu aktivieren, die die Konzentrationsspitzen 51, 52 und 53a aufweisen, bevor Borionen zur Steuerung der Schwellenspannung implantiert werden.

Zuletzt wird auf der Oberfläche des Elementbereichs ein Gate- Oxidfilm 7 geschaffen, nachdem der Oxidfilm 20 entfernt worden ist. Auf dem Gate-Oxidfilm 7 wird durch ein CVD-Verfahren eine Polysiliziumschicht mit z. B. Phosphor als n-Störstellen gebildet. Die Polysiliziumschicht wird durch Photolithographie und reaktive Ionenätzung selektiv entfernt, um eine Gate-Elektrode 8 aus einer n⁺- Polysiliziumschicht zu bilden. Bor- oder Borfluoridionen werden als p-Störstellen unter Verwendung der Gate-Elektrode 8 als Maske in die n-Wanne 5 implantiert. Damit werden p⁺-Störstellenbereiche 9a und 9b geschaffen. Auf diese Weise wird im Bereich der Retro-n-Wanne 5 ein p-Kanal MOS-Transistor 50 mit eingelassenem Kanal gebildet. Obwohl bei der oben beschriebenen Ausführungsform ein p-Kanal MOS- Transistor mit Einzel-Drain-Struktur geschaffen wird, kann ein p- Kanal MOS-Transistor mit einer beliebigen Drain-Struktur gebildet werden.

Die so gebildete n-Wanne 5 und der so geschaffene p-Kanal MOS- Transistor 50 können dieselbe Struktur und Konzentrationsverteilung der Störstellen in Tiefenrichtung aufweisen wie die in Fig. 15 gezeigte Ausführungsform.

Um die in Fig. 1 dargestellte CMOS-Halbleitereinrichtung herzustellen, wird die p-Wanne 6 durch die in den Fig. 27 bis 32 gezeigten Schritte gebildet, wobei der n-Wannenbereich durch einen Photolack abgedeckt ist, während die n-Wanne 5 durch die in den Fig. 34 bis 40 gezeigten Schritte gebildet wird, wobei der p- Wannenbereich durch einen Photolack abgedeckt ist. Die p-Wanne 6 oder die n-Wanne 5 kann zuerst gebildet werden. Nach der Bildung der p-Wanne 6 und der n-Wanne 5 wird der n-Kanal MOS-Transistor 60 im p- Wannenbereich 6 durch den in Fig. 33 gezeigten Schritt geschaffen, wobei der Bereich der n-Wanne 5 mit einem Photolack abgedeckt ist, und der p-Kanal MOS-Transistor 50 im n-Wannenbereich 5 wird durch den in Fig. 41 gezeigten Schritt gebildet, wobei der Bereich der p- Wanne 6 mit einem Photolack abgedeckt ist.

Obwohl bei der oben beschriebenen Ausführungsform ein n- Kanal MOS-Transistor mit Oberflächenkanal und ein p-Kanal MOS- Transistor mit eingelassenem Kanal in den Bereichen einer Retro-p- Wanne bzw. einer Retro-n-Wanne gebildet werden, ist eine solche Retro-Wannenstruktur auch auf die Bildung eines p-Kanal MOS- Transistors mit Oberflächenkanal und eines n-Kanal MOS-Transistors mit eingelassenem Kanal anwendbar.

Im folgenden wird ein Herstellungsverfahren für eine Halbleitereinrichtung nach einer vierten Ausführungsform beschrieben.

Das Herstellungsverfahren für eine Halbleitereinrichtung nach der vierten Ausführungsform zielt auf die Lösung der Probleme der ersten und zweiten Ausführungsformen.

Bei der ersten Ausführungsform wird ein Nitridfilm gebildet, der relativ dick ist, um zu verhindern, daß Ionen bei der Ionenimplantation zur Bildung der ersten Konzentrationsspitze 61 von p-Störstellen in einen Elementbereich eingebracht werden. Wie in Fig. 3 gezeigt ist, wird der Nitridfilm 4 am Randbereich des Isolieroxidfilms 2 angehoben, wenn der Isolieroxidfilm 2 wächst. Das führt wegen einer Gegenwirkung zu einer Verschlechterung des Halbleitersubstrats in der Umgebung des Isolieroxidfilmrandes.

Bei der zweiten Ausführungsform werden Störstellen durch den Oxidfilm 4 in das Substrat implantiert. Daher benötigt der Nitridfilm eine Filmdicke, die gut steuerbar ist.

Die Fig. 42 bis 47 zeigen Teilquerschnitte aufeinanderfolgender Schritte eines Herstellungsverfahrens für den in Fig. 1 dargestellten p-Wannenbereich 6. Im folgenden wird ein Herstellungsverfahren für eine p-Wanne 6 nach der vierten Ausführungsform beschrieben.

Wie in Fig. 42 gezeigt ist, wird zuerst durch thermische Oxidation auf der Oberfläche eines Siliziumsubstrats 1 ein Oxidfilm 20 gebildet. Auf dem Oxidfilm 20 wird durch ein CVD-Verfahren eine Polysiliziumschicht 3 geschaffen. Ferner wird auf der Oberfläche des Polysiliziumfilms 3 durch ein CVD-Verfahren ein Nitridfilm 4 mit einer Dicke von 150,0 nm-300,0 nm gebildet. Der Nitridfilm 4 und der Polysiliziumfilm 3 werden durch Photolithographie und reaktive Ionenätzung selektiv entfernt. Damit liegt die Oberfläche des Oxidfilms 20 in einem Elementisolierbereich frei, während der Nitridfilm 4 und der Polysiliziumfilm 3 in einem Elementbereich zurückbleiben.

Wie in Fig. 43 dargestellt ist, wird der Oxidfilm 20 mit freiliegender Oberfläche thermisch oxidiert, um einen Isolieroxidfilm 2a mit einer ersten Dicke von 50,0 nm-150,0 nm zu schaffen.

Wie in Fig. 44 gezeigt ist, werden Borionen (B⁺) als p- Störstellenionen unter Verwendung des Nitridfilms 4 und des Polysiliziumfilms 3 als Masken in das Siliziumsubstrat 1 implantiert. Die erste Ionenimplantation zur Bildung der Retro- Wannenstruktur wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 30-70 keV ausgeführt. Damit wird ein Störstellenbereich mit einer ersten Konzentrationsspitze 61 von p-Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt) nur in der Umgebung der Bodenfläche des Isolieroxidfilms 2 im Elementisolierbereich gebildet. Dann wird der Isolieroxidfilm 2a thermisch oxidiert, um einen Isolieroxidfilm 2 mit einer zweiten Dicke von 300,0 nm-500,0 nm zu schaffen.

Wie in Fig. 46 gezeigt ist, werden der Nitridfilm 4 und der Polysiliziumfilm 3 entfernt. Weitere Borionen werden in das Siliziumsubstrat 1 implantiert. Die zweite Ionenimplantation wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 500-700 keV ausgeführt. Damit wird ein Störstellenbereich mit einer zweiten Konzentrationsspitze 62 von p-Störstellen (deren Konzentration bis zu 10¹⁸ cm^-3 beträgt) gebildet, die sich vom Elementisolierbereich zum Elementbereich in einem Abschnitt tief im Siliziumsubstrat 1 erstreckt.

Wie in Fig. 47 gezeigt ist, werden Borionen unter Verwendung des Isolieroxidfilms 2 als Maske in das Siliziumsubstrat 1 implantiert. Die dritte Ionenimplantation wird mit einer Dosis von 1,0_*10¹²- 1,0_*10¹³ cm^-2 bei 15-70 keV ausgeführt. Damit wird ein Störstellenbereich mit einer dritten Konzentrationsspitze 63 von p- Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt) nur in der Umgebung der Oberfläche des Elementbereichs gebildet. Auf diese Weise wird eine Retro-p-Wanne 6 geschaffen, die Konzentrationsspitzen 61, 62 und 63 von p-Störstellen aufweist. Das Siliziumsubstrat kann einer Wärmebehandlung unterworfen werden, um die Bereiche zu aktivieren, die die ersten und zweiten Konzentrationsspitzen 61 und 62 von p-Störstellen aufweisen, bevor Borionen zur Bildung des Bereichs mit der Konzentrationsspitze 63 von p-Störstellen zur Steuerung der Schwellenspannung der implantiert werden.

Wie in Fig. 48 gezeigt ist, wird der Oxidfilm 20 dann im Elementbereich entfernt, und es wird ein Gate-Oxidfilm 7 in diesem Bereich geschaffen. Auf dem Gate-Oxidfilm 7 wird durch ein CVD- Verfahren eine Polysiliziumschicht mit z. B. Phosphor als n- Störstellen gebildet. Die Polysiliziumschicht wird durch Photolithographie und reaktive Ionenätzung selektiv entfernt, um eine Gate-Elektrode 8 aus einer n⁺-Polysiliziumschicht zu bilden. Phosphor- oder Arsenionen werden als n-Störstellen unter Verwendung der Gate-Elektrode 8 als Maske in den Bereich der p-Wanne 6 implantiert. Damit werden n⁺-Störstellenbereiche 10a und 10b geschaffen. Auf diese Weise wird im Bereich der p-Wanne 6 ein n- Kanal MOS-Transistor 60 gebildet. Obwohl bei dieser Ausführungsform ein n-Kanal MOS-Transistor mit Einzel-Drain-Struktur geschaffen wird, kann auch ein n-Kanal MOS-Transistor mit LDD-Struktur gebildet werden.

Die Retro-p-Wanne 6 und der n-Kanal MOS-Transistor 60, die oben beschrieben worden sind, können so gebildet sein, daß sie dieselbe Struktur und Konzentration der Störstellen in Tiefenrichtung wie bei der in Fig. 8 gezeigten ersten Ausführungsform aufweisen.

Wie oben beschrieben worden ist, wird entsprechend dem Verfahren zur Bildung einer Retro-Wannenstruktur nach der vierten Ausführungsform der relativ dünne Nitridfilm und das Polysilizium nicht entfernt, nachdem ein erster Isolier- und Trennfilm mit einer ersten Dicke gebildet worden ist, sondern als Maske für die Ionenimplantation benutzt. Anschließend wird der erste Isolier- und Trennfilm in einen zweiten Isolier- und Trennfilm mit einer zweiten Dicke, die größer als die erste Dicke ist, umgewandelt, wodurch verhindert wird, daß das Halbleitersubstrat beim Wachsen des Isolieroxidfilms am Rand des Isolieroxidfilms verschlechtert wird. Ferner ist es nicht notwendig, Ionen in das Substrat durch den Nitridfilm hindurch zu implantieren. Außerdem muß die Dicke des Nitridfilms nicht gesteuert werden. Darüber hinaus kann die Bildung einer Konzentrationsspitze von Störstellen, die bei den bisherigen Verfahren zur Bildung einer Retro-Wannenstruktur unvermeidlicherweise auftritt, vermieden werden. Damit existiert keine Konzentrationsspitze von p- Störstellen, die sich von der ersten Konzentrationsspitze 61 von p- Störstellen in den Elementbereich erstreckt, wie in Fig. 8 gezeigt ist, so daß die Substrateffektkonstante des n-Kanal MOS-Transistors 60, der im Elementbereich gebildet ist, verkleinert werden kann. Folglich schwankt die Schwellenspannung des n-Kanal MOS-Transistors 60 kaum, selbst wenn aufgrund eines Störsignals, das im Substrat erzeugt wird, oder durch eine externe Störung eine Substratvorspannung erzeugt wird.

Die Fig. 49 bis 54 zeigen Teilquerschnitte aufeinanderfolgender Schritte des Herstellungsverfahrens für den n-Wannenbereich 5 und den p-Kanal MOS-Transistor 50 mit eingelassenem Kanal, die in Fig. 1 dargestellt sind. Im folgenden wird das Herstellungsverfahren für eine Retro-n-Wanne nach der vierten Ausführungsform beschrieben.

Wie in Fig. 49 gezeigt ist, wird auf der Oberfläche eines p- Siliziumsubstrats 1 durch thermische Oxidation ein Oxidfilm 20 gebildet. Auf dem Oxidfilm 20 wird durch ein CVD-Verfahren ein Polysiliziumfilm 3 geschaffen. Auf der Oberfläche des Polysiliziumfilms 3 wird durch das CVD-Verfahren ein Nitridfilm 4 mit einer Dicke von 150,0 nm-300,0 nm gebildet. Der Nitridfilm 4 und der Polysiliziumfilm 3 werden durch Photolithographie und reaktive Ionenätzung selektiv entfernt. Damit liegt die Oberfläche des Oxidfilms 20 im Elementisolierbereich frei, während der Nitridfilm 4 und der Polysiliziumfilm 3 im Elementbereich zurückbleiben.

Wie in Fig. 50 dargestellt ist, wird der Oxidfilm 20 unter Verwendung des Nitridfilms 4 und des Polysiliziumfilms 3 als Masken thermisch oxidiert einen Isolieroxidfilm 2 mit einer ersten Dicke von 50,0 nm-150,0 nm zu schaffen.

Wie in Fig. 51 gezeigt ist, werden anschließend Phosphorionen als n- Störstellenionen unter Verwendung des Nitridfilms 4 und des Polysiliziumfilms 3 als Masken in das Siliziumsubstrat 1 implantiert. Diese erste Ionenimplantation wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 90-210 keV ausgeführt. Damit wird ein n- Störstellenbereich mit einer ersten Konzentrationsspitze 51 von n- Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 betragen kann) nur in der Umgebung der Bodenfläche des Isolieroxidfilms 2 geschaffen.

Wie in Fig. 52 dargestellt ist, wird der Isolieroxidfilm 2a in einen Isolieroxidfilm 2 mit einer zweiten Dicke von 300,0 nm-500,0 nm umgewandelt, wobei der Nitridfilm 4 und der Polysiliziumfilm 3 weiter als Masken benutzt werden.

Wie in Fig. 53 gezeigt ist, werden der Nitridfilm 4 und der Polysiliziumfilm 3 anschließend entfernt. Phosphorionen werden zweimal in die gesamte Oberfläche des Siliziumsubstrats 1 implantiert. Diese zweite Ionenimplantation wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 1,0-1,5 MeV ausgeführt. Damit wird ein Störstellenbereich mit einer zweiten Konzentrationsspitze 52 von n- Störstellen (deren Konzentration bis zu etwa 10¹⁸ cm^-3 betragen kann) in einem Bereich tief im Siliziumsubstrat geschaffen, die sich vom Elementisolierbereich bis zum Elementbereich erstreckt. Eine dritte Ionenimplantation wird mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 150-200 keV ausgeführt. Damit wird ein Störstellenbereich mit einer Konzentrationsspitze 53a von n-Störstellen (deren Konzentration bis zu etwa 10¹⁷ cm^-3 betragen kann), die einen Teil der dritten Konzentrationsspitze bildet, in nur einem weniger tiefen Abschnitt des Elementbereichs geschaffen.

Wie in Fig. 54 gezeigt ist, werden ferner Borionen (B⁺) als p- Störstellenionen in das Siliziumsubstrat 1 implantiert. Diese vierte Ionenimplantation wird mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 10-50 keV ausgeführt. Damit wird ein Störstellenbereich mit einer Konzentrationsspitze 53b von p-Störstellen, die einen Teil der dritten Konzentrationsspitze von Störstellen bildet, nur in der Umgebung der Oberfläche des Elementbereichs geschaffen. Auf diese Weise wird eine n-Wanne 5 geschaffen, die Konzentrationsspitzen 51, 52, 53a und 53b von Störstellen aufweist. Das Siliziumsubstrat kann einer Wärmebehandlung unterworfen werden, um die Bereiche zu aktivieren, die die Konzentrationsspitzen 51, 52 und 53a aufweisen, bevor Borionen zur Steuerung der Schwellenspannung implantiert werden.

Zuletzt wird auf der Oberfläche des Elementbereichs ein Gate- Oxidfilm 7 geschaffen, nachdem der Oxidfilm 20 entfernt worden ist, wie in Fig. 55 gezeigt ist. Auf dem Gate-Oxidfilm 7 wird durch ein CVD-Verfahren eine Polysiliziumschicht mit z. B. Phosphor als n- Störstellen gebildet. Die Polysiliziumschicht wird durch Photolithographie und reaktive Ionenätzung selektiv entfernt, um eine Gate-Elektrode 8 aus einer n⁺-Polysiliziumschicht zu bilden. Bor- oder Borfluoridionen werden als p-Störstellen unter Verwendung der Gate-Elektrode 8 als Maske in die n-Wanne 5 implantiert. Damit werden p⁺-Störstellenbereiche 9a und 9b geschaffen. Auf diese Weise wird im Bereich der Retro-n-Wanne 5 ein p-Kanal MOS-Transistor 50 mit eingelassenem Kanal gebildet. Obwohl bei der oben beschriebenen Ausführungsform ein p-Kanal MOS-Transistor mit Einzel-Drain-Struktur geschaffen wird, kann ein p-Kanal MOS-Transistor mit einer beliebigen Drain-Struktur gebildet werden.

Die so gebildete n-Wanne 5 und der so geschaffene p-Kanal MOS- Transistor 50 können dieselbe Struktur und Konzentrationsverteilung der Störstellen in Tiefenrichtung aufweisen wie die in Fig. 15 gezeigte erste Ausführungsform.

Im folgenden wird ein Herstellungsverfahren für eine CMOS- Halbleitereinrichtung nach der oben beschriebenen vierten Ausführungsform beschrieben. Die Fig. 56 bis 61 zeigen Teilquerschnitte aufeinanderfolgender Schritte eines Herstellungsverfahrens für einen Wannenbereich der CMOS- Halbleitereinrichtung.

Wie in Fig. 56 gezeigt ist, wird zuerst durch thermische Oxidation auf der Oberfläche eines Siliziumsubstrats 1 ein Oxidfilm 20 gebildet. Auf dem Oxidfilm 20 wird durch ein CVD-Verfahren eine Polysiliziumschicht 3 geschaffen. Ferner wird auf der Oberfläche des Polysiliziumfilms 3 durch ein CVD-Verfahren ein Nitridfilm 4 mit einer Dicke von 150,0 nm-300,0 nm gebildet. Der Nitridfilm 4 und der Polysiliziumfilm 3 werden durch Photolithographie und reaktive Ionenätzung selektiv entfernt. Damit liegt die Oberfläche des Oxidfilms 20 in einem Elementisolierbereich frei, während der Nitridfilm 4 und der Polysiliziumfilm 3 in einem Elementbereich zurückbleiben.

Wie in Fig. 57 dargestellt ist, wird der Oxidfilm 20 mit freiliegender Oberfläche thermisch oxidiert, um einen Isolieroxidfilm 2a mit einer ersten Dicke von 50,0 nm-150,0 nm zu schaffen.

Wie in Fig. 58 gezeigt ist, wird Photolack 7 nur im n-Wannenbereich gebildet. Anschließend werden Borionen (B⁺) als p-Störstellenionen unter Verwendung des Nitridfilms 4 und des Polysiliziumfilms 3 als Masken in das Siliziumsubstrat 1 implantiert. Die erste Ionenimplantation zur Bildung der Retro-Wannenstruktur wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 30-70 keV ausgeführt. Damit wird ein Störstellenbereich mit einer ersten Konzentrationsspitze 61 von p-Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt) nur in der Umgebung der Bodenfläche des Isolieroxidfilms 2 im Elementisolierbereich gebildet.

Wie in Fig. 59 gezeigt ist, wird der Photolack 7 so entfernt, daß er nur im p-Wannenbereich zurückbleibt. Anschließend werden Phosphorionen (P⁺) als n-Störstellenionen unter Verwendung des Nitridfilms 4 und des Polysiliziumfilms 3 als Masken in das Siliziumsubstrat 1 implantiert. Diese zweite Ionenimplantation wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 90-210 keV ausgeführt. Damit wird ein Störstellenbereich mit einer ersten Konzentrationsspitze 51 von n-Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt) nur in der Umgebung der Bodenfläche des Isolieroxidfilms 2 gebildet.

Nachdem der Photolack 7 entfernt worden ist, wird, wie in Fig. 60 gezeigt ist, der Isolieroxidfilm 2a unter Verwendung des Nitridfilms 4 und des Polysiliziumfilms 3 als Masken weiter thermisch um einen Isolieroxidfilm 2 mit einer zweiten Dicke von 300,0 nm-500,0 nm zu schaffen.

Wie in Fig. 61 gezeigt ist, werden der Nitridfilm 4 und der Polysiliziumfilm 3 entfernt. Erneut wird Photolack 7 nur im n- Wannenbereich gebildet. Anschließend werden Borionen (B⁺) als p- Störstellenionen mit dem Photolack als Maske in das Siliziumsubstrat 1 implantiert. Diese dritte Ionenimplantation wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 500-700 keV ausgeführt. Damit wird ein Störstellenbereich mit einer zweiten Konzentrationsspitze 62 von p- Störstellen (deren Konzentration bis zu 10¹⁸ cm^-3 beträgt) in einem Bereich tief im Siliziumsubstrat 1 gebildet, die sich vom Elementisolierbereich zum Elementbereich erstreckt.

Wie in Fig. 62 gezeigt ist, werden Borionen unter Verwendung des Photolacks 7 als Maske in das Siliziumsubstrat 1 implantiert. Diese vierte Ionenimplantation wird mit einer Dosis von 1,0_*10¹²- 1,0_*10¹³ cm^-2 bei 15-70 keV ausgeführt. Damit wird ein Störstellenbereich mit einer dritten Konzentrationsspitze 63 von p- Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt) nur in der Umgebung der Oberfläche des Elementbereichs gebildet. Auf diese Weise wird eine Retro-p-Wanne 6 geschaffen, die Konzentrationsspitzen 61, 62 und 63 von p-Störstellen aufweist.

Wie in Fig. 63 gezeigt ist, wird der Photolack 7 so entfernt, daß er nur im p-Wannenbereich zurückbleibt. Anschließend werden Phosphorionen unter Verwendung des Photolacks 7 als Maske zweimal in das Siliziumsubstrat 1 implantiert. Diese fünfte Ionenimplantation wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 1,0-1,5 MeV ausgeführt. Damit wird ein Störstellenbereich mit einer zweiten Konzentrationsspitze 52 von n-Störstellen (deren Konzentration bis zu etwa 10¹⁸ cm^-3 betragen kann) in einem Bereich tief im Siliziumsubstrat geschaffen, die sich vom Elementisolierbereich bis zum Elementbereich erstreckt. Ferner wird eine sechste Ionenimplantation wird mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 150-200 keV ausgeführt. Damit wird ein Störstellenbereich mit einer Konzentrationsspitze 53a von n-Störstellen (deren Konzentration bis zu etwa 10¹⁷ cm^-3 betragen kann), die einen Teil der dritten Konzentrationsspitze bildet, in nur einem weniger tiefen Abschnitt des Elementbereichs geschaffen.

Wie in Fig. 64 gezeigt ist, werden Borionen (B⁺) als p- Störstellenionen in das Siliziumsubstrat 1 implantiert. Diese sechste Ionenimplantation wird mit einer Dosis von 1,0_*10¹²- 1,0_*10¹³ cm^-2 bei 10-50 keV ausgeführt. Damit wird ein Störstellenbereich mit einer Konzentrationsspitze 53b von p- Störstellen, die einen Teil der dritten Konzentrationsspitze von Störstellen bildet, nur in der Umgebung der Oberfläche des Elementbereichs geschaffen. Auf diese Weise wird eine n-Wanne 5 geschaffen, die Konzentrationsspitzen 51, 52, 53a und 53b von Störstellen aufweist.

Die oben angeführten Schritte vervollständigen die Schaffung eines Wannenbereichs der CMOS-Halbleitereinrichtung. Anschließend wird im p-Wannenbereich 6 durch den in Fig. 7 gezeigten Schritt ein n-Kanal MOS-Transistor 60 gebildet, wobei der n-Wannenbereich 5 mit Photolack bedeckt ist. Im n-Wannenbereich 5 wird durch den in Fig. 14 gezeigten Schritt ein p-Kanal MOS-Transistor 50 gebildet, wobei der p-Wannenbereich 6 mit Photolack abgedeckt ist. Damit ist die CMOS-Halbleitereinrichtung vervollständigt.

Im folgenden wird ein Herstellungsverfahren für eine Halbleitereinrichtung nach einer fünften Ausführungsform beschrieben.

Die grundlegende Idee des Herstellungsverfahrens besteht darin, daß ein Isolieroxidfilm zwei Arten von Dicken aufweist. Als ein erstes Beispiel wird ein dünner Elementisolieroxidfilm für einen Speicherzellenbereich mit geringer Elementbereichsbreite benutzt. Ein dicker Isolieroxidfilm wird für Bereiche mit einer relativ großen Elementbereichsbreite verwendet, die nicht zu einem Speicherzellenbereich gehören. Mit dem Anstieg der Dicke des Isolieroxidfilms wird auch der Birds-Beak (spitz zulaufender Abschnitt) des Isolieroxidfilms vergrößert. Um die effektive Breite des aktiven Bereichs in einem Elementbereich mit geringer Breite, wie z. B. einem Speicherzellenabschnitt, nach der Bildung eines Isolieroxidfilms zu erhöhen, ist es günstig, die Dicke des Isolieroxidfilms klein zu machen.

Als zweites Beispiel gibt es einen Fall, bei dem die Filmdicke eines Isolieroxidfilms in einem p-Wannenbereich, dem ein negatives Potential zugeführt wird, reduziert wird, und die Filmdicke eines Isolieroxidfilms in jedem der gewachsenen p- und n-Wannenbereiche einer 3-Wannenstruktur vergrößert wird. Eine 3-Wannenstruktur weist z. B. im Fall eines p-Halbleitersubstrats eine n-Wanne (einen p- Kanalbereich, dem ein positives Potential zugeführt wird), eine p- Wanne (einen n-Kanalbereich, der auf Masse liegt) und eine p-Wanne (einen n-Kanalbereich, dem ein negatives Potential zugeführt wird, wobei an die n-Wanne, die die p-Wanne umgibt, ein positives Potential angelegt wird), die von der n-Wanne umgeben ist, auf. Der Grund dafür lautet folgendermaßen. Die Elementisolierfähigkeit der p-Wanne, der ein negatives Potential zugeführt wird, ist größer als das der auf Masse liegenden p- oder n-Wanne. Selbst wenn die Filmdicke des Isolieroxidfilms in dem Bereich, dem ein negatives Potential zugeführt wird, vermindert wird, ist es daher möglich, eine Elementisolierfähigkeit zu erzielen, die nahezu gleich derjenigen des dickeren Isolieroxidfilms in den anderen Bereichen ist.

Im folgenden wird ein Herstellungsverfahren für eine Halbleitereinrichtung nach der fünften Ausführungsform beschrieben. Es wird nur derjenige Abschnitt des Herstellungsverfahrens beschrieben, der einen n-Kanal-Bereich betrifft. Nach diesem Herstellungsverfahren kann eine CMOS- Halbleitereinrichtung in derselben Weise wi 09064 00070 552 001000280000000200012000285910895300040 0002004233236 00004 08945e die oben beschriebene vierte Ausführungsform gebildet werden. Zur Vereinfachung wird im folgenden angenommen, daß ein p-Wannenbereich, der von einer n-Wanne umgeben ist, der ein positives Potential zugeführt wird, und an den ein negatives Potential angelegt wird, als Vbb-Bereich bezeichnet wird. Der Vbb-Bereich weist einen Elementbereich mit geringer Breite auf, der einen Speicherzellenabschnitt umfaßt. Ferner wird angenommen, daß der auf Masse liegende p-Wannenbereich als Vss- Bereich bezeichnet wird und einen Elementbereich mit großer Breite aufweist.

Die Fig. 65 bis 70 zeigen Teilquerschnitte aufeinanderfolgender Schritte eines Herstellungsverfahrens für einen n-Kanalbereich.

Wie in Fig. 65 gezeigt ist, wird zuerst durch thermische Oxidation auf der Oberfläche eines Siliziumsubstrats 1 ein Oxidfilm 20 gebildet. Auf dem Oxidfilm 20 wird durch ein CVD-Verfahren eine Polysiliziumschicht 3 geschaffen. Ferner wird auf der Oberfläche des Polysiliziumfilms 3 durch ein CVD-Verfahren ein Nitridfilm 4 mit einer Dicke von 150,0 nm-300,0 nm gebildet. Der Nitridfilm 4 und der Polysiliziumfilm 3 werden durch Photolithographie und reaktive Ionenätzung selektiv entfernt. Damit liegt die Oberfläche des Oxidfilms 20 in einem Elementisolierbereich des Vss-Abschnitts frei, während der Nitridfilm 4 und der Polysiliziumfilm 3 in den Elementbereichen des Vbb- und Vss-Abschnitts zurückbleiben.

Wie in Fig. 66 dargestellt ist, wird der Oxidfilm 20 mit freiliegender Oberfläche thermisch oxidiert, um einen Isolieroxidfilm 2a mit einer ersten Dicke von 50,0 nm-150,0 nm zu schaffen. Anschließend werden Borionen (B⁺) als p-Störstellenionen unter Verwendung des Nitridfilms 4 und des Polysiliziumfilms 3 als Masken in das Siliziumsubstrat 1 implantiert. Diese erste Ionenimplantation zur Bildung einer Retro-Wanne wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 30-70 keV ausgeführt. Damit wird ein Störstellenbereich mit einer ersten Konzentrationsspitze 61 von p- Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt) nur in der Umgebung der Bodenfläche des Isolieroxidfilms 2 im Vss-Bereich gebildet.

Wie in Fig. 67 dargestellt ist, wird Photolack 7 auf die gesamte Oberfläche des Siliziumsubstrats 1 aufgebracht und ein Photolithographieprozeß wird ausgeführt, um den Photolack 7 nur in den Elementbereichen des Vss- und des Vbb-Abschnitts zurückzulassen. Darüber hinaus werden der Nitridfilm und der Polysiliziumfilm 3 im Elementisolierbereich des Vbb-Abschnitts durch reaktive Ionenätzung unter Verwendung des Photolacks 7 als Maske selektiv entfernt.

Nachdem der Photolack 7 entfernt worden ist, werden, wie in Fig. 68 gezeigt ist, der Isolieroxidfilm 2a und der Oxidfilm 20 unter Verwendung des Nitridfilms 4 als Maske thermisch weiter oxidiert. Damit wird der Oxidfilm 20 im Vbb-Abschnitt in einen Isolieroxidfilm 2a mit der ersten Dicke von 50,0 nm-150,0 nm umzuwandeln. Gleichzeitig wird auch der Isolieroxidfilm 2a im Vss-Bereich thermisch oxidiert, um einen Isolieroxidfilm 2 mit einer zweiten Dicke von 100,0 nm-200,0 nm, die größer als die erste Dicke ist, zu schaffen.

Anschließend werden Borionen (B⁺) als p-Störstellenionen unter Verwendung des Nitridfilms 4, des Polysiliziumfilms 3 und des Isolieroxidfilms 2 des Vss-Abschnitts als Masken in das Siliziumsubstrat 1 implantiert. Diese Ionenimplantation wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 30-70 keV ausgeführt. Damit wird eine Ionenimplantationsschicht zur Elementisolierung 71 nur in einem Bereich direkt unter dem Isolieroxidfilm 2a des Vbb-Abschnitts gebildet.

Wie in Fig. 69 gezeigt ist, wird eine dritte thermische Oxidation ausgeführt, um Isolieroxidfilme 30 und 31 mit einer endgültigen vorbestimmten Dicke im Vbb- und Vss-Abschnitt zu bilden. Zu diesem Zeitpunkt weist der Isolieroxidfilm 30 des Vss-Abschnitts eine größere Dicke als der Isolieroxidfilm 31 des Vbb-Abschnitts auf.

Wie in Fig. 70 gezeigt ist, werden der Nitridfilm 4 und der Polysiliziumfilm 3 entfernt. Weitere Borionen werden zweimal in das Siliziumsubstrat 1 implantiert. Die erste Ionenimplantation wird mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 500-700 keV ausgeführt. Damit wird ein Störstellenbereich mit einer zweiten Konzentrationsspitze 62 von p-Störstellen (deren Konzentration bis zu 10¹⁸ cm^-3 beträgt) in einem Bereich tief im Siliziumsubstrat 1 gebildet, die sich von den aktiven Abschnitten des Elementisolierbereichs zu den Elementbereichen des Vss-Abschnitts und des Vbb-Abschnitts erstreckt.

Darüber hinaus werden Borionen unter Verwendung des Isolieroxidfilms 30 und des Isolieroxidfilms 31 als Masken in das Siliziumsubstrat 1 implantiert. Die Ionenimplantation wird mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 15-70 keV ausgeführt. Damit wird ein Störstellenbereich mit einer dritten Konzentrationsspitze 63 von p- Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt) nur in der Umgebung der Oberfläche der aktiven Bereiche der Vbb- und Vss- Abschnitte gebildet.

Die oben angeführten Schritte vervollständigen die Bildung des n- Kanalbereichs.

Im folgenden wird eine sechste Ausführungsform beschrieben.

Das Verfahren nach der sechsten Ausführungsform führt zu einer Halbleitereinrichtung mit einer vierten Spitzenkonzentration der Störstellen zwischen einer ersten Spitzenkonzentration der Störstellen und einer zweiten Spitzenkonzentration der Störstellen, die sich von einem Elementisolierbereich bis zu einem Elementbereich erstreckt.

Die sechste Ausführungsform betrifft grundlegenderweise dieselben Herstellungsschritte der zweiten Ausführungsform, wie sie in den Fig. 42-47 dargestellt sind. Daher erfolgt nur eine Beschreibung der Herstellungsschritte für die vierte Spitzenkonzentration von Störstellen. Fig. 71 zeigt einen Querschnitt des Bereichs einer p-Wanne 6. Nachdem eine erste Spitzenkonzentration 61 von Störstellen gebildet worden ist, werden weitere Borionen in das Siliziumsubstrat 1 implantiert. Die Ionenimplantation wird mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 90-360 keV ausgeführt. Damit wird ein Störstellenbereich mit einer vierten Konzentrationsspitze 64 von p-Störstellen (deren Konzentration bis zu 10¹⁷ cm^-3 beträgt) in einem Bereich gebildet, der weniger tief als der Bereich der zweiten Konzentrationsspitze 62 im Siliziumsubstrat 1 ist und sich vom Elementisolierbereich zum Elementbereich erstreckt. Anschließend werden dieselben Schritte wie bei der vierten Ausführungsform ausgeführt, um eine Halbleitereinrichtung mit einem n-Kanal MOS-Transistor 60 in der p- Wanne 6 zu bilden, der in Fig. 72 gezeigt ist. Eine n-Wanne und ein p-Kanal MOS-Transistor in n-Wannenbereich können durch dieselben Schritte wie bei der vierten Ausführungsform gebildet werden. Ferner können bei der Herstellung einer CMOS-Halbleitereinrichtung eine p- Wanne und eine n-Wanne in derselben Weise wie bei der fünften Ausführungsform gebildet werden, wie in Fig. 73 dargestellt ist.

Darüber hinaus ermöglicht die bei der fünften Ausführungsform beschriebene Struktur die Bildung einer vierten Konzentrationsspitze 64 von p-Störstellen in einem Bereich, der weniger tief als der Bereich ist, in dem die zweite Konzentrationsspitze 62 von p- Störstellen geschaffen ist, wie in Fig. 74 gezeigt ist.

Wie oben beschrieben worden ist, führt die Bildung einer vierten Konzentrationsspitze von Störstellen wie die Bildung einer ersten Konzentrationsspitze von Störstellen direkt unter dem Isolieroxidfilm zu Schaffung eines Kanalstoppbereiches. Die vierte Konzentrationsspitze von Störstellen wirkt in einem Elementbereich zusätzlich gegen einen Durchgriff.

Claims

1. Halbleitereinrichtung mit

a) einem Halbleitersubstrat (1) mit einer Hauptoberfläche,
b) einem Isolierfilm (2), der so in einem Elementisolierbereich gebildet ist, daß er Elementbereiche in der Hauptoberfläche des Halbleitersubstrates (1) voneinander isoliert, und
c) einem Wannenbereich (5) von einem ersten Leitungstyp, der in der Hauptoberfläche des Halbleitersubstrates (1) für einen MOS-Transistor (50) gebildet ist und Störstellenkonzentratio nen von dem ersten Leitungstyp aufweist, die von der Haupt oberfläche des Halbleitersubstrates (1) in Tiefenrichtung an geordnet sind,
d) wobei die Störstellenkonzentrationsverteilung
d1) eine erste Konzentrationsspitze (51) von Störstellen, die nur in der Umgebung der Bodenfläche des Isolierfilmes (2) im Ele mentisolierbereich gebildet ist,
d2) eine zweite Konzentrationsspitze (52) von Störstellen, die sich vom Elementisolierbereich bis zum Elementbereich an einer Stelle in einem Abstand von der Bodenfläche des Isolierfilmes (2) und der Hauptoberfläche des Halbleitersubstrates (1) erstreckt,
d3) eine dritte Konzentrationsspitze (53a) von Störstellen, die nur in einem im Vergleich zur zweiten Konzentrationsspitze (52) weniger tiefen Bereich des Elementbereiches gebildet ist, aufweist,
e) wobei eine vierte Konzentrationsspitze (53b) von Störstellen mit einem zweiten Leitungstyp entgegengesetzt zu dem ersten Leitungstyp in der Umgebung der Oberfläche des Elementberei ches vorgesehen ist, und
f) wobei
f1) die erste Konzentrationsspitze (51) als Kanalstopbereich dient,
f2) die zweite Konzentrationsspitze (52) als Latch-up-Effekt- Verhinderungsmittel dient,
f3) die dritte Konzentrationsspitze (53a) als Durchgriffsverhin derungsmittel dient und
f4) die vierte Konzentrationsspitze (53b) als Schwellenspan nungseinstellmittel des MOS-Transistors (50) dient.

2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Störstellenkonzentration der ersten Konzentrationsspitze (51) nicht mehr als 10¹⁷ cm^-3 beträgt.

3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Störstellenkonzentration der zweiten Konzentrationsspitze (52) nicht mehr als 10¹⁸ cm^-3 beträgt.

4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Störstellenkonzentration der dritten Konzentrationsspitze (53a) nicht mehr als 10¹⁷ cm^-3 beträgt.

5. Herstellungsverfahren für die Halbleitereinrichtung nach An spruch 1, gekennzeichnet durch die Abfolge der Schritte:

- Bilden des Isolierfilms (2) mit einer ersten Dicke,
- Bilden eines ersten Störstellenbereichs mit der ersten Konzen trationsspitze (51) durch selektives Implantieren von Stör stellen in das Halbleitersubstrat (1) von oberhalb der Haupt oberfläche des Halbleitersubstrats (1) durch den Isolierfilm (2),
- Bilden eines zweiten Störstellenbereichs mit der zweiten Kon zentrationsspitze (52) durch selektives Implantieren von Stör stellen in das Halbleitersubstrat (1) von oberhalb der Haupt oberfläche des Halbleitersubstrats (1),
- Bilden eines dritten Störstellenbereichs mit der dritten Kon zentrationsspitze (53a) durch selektives Implantieren von Störstellen in den Elementbereich von oberhalb der Hauptober fläche des Halbleitersubstrats, und
- Bilden eines vierten Störstellenbereichs mit der vierten Kon zentrationsspitze (53b) durch selektives Implantieren von Störstellen in den Elementbereich von oberhalb der Hauptober fläche des Halbleitersubstrates (1).

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Schritt der Bildung des ersten Störstellenbereichs mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 90-180 keV ausgeführt wird.

7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der Schritt der Bildung des zweiten Störstellenbereichs mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 500-700 keV ausgeführt wird.

8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß der Schritt der Bildung des dritten Störstellenbereichs mit einer Dosis von 1,0_*10¹¹-1,0_*10¹³ cm^-2 bei 15-70 keV ausgeführt wird.

9. Herstellungsverfahren für die Halbleitereinrichtung nach An spruch 1, gekennzeichnet durch die Abfolge der Schritte:

- Bilden des Isolierfilms (2) mit einer ersten Dicke,
- gleichzeitiges Bilden eines ersten Störstellenbereichs mit der ersten Konzentrationsspitze (51) und eines dritten Störstel lenbereichs mit der dritten Konzentrationsspitze (53a) durch Implantieren von Störstellen in das Halbleitersubstrat (1) von oberhalb der Hauptoberfläche des Halbleitersubstrats (1),
- Bilden eines zweiten Störstellenbereichs mit der zweiten Kon zentrationsspitze (52) durch Implantieren von Störstellen in das Halbleitersubstrat (1) von oberhalb der Hauptoberfläche des Halbleitersubstrats (1), und
- Bilden eines vierten Störstellenbereichs mit der vierten Kon zentrationsspitze (53b) durch selektives Implantieren von Stör stellen in den Elementbereich von oberhalb der Hauptoberfläche des Halbleitersubstrats (1).

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Schritt der gleichzeitigen Bil dung des ersten Störstellenbereichs und des dritten Störstellen bereichs mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 90-180 keV ausgeführt wird.

11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß der Schritt der Bildung des zweiten Störstellenbereichs mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 500-700 keV ausgeführt wird.

12. Herstellungsverfahren für die Halbleitereinrichtung nach Anspruch 1, gekennzeichnet durch die Abfolge der Schritte:

- Bilden des Isolierfilms (2) mit einer ersten Dicke,
- Bilden eines weiteren Störstellenbereichs mit einer weiteren Konzentrationsspitze (51a, 51b), der sich vom Elementisolier bereich zum Elementbereich erstreckt, an einer ersten Position in der Umgebung der Bodenfläche des Isolierfilms (2) und in einer Entfernung von der Hauptoberfläche des Halbleitersub strats (1) durch Implantieren von Störstellen des ersten Leit fähigkeitstyps in das Halbleitersubstrat (1) von oberhalb des Halbleitersubstrats (1) und durch den Isolierfilm (2),
- Bilden eines zweiten Störstellenbereichs mit der zweiten Kon zentrationsspitze (52, 62), die sich vom Elementisolierbereich bis zum Elementbereich an einer zweiten Position erstreckt, an einer tieferen Stelle als die erste Position durch selektives Implantieren von Störstellen des ersten Leitfähigkeitstyps in das Halbleitersubstrat (1) von oberhalb der Hauptoberfläche des Halbleitersubstrats (1),
- Aufrechterhalten eines ersten Störstellenbereichs mit der ersten Konzentrationsspitze (51) nur in der Umgebung der Boden fläche des Isolierfilms (2) durch selektives Implantieren von Störstellen des zweiten Leitfähigkeitstyps in den Elementbe reich von oberhalb der Hauptoberfläche des Halbleitersubstrats (1),
- Bilden eines dritten Störstellenbereichs mit der dritten Kon zentrationsspitze (53a) durch selektives Implantieren von Störstellen des ersten Leitfähigkeitstyps in den Elementbereich von oberhalb der Hauptoberfläche des Halbleitersubstrats (1), und
- Bilden eines vierten Störstellenbereichs mit der vierten Kon zentrationsspitze (53b) durch selektives Implantieren von Störstellen in den Elementbereich von oberhalb der Hauptober fläche des Halbleitersubstrats (1).

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Schritt der Bildung des weiteren Störstellenbereichs mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 90-180 keV ausgeführt wird.

14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß der Schritt der Bildung des zweiten Störstellenbereichs mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 500-700 keV ausgeführt wird.

15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß der Schritt des Aufrechterhaltens des ersten Störstellenbereichs mit einer Dosis von 1,0_*10¹²- 1,0_*10¹³ cm^-2 bei 200-250 keV ausgeführt wird.

16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß der Schritt der Bildung des dritten Störstellenbereichs mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 10-70 keV ausgeführt wird.

17. Herstellungsverfahren für eine Halbleitereinrichtung nach Anspruch 1, gekennzeichnet durch die Abfolge der Schritte:

- Bilden eines weiteren Isolierfilms (2a) mit einer zweiten Dicke in einem Elementisolierbereich,
- Bilden eines ersten Störstellenbereichs mit der ersten Konzen trationsspitze (51) durch selektives Implantieren von Stör stellen in das Halbleitersubstrat (1) von oberhalb der Haupt oberfläche des Halbleitersubstrats (1) durch den weiteren Iso lierfilm (2a),
- Bilden des Isolierfilms (2) mit einer dritten Dicke größer als die zweite Dicke durch Behandeln des weiteren Isolierfilms (2a),
- Bilden eines zweiten Störstellenbereichs mit der zweiten Kon zentrationsspitze (52) durch Implantieren von Störstellen in das Halbleitersubstrat (1) von oberhalb der Hauptoberfläche des Halbleitersubstrats (1),
- Bilden eines dritten Störstellenbereichs mit der dritten Kon zentrationsspitze (53a) durch selektives Implantieren von Störstellen in den Elementbereich von oberhalb der Hauptober fläche des Halbleitersubstrats (1), und
- Bilden eines vierten Störstellenbereichs mit der vierten Kon zentrationsspitze (53b) durch selektives Implantieren von Störstellen in den Elementbereich von oberhalb der Hauptober fläche des Halbleitersubstrats (1).

18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß der Schritt der Bildung des weiteren Isolierfilms (2a) einen Isolieroxidfilm mit einer Dicke von 50,0 nm-150,0 nm durch thermische Oxidation bildet.

19. Verfahren nach Anspruch 17 oder 18, dadurch gekennzeichnet, daß der Schritt der Bildung des ersten Störstellenbereichs mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 30-70 keV ausgeführt wird.

20. Verfahren nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, daß der Schritt der Bildung des Isolier films (2) einen Isolieroxidfilm mit einer Dicke von 300,0 nm- 500,0 nm durch weitere thermische Oxidation des weiteren Isolier films (2a) bildet.

21. Verfahren nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, daß der Schritt der Bildung des zweiten Störstellenbereichs mit einer Dosis von 1,0_*10¹³-1,0_*10¹⁴ cm^-2 bei 500-700 keV ausgeführt wird.

22. Verfahren nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, daß der Schritt der Bildung des dritten Störstellenbereichs mit einer Dosis von 1,0_*10¹²-1,0_*10¹³ cm^-2 bei 15-70 keV ausgeführt wird.