DE2923995A1 - Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie - Google Patents

Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie

Info

Publication number
DE2923995A1
DE2923995A1 DE19792923995 DE2923995A DE2923995A1 DE 2923995 A1 DE2923995 A1 DE 2923995A1 DE 19792923995 DE19792923995 DE 19792923995 DE 2923995 A DE2923995 A DE 2923995A DE 2923995 A1 DE2923995 A1 DE 2923995A1
Authority
DE
Germany
Prior art keywords
layer
silicon
areas
gate
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792923995
Other languages
English (en)
Other versions
DE2923995C2 (de
Inventor
Erwin Dr Jacobs
Ulrich Dr Schwabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2923995A priority Critical patent/DE2923995C2/de
Priority to US06/154,316 priority patent/US4306353A/en
Priority to GB8018218A priority patent/GB2053565B/en
Priority to FR8012613A priority patent/FR2458902A1/fr
Priority to CA000353871A priority patent/CA1141868A/en
Priority to JP7959980A priority patent/JPS562652A/ja
Publication of DE2923995A1 publication Critical patent/DE2923995A1/de
Application granted granted Critical
Publication of DE2923995C2 publication Critical patent/DE2923995C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT Unser Zeichen
Berlin und München VPA _Λ
79 P 7 O 7 9 BRD
Verfahren zum Herstellen von integrierten MOS-Schaltungen mit und ohne MNOS-Speichertransistoren in Silizium-Gate-Technologie
Die vorliegende Patentanmeldung betrifft ein Verfahren zum Herstellen von integrierten MOS-Schaltungen mit und ohne MNOS-Speichertransistoren in Silizium-Gate-Technologie mit überlappenden Kontakten unter Verwendung einer Siliziumnitridmaskierung.
Bei der Herstellung hochintegrierter Halbleiterschaltungen besteht eine der wichtigsten Aufgaben darin, unter Zugrundelegung einer minimalen beherrschbaren Strukturgröße möglichst viele Komponenten (z.B. Transistoren) bzw. Funktionseinheiten pro Flächeneinheit unterzubringen. Besonders störend sind dabei die inaktiven Bereiche der Schaltung, das heißt, diejenigen Bereiche, die nicht direkt zur Schaltungsfunktion beitragen. Hierzu gehören die nicht nutzbaren Bereiche an der Peripherie von Kontaktlöchern. Diese inaktiven Bereiche sind durch so-
Edt 1 Kow / 11.6.1979
030051/0387
^ 79 P7 079 BRO
genannte Sicherheitsabstände bedingt. Zur Herstellung von MQS-Bauelementen wird heute bevorzugt die PolySilizium-Technologie eingesetzt. Bei dieser Technologie werden die Gate-Elektroden von Feldeffekttransistoren sowie Leiterbahnen zum Anschluß solcher Elektroden aus Poly-Silizium gebildet. Die wesentlichen Vorteile dieser Technologie bestehen gegenüber einer Technik, bei der diese Elektroden und Leiterbahnen aus Aluminium bestehen» darin, daß die störenden Gate-Source- und Gate-Drain-Überlappungskapazitäten sehr klein gehalten werden können und, daß in Gestalt des Poly-Silizium eine zusätzliche "Leiterbahn-"Ebene vorhanden ist.
Bei der n-Kanal- und auch bei der p-Kanal-Silizium- bzw. Doppel-Silizium-Gate-Technik müssen Kontaktlöcher in SiOp-Schic hten sowohl auf η - bzw. ρ -dotierten, einkristallinen, als auch auf η - bzw. ρ -dotierten, polykristallinen Siliziumbereichen erzeugt werden. Dabei muß verhindert werden, daß ein Kontaktloch mit einem Teil
20' seiner Fläche über den su kontaktierenden Bereich übersteht, da andernfalls die Gefahr bestehen würde, daß die über dem Kontaktloch anzubringende metallische Leitbahn einen Kurzschluß zu einem benachbarten p- bzw. n-dotierten Bereich des eifikr ist allinen Silizium-Grundkörpers verursacht."Im Falle eines Überstehens des Kontaktloches über eine Poly-Silizium-Struktur besteht außerdem die Gefahr, daß infolge einer Unterätzung des SiO2 unter die Poly-Silizium-Struktur ein Überhang der Poly-Silizium-Struktur erzeugt wird, der zu einer Unterbrechung der darüber liegenden Leitbahn führen kann.
Um ein Überstehen von Kontaktlöchern über die zu kontaktierenden Bereiche zu verhindern, müssen sogenannte Sicherheitsabstände zwischen den Kanten des Kontaktlochs einerseits und den Kanten der dotierten Siliziumbereiche
030OS1/0387
79 P 7 O 7 9 BRO -#-
andererseits vorgesehen werden. Diese Sicherheitsabstände sind deshalb erforderlich, weil der Abstand zwischen zwei Strukturkanten aus zwei verschiedenen Strukturebenen nicht beliebig genau, sondern nur mit einer bestimmten Toleranz, die beim heutigen Stand der Technik etwa + 2 /um beträgt, eingehalten werden kann.
In der Literatur findet man verschiedene Vorschläge, um die beschriebenen Sicherheitsabstände an der Peripherie von Kontaktlöchern überflüssig zu machen.
In der DT-OS 27 23 374 ist ein Verfahren beschrieben, bei dem mit Hilfe von Nitridschichten unter Ausnutzung ihrer oxidationshemmenden, sowie Ätzstop-Wirkung Kontaktlöcher zugelassen sind, deren Grundfläche über die zu kontaktierenden Poly-Silizium-Bereiche hinausragt. Allerdings benötigt dieses Verfahren eine zusätzliche Kontaktlochmaske; an der Peripherie der Kontaktlöcher zwischen den einkristallinen n+- bzw, p+-dotierten Bereichen und den metallischen Leitbahnen müssen nach wie vor Sicherheitsabstände vorgesehen werden und die Kontaktlochböschungen sind sehr steil oder sogar überhängend.
Nach einem weiteren Vorschlag (V.L. Rideout, J.J. Walker, A. Cramer: "A one-device memory cell using a single layer of polysilicon and a self-registering metal-to-polysilicon contact;, International Electron Devices Meeting, Technical Digest, Washington, USA, Dec. 1977, p. 258) wird die Poly-Silizium-Schicht an denjenigen Stellen, an denen Kontaktlöcher entstehen sollen, mit einer Doppelschicht aus Siliziumdioxid und Siliziumnitrid bedeckt, während die übrigen Teile der gewünschten Poly.-Silizium-Strukturen mit einer Siliziumdioxidschicht maskiert werden. Die nicht bedeckten Teile der Poly-Silizium-Schicht werden weggeätzt. Auch dieser Vorschlag weist die Nachteile desjin der
030051/0387
-^ 79 P 7 07 9 BRO
DT-OS 27 23 374 geschilderten Verfahrens auf, mit dem Unterschied, daß die Böschungen der Poly-Silizium-Strukturen (und nicht der Kontaktlöcher) überhängend sein können.
5
Ein weiteres Verfahren wurde in einem Bericht von W. G. Oldham, M. Tormey: "Improved integrated circuit contact geometry using local oxidation", Elektrochemical Society Spring Meeting, Seattle, USA, May 1978, p. 690 vorgeschlagen. Hier wird die oxidatiohshemmende Siliziumnitridschicht nach der Ätzung der Poly-Silizium-Schiht aufgebracht. Diese Nitridschicht wird so geätzt, daß sie nur dort, wo Kontaktlöcher entstehen sollen, stehenbleibt. Nachteilig an diesem Verfahren ist, daß die Böschungen der Poly-Silizium-Strukturen überhängend sein können und daß bei kontaktlöchern, die ganz oder teilweise auf Gatebereichen angeordnet sind, die oben beschriebenen Sicherheitsabstände zu den Poly-Siliziumkanten erforderlich sind.
Ein Verfahren, welches die Sicherheitsabstände an der Peripherie der Kontaktlöcher zwischen einkristallinen n+-dotierten Bereichen und metallischen .Leitbahnen zu verringern gestattet, bzw. überflüssig macht, ist aus der DT-OS 25 09 315 bekannt. Bei diesem Verfahren bringt man nach der Kontaktlochätzung Dotierstoff (Phosphor oder Arsen) in die Kontaktlöcher ein. Damit verhindert man bei überstehenden Kontaktlöchern einen Kurzschluß von den einkristallinen n+-Bereichen zu den benachbarten p-dotierten Bereichen. Die Sicherheitsabstände an der Peripherie der Kontaktlöcher zu den Poly-Silizium-Strukturen sind aber bei diesem Verfahren nach wie vor erforderlich.
Die Aufgabe, die der vorliegenden Erfindung zugrunde-
030051/0387
79P7079BRO
liegt, besteht in der Herstellung einer MOS-Schaltung in Silizium-Gate-Technologie, bei der
1. die genannten Sicherheitsabstände überflüssig sind und daher eine große Packungsdichte der Schaltkreise pro Flächeneinheit möglich ist,
2. die Kurzschlüsse zwischen den über dem Kontaktloch anzubringenden metallischer Leitbahnen und den dazu benachbarten, im Siliziumsubstrat erzeugten dotierten Bereichen vermieden werden,
3. die Oberfläche der Halbleiterschaltung möglichst eben ist und keine steilen Stufen aufweist und
4. gleichzeitig MOS-Transistoren wie auch MNOS-Speichertransistor en hergestellt werden.
Diese Aufgabe wird durch ein Verfahren der eingangs genannten Art dadurch gelöst, daß erfindungsgemäß nach der Herstellung der strukturierten SiO2~Schichten auf einem p- oder η-dotierten Halbleitersubstrat zur Trennung der aktiven Transistorbereiche nach dem sog. LOCOS- oder Isoplanarverfahren ganzflächig eine Silizium-Nitrid-Schicht abgeschieden und dann so strukturiert wird, daß die Bereiche freigelegt werden, in denen Gate-Oxid erzeugt wird und daß diese Silizium-Nitrid-Schicht bei der Gate-Oxidation oberflächlich in eine Oxinitridschicht übergeführt wird.
In einer Weiterbildung des Erfindungsgedankens ist vorgesehen, eine Kanal-Ionenimplantation durch die ganzflächig aufgebrachte Silizium-Nitrid-Schicht durchzuführen.
Besondere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen. So werden gemäß einem Ausführungsbeispiel nach der Lehre der Erfindung zur Herstellung vqn integrierten η-Kanal- bzw. p-Kanal-MOS-Schaltungen
030051/0387
- 79 P7 079 BRQ
mit MNOS-Speichertransistören folgende Verfahrensschritte durchgeführt:
a) Herstellen von strukturierten SiC^-Schichten auf einem p- oder η-dotierten Halbleitersubstrat zur Trennung der aktiven Transistorbereiche nach dem sog. LOCOS- oder Isoplanarverfahren,
b) Erzeugen einer ganzflächigen SiOp-Schicht (Tunneloxid),
c) Abscheidung einer ganzflächigen Silizium-Nitrid-Schicht,
d) Durchführung der Kanalionenimplantation,
e) Ätzung der Silizium-Nitrid-Schüit zur Erzeugung bedeckter Substratbereiche,
f) Durchführung der Gateoxidation durch Aufoxidieren der freien p- bzw. n-Subbstratoberflachen, dabei gleichzeitig Aufoxidation der Silizium-Nitrid-Schicht zu Oxinitrid,
g) Herstellung einer ganzflächigen n+- bzw. p+-dotierten Poly-Silizium-Schicht und Strukturierung der Poly-Silizium-Schicht,
h) Durchführung einer Ionenimplantation zur Erzeugung einkristalliner n+- bzw. p+-dotierter Source- und Drain-Bereiche in p--bzw.. η-dotierten Siliziumsubstrat, i) Aufoxidation der Poly-Siliziumschicht in eine SiO2-
Schicht, '■_-".
j) Erzeugung einer ganzflächigen SiO2-Schicht (Zwischenoxid),
k) Ätzung der Kontaktlöcher zur Ausbildung von Kontakten zwischen einkristallinen n+- bzw. p+-dotierten Berichen^ Poly-Siliziumbereichen und metallischen Leitbahnen und
1) Herstellen des metallischen Leitbahnmusters.
In analoger Weise wie für den Si-Gate-Prozeß beschrieben, kann auch ein Doppel-Si-Gäte-Prozeß (Si -Gate-Prozeß) nach dem erfindungsgemäßen Verfahren angewandt werden. In diesem Fall wurden beim Verfahrensschritt e) auch die Gate-
030051/0387
79P7Q7 9BRD
Gebiete der Poly-Silizium-2-Transistören geöffnet werden und nach dem Verfahrensschritt i) in an sich bekannter Weise die Poly-Silizium-2-Schicht erzeugt werden. Der Schritt h) würde dann nach der Strukturierung der PoIy-Si2-Schicht unmittelbar vor der Erzeugung des Zwischenoxids (Schritt j)) durchgeführt werden.
Gegenüber dem bekannten Silizium-Gate-Prozeß wird durch das erfindungsgemäße Verfahren die Möglichkeit gegeben, selbstjustierende, überlappende Kontakte mit übergroßem Kontaktloch zu verwenden. Die Silizium-Nitrid-Schicht wirkt bei der Ätzung des Zwischenoxids als Ätzstop; dadurch werden bei den Poly-Silizium-Kontakten unerwünschte ühterätzungen des Poly-Silizium vermieden. Außerdem wird bei den Source- und Drain-Kontakten infolge des Ätzstops beim Öffnen der Kontaktlöcher ein Aufreißen an der Dickoxidkante unmöglich gemacht und dadurch ein Metall-SubstEut-Kurzschluß vermieden. Besonders ist zu beachten, daß der Kontakt zwischen PoIy-Si und n*- bzw. p+-diffundiertem Gebiet platzmäßig kleiner ist als der technologisch schwierig realisierbare Buried-Kontakt, welcher außerdem noch eine zusätzliche Maske erfordert. Durch die überlappenden Kontakte wird eine wesentliche Erhöhung der Packungs- bzw. Integrationsdichte erreicht. Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens liegt ferner darin, daß MOS-Transistoren wie ai.ch MNOS-Speichertransistoren gleichzeitig hergestellt werden können.
Weitere Einzelheiten und Vorteile der Erfindung werden an Hand eines Ausführungsbeispiels in Form der Anwendung der Erfindung auf n-Kanal-MOS-Technik und der Figuren 1 bis 6 noch näher beschrieben. Die Figuren 7 bis 12 zeigen Abbildungen im Maßstab 2000:1, aus denen die wesentliche Platzeinsparung durch überlappende Kontakte gegenüber den
0300S1/0387
_^_ 79 P 7 O 7 9 BRQ
herkömmlichen Anordnungen ersichtlich ist. Dabei zeigen die Figuren 7, 9 und 11 die aus dem Stand der Technik bekannten Kontakte und die Figuren 8, 10 und 12 die nach dem ' Verfahren nach der Lehre der Erfindung hergestellten überläppenden Kontakte für verschiedene Kontaktbereiche.
Der Prozeßverlauf für einen Silizium-Gate-Prozeß in n-Kanal-MOS-Technik mit Siliziumnitrid-Isolatorschicht und überlappenden Kontakten wird beispielsweise wie folgt durchgeführt:
a) Herstellen von strukturierten SiOp-Schichten 1 (sog. Feldoxidbereiche ca. 0,7 /um dick) auf einem p-dotierten (2 bis 20-D.cm) Halbleitersubstrat 2 aus ^100>orientierten Silizium nach Aufbringen einer strukturierten Nitridschicht und Durchführung einer Feldionenimplantation. Zum Abschluß dieses sog» LOCOS-Prozesses wird die Nitridschicht entfernt. (Die einzelnen LOCOS-Prozeßschritte sind in den Figuren nicht dargestellt).
b) Unter Hinweis auf Figur 1 wird nun ganzflächig auf den mit den strukturierten SiO-^-Schichten 1 versehenen Siliziumsubstiat 2 eine als Tunneloxid 3 wirkende SiOp-Schicht in einer Schichtstärke von ca. 3 mn er;-:.-ugt.
c) Dann wird, wie aus Figur 1 zu entnehmen ist, ganzflächig eine Siliziumnitrid-Schicht 4 in einer Schichtdicke von 25 bis 40 nm abgeschieden und
d) eine Kanalionenimplantation mit Bor (S. Pfeile 5) durchgeführt.
e) Wie aus Figur 2 zu entnehmen ist, wird die Silizium-
nitrid-Schicht 4 zur Erzeugung nitridbedeckter Substratbereiche einem Ätzprozeß unterworfen, wodurch die Gate-Gebiete der Poly-Silizium-Transistoren geöffne t werden. Mit der strichpunktierten Linie ist die Kanaldotierung (Enhancement-Implantation) angezeigt.
f) Bei der in Figur 3 dargestellten Gate-Oxidation wer-
0300 51/0387
-#. 79 P 7 O 7 9 BRD
den durch Aufoxidieren der freien p-dotierten Substratoberflächen 2 das Gateoxid 6 in 50 mn Schichtstärke erzeugt; dabei wird gleichzeitig die Siliziumnitrid-Schicht 4 oberflächlich in eine Oxinitrid-Schicht 7 (ca. 10 mn dick) übergeführt.
g) Aus Figur 4 ist die Abscheidung einer 500 nm dicken n+-dotierten Poly-Silizium-Schicht 8 nach dem CVD-Verfahren (= Chemical-Vapor-Deposition) und ihre Strukturierung sowie
h) die Durchführung einer Arsen-Ionenimplantation (Pfeile 9) zur Erzeugung einkristalliner n+-dotierter Source- und Drainbereiche (10 (s. Figur 5) im p-dotierten Siliziumsubstrat 2 ersichtlich.
i) Dann erfolgt, wie Figur 5 zu entnehmen ist, eine Aufoxidation der Poly-Silizium-Schicht 8 im Bereich 11 und die ganzflächige Abscheidung der als Zwischenoxid wirkenden 500 nm dicken Siliziumoxidschicht 12 im CVD-Verfahren.
k) In Figur 6 ist die Herstellung der Kontaktlöcher zur Ausbildung von Kontakten zwischen den einkristallinen n+-Bereichen 10 bzw. den Poly-Silizium-Bereichen 8 und den metallischen Leitbahnen (13) sowie die Herstellung des metallischen Leitbahnenmusters 13 dargestellt.
Wie aus der Figur 6 zu entnehmen ist, hat bei der Ätzung des Zwischenoxids 12 die Siliziumnitridschicht 4 als Ätzstop gewirkt, so daß keine Unterätzungen stattgefunden haben. Oxidätzung (Tunneloxid 3) bei der Herstellung der Kontaktlöcher ist nur bei der Prozeßführung mit NMOS-Speichertransistoren erforderlich.
Zum Abschluß wird die Anordnung noch in bekannter Weise mit einer Schutzschicht versehen. Dieser Verfahrensschritt ist in der Zeichnung nicht dargestellt.
In den Figuren 7 und 8 werden in Aufsicht und im Maßstab
030051/0387
-yö- » ;Ρ 7 Ό 7 9 BRD
2000 : 1 die herkömmlichen Kontakte bezüglich ihres Platzbedarfs mit den selbstjustierenden, überlappenden Kontakten im Gate-Bereich verglichen. Mit der Linie 14 wird die Nitridmaske angedeutet. Ansonsten gelten die gleichen Be-' 5 zugszeichen wie bei den Figuren 1 bis 6. Der schraffierte Bereich 15 zeigt das Kontaktloch an.
Die Figuren 9 und 10 zeigen in Aufsicht ebenfalls im Maßstab 2000 : 1 einen Vergleich herkömmlicher Kontakte mit selbstjustierenden überlappenden Kontakten: Source-, Drain- und Gatekontakte. Es gelten auch hier die gleichen Bezugszeichen wie in den übrigen Figuren.
Die Figuren 11 und 12 zeigen einen Vergleich von Kontakten zwischen Poly-Silizium und n+-diffundiertem Gebiet, wobei die Figur 11 einen buried-Kontakt, für welchen ein zusätzlicher Maskenschritt erforderlich ist, darstellt, während die Figur 12 einen überlappenden Kontakt nach der Lehre der Erfindung abbildet. Auch hier gelten die gleichen Bezugszeichen wie in den übrigen Figuren.
12 Figuren
5 Patentansprüche
030051/0387
Leerseite

Claims (5)

  1. 79 P 7 O 7 9 8RO
    Patentansprüche
    MJ
    MJ Verfahren zum Herstellen von integrierten MOS-Schaltungen mit und ohne MNOS-Speichertransistören in Silizium-Gate-Technologie mit überlappenden Kontakten unter Verwendung einer Silizium-Nitridmaskierung, dadurch gekennzeichnet , daß nach der Herstellung der strukturierten SiO^-Schichten (1) auf einem p- oder ndötierten Halbleitersubstrat (2) zur Trennung der aktiven Transistorbereiche nach dem sog. IiOCOS- oder Isoplanarverfahren ganzflächig eine Siliziumnitridschicht (4) abgeschieden und dann so strukturiert wird, daß die Bereiche freigelegt werden, in denen Gate-Oxid (6) erzeugt wird und daß diese Silizium-Nitridschicht (4) bei der Gate-Oxidation oberflächlich in eine Oxinitridschicht (7) übergeführt wird. (Fig. 3)
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Kanal-Ionenimplantation (5) durch die ganzflächig aufgebrachte Silizium-Nitridschicht (4) durchgeführt wird. (Fig. 1)
  3. 3. Verfahren zum Herstellen von integrierten n-Kanal- bzw. p-Kanal-MOS-Schaltungen mit MNOS-Speichertransistoren nach Anspruch 1, g e k e η η ze i ohne t durch folgende Verfahrensschritte:
    a) Herstellen von strukturierten SiOp-Schichten (1) auf einem p- oder η-dotierten Halbleitersubstrat (2) zur Trennung der aktiven Transistorbereiche nach dem sog.
    LOCOS- oder Isoplanarverfahren (Fig. 1),
    b) Erzeugen einer ganzflächigen SiOp-Schicht (~3) (Tunneloxid) (Fig. 1),
    c) Abscheidung einer ganzflächigen Silizium-Nitridschicht (4) (Fig. 1), ■
    d) Durchführung der Kanal-Ionenimplantation (5) (Fig. 1),
    0300S1/038?
    e) Ätzung der Silizium-Nitridschicht (4) zur Erzeugung nitridbedeckter Substratbereiche (Fig. 2),
    f) Durchführung der Gate-Oxidation (6) durch Aufoxidieren der freien n- bzw. p-Substratoberflächen, dabei gleichzeitig Aufoxidation der Siliziumnitridschicht (4) zu Oxinitrid (7) (Fig. 3),
    g) Abscheidung einer■ganzflächigen n+-bzw. p+-dotierten Poly-Silizium-Schicht (8) und Strukturierung der PoIy-Silizium-Schicht (Fig. 4),
    h) Durchführung einer Ionenimplantation (9) zur Erzeugung einkristalliner n+- bzw. p+-dotierter Source- und Drain-Bereiche (10) im p- bzw. η-dotierten Siliziumsubstrat (2) (Fig. 4, 5),
    i) Auf oxidation der Poly-Silizium-Schicht (8) in eine SiO2-Schicht (11) (Fig. 5),
    J) Erzeugung einer ganzflächigen SiOp-Schicht (Zwischen-
    .oxid (12) (Fig. 5),
    k) Ätzung der Kontaktlöcher zur Ausbildung von Kontakten zwischen einkristallinen n+- bzw. p+-dotierten Bereichen (10) und Poly-Siliziumbereichen (8) bzw. metallischen Leitbahnen (13) und
    1) Herstellen des metallischen Leitbahnmusters (13) (Fig. 6).
  4. 4. Verfahren nach Anspruch 3» dadurch gekennzeichnet , daß in Abänderung des Verfahrens zur Herstellung von integrierten MOS-Schaltungen ohne MNOS-Speichertransistoren der Verfahrensschritt b) entfällt.
  5. 5. Verfahren nach Anspruch 3 und 4, dadurch gekennzeichnet , daß in Abänderung des Verfahrens zur Durchführung eines Si -Gate-Prozesses beim Verfahrensschritt e) auch die Gate-Gebiete der Poly-Silizium-2-Transistoren geöffnet werden, nach dem Verfahrensschritt
    i) in an.sich bekannter Weise die Poly-Silizium-2-Schicht '
    030051/0387
    _3- 79 P 7 O 7 9 BRO
    erzeugt wird und der Verfahrensschritt h) im Anschluß an die Poly-Silizium-2-Strukturierung (vor dem Ver-fahrensschritt j) durchgeführt wird.
    030051/0387
DE2923995A 1979-06-13 1979-06-13 Verfahren zum Herstellen von integrierten MOS-Schaltungen mit MOS-Transistoren und MNOS-Speichertransistoren in Silizium-Gate-Technologie Expired DE2923995C2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE2923995A DE2923995C2 (de) 1979-06-13 1979-06-13 Verfahren zum Herstellen von integrierten MOS-Schaltungen mit MOS-Transistoren und MNOS-Speichertransistoren in Silizium-Gate-Technologie
US06/154,316 US4306353A (en) 1979-06-13 1980-05-29 Process for production of integrated MOS circuits with and without MNOS memory transistors in silicon-gate technology
GB8018218A GB2053565B (en) 1979-06-13 1980-06-04 Production of integrated mos circuits
FR8012613A FR2458902A1 (fr) 1979-06-13 1980-06-06 Procede pour fabriquer des circuits mos integres avec et sans transistors de memoire mnos selon la technologie des grilles en silicium
CA000353871A CA1141868A (en) 1979-06-13 1980-06-12 Process for production of integrated mos circuits with and without mnos memory transistors in silicon-gate technology
JP7959980A JPS562652A (en) 1979-06-13 1980-06-12 Method of fabricating integrated mos circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2923995A DE2923995C2 (de) 1979-06-13 1979-06-13 Verfahren zum Herstellen von integrierten MOS-Schaltungen mit MOS-Transistoren und MNOS-Speichertransistoren in Silizium-Gate-Technologie

Publications (2)

Publication Number Publication Date
DE2923995A1 true DE2923995A1 (de) 1980-12-18
DE2923995C2 DE2923995C2 (de) 1985-11-07

Family

ID=6073175

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2923995A Expired DE2923995C2 (de) 1979-06-13 1979-06-13 Verfahren zum Herstellen von integrierten MOS-Schaltungen mit MOS-Transistoren und MNOS-Speichertransistoren in Silizium-Gate-Technologie

Country Status (6)

Country Link
US (1) US4306353A (de)
JP (1) JPS562652A (de)
CA (1) CA1141868A (de)
DE (1) DE2923995C2 (de)
FR (1) FR2458902A1 (de)
GB (1) GB2053565B (de)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2506076A1 (fr) * 1981-05-12 1982-11-19 Efcis Procede de fabrication de circuits integres de type mos
US4423547A (en) * 1981-06-01 1984-01-03 International Business Machines Corporation Method for forming dense multilevel interconnection metallurgy for semiconductor devices
US4517729A (en) * 1981-07-27 1985-05-21 American Microsystems, Incorporated Method for fabricating MOS device with self-aligned contacts
US4534104A (en) * 1982-02-26 1985-08-13 Ncr Corporation Mixed dielectric process and nonvolatile memory device fabricated thereby
JPS5984572A (ja) * 1982-11-08 1984-05-16 Nec Corp 半導体装置
US4575240A (en) * 1983-06-10 1986-03-11 Corning Glass Works Visible sample chamber for fluid analysis
US4488348A (en) * 1983-06-15 1984-12-18 Hewlett-Packard Company Method for making a self-aligned vertically stacked gate MOS device
NL8303268A (nl) * 1983-09-23 1985-04-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd door toepassing van een dergelijke werkwijze.
JPH0448244U (de) * 1990-08-31 1992-04-23
US5644533A (en) * 1992-11-02 1997-07-01 Nvx Corporation Flash memory system, and methods of constructing and utilizing same
AU5545794A (en) * 1992-11-02 1994-05-24 Nvx Corporation Flash memory system, and methods of constructing and utilizing same
US6127262A (en) * 1996-06-28 2000-10-03 Applied Materials, Inc. Method and apparatus for depositing an etch stop layer
US6083852A (en) 1997-05-07 2000-07-04 Applied Materials, Inc. Method for applying films using reduced deposition rates
US5966603A (en) * 1997-06-11 1999-10-12 Saifun Semiconductors Ltd. NROM fabrication method with a periphery portion
US6297096B1 (en) * 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6633499B1 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Method for reducing voltage drops in symmetric array architectures
US6430077B1 (en) 1997-12-12 2002-08-06 Saifun Semiconductors Ltd. Method for regulating read voltage level at the drain of a cell in a symmetric array
US6633496B2 (en) 1997-12-12 2003-10-14 Saifun Semiconductors Ltd. Symmetric architecture for memory cells having widely spread metal bit lines
US6033998A (en) * 1998-03-09 2000-03-07 Lsi Logic Corporation Method of forming variable thickness gate dielectrics
US6348711B1 (en) 1998-05-20 2002-02-19 Saifun Semiconductors Ltd. NROM cell with self-aligned programming and erasure areas
US6215148B1 (en) 1998-05-20 2001-04-10 Saifun Semiconductors Ltd. NROM cell with improved programming, erasing and cycling
KR100455737B1 (ko) 1998-12-30 2005-04-19 주식회사 하이닉스반도체 반도체소자의게이트산화막형성방법
US6429063B1 (en) 1999-10-26 2002-08-06 Saifun Semiconductors Ltd. NROM cell with generally decoupled primary and secondary injection
US6214672B1 (en) * 1999-10-28 2001-04-10 United Semiconductor Corp. Method for manufacturing two-bit flash memory
US6490204B2 (en) 2000-05-04 2002-12-03 Saifun Semiconductors Ltd. Programming and erasing methods for a reference cell of an NROM array
US6396741B1 (en) 2000-05-04 2002-05-28 Saifun Semiconductors Ltd. Programming of nonvolatile memory cells
US6928001B2 (en) 2000-12-07 2005-08-09 Saifun Semiconductors Ltd. Programming and erasing methods for a non-volatile memory cell
US6614692B2 (en) 2001-01-18 2003-09-02 Saifun Semiconductors Ltd. EEPROM array and method for operation thereof
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6677805B2 (en) * 2001-04-05 2004-01-13 Saifun Semiconductors Ltd. Charge pump stage with body effect minimization
US6636440B2 (en) 2001-04-25 2003-10-21 Saifun Semiconductors Ltd. Method for operation of an EEPROM array, including refresh thereof
US6643181B2 (en) 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
US7098107B2 (en) * 2001-11-19 2006-08-29 Saifun Semiconductor Ltd. Protective layer in memory device and method therefor
US6885585B2 (en) * 2001-12-20 2005-04-26 Saifun Semiconductors Ltd. NROM NOR array
US6583007B1 (en) 2001-12-20 2003-06-24 Saifun Semiconductors Ltd. Reducing secondary injection effects
US6700818B2 (en) 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US6826107B2 (en) 2002-08-01 2004-11-30 Saifun Semiconductors Ltd. High voltage insertion in flash memory cards
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7142464B2 (en) 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
US6887757B2 (en) * 2003-05-14 2005-05-03 Macronix International Co., Ltd. Method of manufacturing flash memory
US7123532B2 (en) 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
US7317633B2 (en) 2004-07-06 2008-01-08 Saifun Semiconductors Ltd Protection of NROM devices from charge damage
US7095655B2 (en) 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7535765B2 (en) 2004-12-09 2009-05-19 Saifun Semiconductors Ltd. Non-volatile memory device and method for reading cells
CN1838323A (zh) 2005-01-19 2006-09-27 赛芬半导体有限公司 可预防固定模式编程的方法
US8053812B2 (en) * 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7221138B2 (en) * 2005-09-27 2007-05-22 Saifun Semiconductors Ltd Method and apparatus for measuring charge pump output current
US7352627B2 (en) 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
KR100751776B1 (ko) * 2006-02-27 2007-09-04 주식회사 케이에스티 청정강 제조용 산화몰리브덴 브리케트 및 그 제조방법
US7638835B2 (en) * 2006-02-28 2009-12-29 Saifun Semiconductors Ltd. Double density NROM with nitride strips (DDNS)
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7605579B2 (en) 2006-09-18 2009-10-20 Saifun Semiconductors Ltd. Measuring and controlling current consumption and output current of charge pumps
US20080180160A1 (en) * 2007-01-31 2008-07-31 Infineon Technologies Ag High voltage dual gate cmos switching device and method
US8059458B2 (en) * 2007-12-31 2011-11-15 Cypress Semiconductor Corporation 3T high density nvDRAM cell
US8064255B2 (en) * 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime
US8916432B1 (en) * 2014-01-21 2014-12-23 Cypress Semiconductor Corporation Methods to integrate SONOS into CMOS flow
JP2019102520A (ja) * 2017-11-29 2019-06-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2509315A1 (de) * 1974-03-13 1975-09-25 Intel Corp Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung
DE2723374A1 (de) * 1976-06-30 1978-01-05 Ibm Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967981A (en) * 1971-01-14 1976-07-06 Shumpei Yamazaki Method for manufacturing a semiconductor field effort transistor
US3798752A (en) * 1971-03-11 1974-03-26 Nippon Electric Co Method of producing a silicon gate insulated-gate field effect transistor
JPS5293278A (en) * 1976-01-30 1977-08-05 Matsushita Electronics Corp Manufacture for mos type semiconductor intergrated circuit
JPS52105784A (en) * 1976-03-01 1977-09-05 Sony Corp Mios type memory unit
US4179311A (en) * 1977-01-17 1979-12-18 Mostek Corporation Method of stabilizing semiconductor device by converting doped poly-Si to polyoxides
US4151021A (en) * 1977-01-26 1979-04-24 Texas Instruments Incorporated Method of making a high density floating gate electrically programmable ROM
JPS544086A (en) * 1977-06-10 1979-01-12 Fujitsu Ltd Memory circuit unit
US4224733A (en) * 1977-10-11 1980-09-30 Fujitsu Limited Ion implantation method
US4149307A (en) * 1977-12-28 1979-04-17 Hughes Aircraft Company Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
US4198252A (en) * 1978-04-06 1980-04-15 Rca Corporation MNOS memory device
US4268328A (en) * 1978-04-21 1981-05-19 Mcdonnell Douglas Corporation Stripped nitride MOS/MNOS process
US4221045A (en) * 1978-06-06 1980-09-09 Rockwell International Corporation Self-aligned contacts in an ion implanted VLSI circuit
DE2832388C2 (de) * 1978-07-24 1986-08-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat
US4229755A (en) * 1978-08-15 1980-10-21 Rockwell International Corporation Fabrication of very large scale integrated circuits containing N-channel silicon gate nonvolatile memory elements
JPS5530846A (en) * 1978-08-28 1980-03-04 Hitachi Ltd Method for manufacturing fixed memory
US4170500A (en) * 1979-01-15 1979-10-09 Fairchild Camera And Instrument Corporation Process for forming field dielectric regions in semiconductor structures without encroaching on device regions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2509315A1 (de) * 1974-03-13 1975-09-25 Intel Corp Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung
DE2723374A1 (de) * 1976-06-30 1978-01-05 Ibm Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
US-B:"Electrochem. Soc. Spring Meeting", Mai 1978, Seattle, USA, S. 690 u. 691 *
US-Z:"Int. Electron Devices Meeting, Techn. Dig.", Dez. 1977, S. 258-261 *
US-Z:"J.Electrochem. Soc.", Bd. 125, No. 3, 1978, 471 u. 472 *

Also Published As

Publication number Publication date
FR2458902B1 (de) 1983-01-21
GB2053565A (en) 1981-02-04
JPH0122749B2 (de) 1989-04-27
CA1141868A (en) 1983-02-22
FR2458902A1 (fr) 1981-01-02
US4306353A (en) 1981-12-22
JPS562652A (en) 1981-01-12
GB2053565B (en) 1983-06-29
DE2923995C2 (de) 1985-11-07

Similar Documents

Publication Publication Date Title
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
DE2832388C2 (de) Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat
DE69615458T2 (de) Dünnfilmtransistor über einem isolierten Halbleitersubstrat und Verfahren zur Herstellung
EP0123182B1 (de) Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE2816795C2 (de)
DE2620155A1 (de) Verfahren zur herstellung eines silizium-halbleiterbausteins in cmos- technik
EP0847593B1 (de) Verfahren zur herstellung einer eeprom-halbleiterstruktur
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE68919172T2 (de) MOSFET und dessen Herstellungsverfahren.
DE19821092A1 (de) Verfahren zum Herstellen von CMOS-Transistoren
DE2539073A1 (de) Feldeffekt-transistor mit isolierter gate-elektrode
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE69231484T2 (de) Verfahren zur Herstellung von Isolationszonen des LOCOS-Typs für integrierte Schaltungen vom MOS-Typ
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
EP0764982B1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
EP0014303B1 (de) Verfahren zum Herstellen von integrierten MOS-Schaltungen in Silizium-Gate-Technologie
DE69508493T2 (de) Methode zur maskierung zur verwendung in einem salizid-verfahren
DE69226569T2 (de) Selbstjustierender Polysilizium-T-Gatekontakt
DE4111519C2 (de) Halbleitereinrichtung und Herstellungsverfahren hierfür
DE3789003T2 (de) Statische Induktionstransistoren mit isoliertem Gatter in einer eingeschnittenen Stufe und Verfahren zu deren Herstellung.
DE69029485T2 (de) Metalloxyd-Halbleiteranordnung und Verfahren zur Herstellung
DE2950413A1 (de) Halbleiteranordnungen und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee