DE2816795C2 - - Google Patents

Info

Publication number
DE2816795C2
DE2816795C2 DE2816795A DE2816795A DE2816795C2 DE 2816795 C2 DE2816795 C2 DE 2816795C2 DE 2816795 A DE2816795 A DE 2816795A DE 2816795 A DE2816795 A DE 2816795A DE 2816795 C2 DE2816795 C2 DE 2816795C2
Authority
DE
Germany
Prior art keywords
mask layer
surface area
trough
mask
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2816795A
Other languages
English (en)
Other versions
DE2816795A1 (de
Inventor
John T. Melbourne Fla. Us Gasner
Anthony L. Palm Bay Fla. Us Rivoli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Publication of DE2816795A1 publication Critical patent/DE2816795A1/de
Application granted granted Critical
Publication of DE2816795C2 publication Critical patent/DE2816795C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/07—Guard rings and cmos

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer CMOS-Schaltungsanordnung (Schaltungsanordnung in komplementärer Metall-Oxid-Halbleiter-Technik) nach dem Oberbegriff des Anspruchs 1, wie es aus der DE-OS 27 00 873 bekannt ist.
Die gegenwärtig verwendeten integrierten Schaltkreise verlangen eine Versorgungsspannung von mehr als 5 V. Um dies zu er­ reichen, muß die Einsetzspannung parasitäre Transistoren auf Werte oberhalb der Versorgungs­ spannung angehoben werden. Eine Methode, zu höheren Schwellwerten zu kommen, besteht darin, erstens die Größe der Siliziumdioxid­ schichten auf dem Chip zu vergrößern und zweitens die Niveaus der p- und n-leitenden Hintergrundsdotierungen in dem Plättchen zu steigern. Größere Siliziumdioxidschichten bedingen jedoch eine größere Endgröße des integrierten Chips, und eine Steigerung des Dotierpegels beeinträchtigt das Leistungsvermögen der An­ ordnung.
Bei einer anderen Technik verwendet man Schutzringe oder "Kanalstopper". Diese Ringe sind Zonen, die mit Fremdatomen einer sehr hohen Konzentration dotiert sind und jeweils den n- und p-Kanal-Transistor einer MOS-Anordnung mit dünnen Oxidschichten umgeben. Die hohe Dotierungskonzentration läßt die Schwell­ feldstärke auf derart hohe Werte ansteigen, daß die Drain- Source-Durchschlagsspannung der mit dünnen Oxidschichten versehenen Anordnungen zum begrenzenden Faktor der IC-Ver­ sorgungsspannung wird. Die Ringe verlangen im allgemeinen keine zusätzlichen Arbeitsvorgänge, da sie zur gleichen Zeit, in der auch die p- und n-Kanäle entstehen, gebildet werden. Dieser Vorgang ist in der US-Patentschrift 39 83 620 beschrieben. Getrennte Arbeitsgänge für die Herstellung der Schutzringe einerseits und der Source und des Drains andererseits werden in der US-Patentschrift 40 13 484 geschildert. Die Schutzringe müssen zur Vermeidung von elektrischen Kurzschlüssen von jedem in ihrer Umgebung befindlichen Schaltkreiselement getrennt werden, und benachbarte Ringe dürfen sich nicht berühren. Sind die Ringe nicht in dieser Weise vereinzelt, so stellt sich in der Fertigung ein Kompromiß zwischen dem Schichtwiderstand des endgültigen Bausteins einerseits und der Schwellfeldstärke und der Durchschlagsspannung des Bausteins andererseits ein.
In der DE-OS 27 00 873 ist ein Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekt-Transistoren beschrie­ ben. Bei diesem Verfahren wird zuerst ein Teil einer Oberfläche eines n-leitendes Substrats abgegrenzt und darin eine p-leiten­ de Schicht durch Ionenimplantation muldenförmig eingelassen. Danach wird eine Siliziumoxid-Schicht und eine Siliziumnitrid- Schicht auf das Substrat aufgebracht, aus denen die späteren Bereiche der MOS-Bausteine herausgeäzt werden. Mit Hilfe einer lichtbeständigen Maske wird danach der Bereich außerhalb der Mulde abgedeckt und ein erster Schutzring durch Ionenimplanta­ tion eingebracht. Danach wird die Maske wieder entfernt, eine weitere lichtbeständige Maske über den muldenförmigen Bereich aufgebracht und ein zweiter Schutzring ebenfalls durch Ionen­ implantation in das Substrat eingebracht. Schließlich wird die letzte lichtbeständige Schicht entfernt und das Substrat einer feuchten Sauerstoffatmosphäre ausgesetzt, so daß selektiv Siliziumoxid-Schichten entstehen (Technik der lokalen Oxidation). Bei dem in der DE-OS be­ schriebenen Herstellungsverfahren ist eine zusätzliche licht­ beständige Maske notwendig, die aufgetragen, justiert und wieder entfernt werden muß.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren nach dem Oberbegriff des Anspruchs 1 zu schaffen, bei dem die Anzahl der zur Herstellung der CMOS- Schaltungsanordnung benötigten Masken reduziert ist.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art durch die kennzeichnenden Merkmale des Patentanspruches 1 gelöst.
Bei dem erfindungsgemäßen Verfahren ist die Anzahl der zur Herstellung der CMOS-Schaltungsanordnung benötigten Masken reduziert worden. Es werden Schutzringe geschaffen, die auto­ matisch ausgerichtet sind. Weiterhin können mit dem erfindungs­ gemäßen Verfahren in Komplementärtechnik ausgeführte Feldeffekt­ transistoren mit isoliertem Gate erzeugt werden, die mit hohen Spannungen arbeiten können, ohne dabei die effektive Güte des Chips bzw. das Leitungsvermögen des Schaltkreises zu beeinträch­ tigen. Diese Herstellungsmethode ermöglicht eine freiere Aus­ wahl bei den Dotierniveaus unter der dünnen Oxidzone und führen außerdem dazu, daß die Ränder der Schutzringe mit den Source- und Drain-Zonen der von den Ringen umgebenen Bausteine von selbst ausgerichtet sind bzw. übereinstimmen.
Die Erfindung soll nun an einem Aus­ führungsbeispiel unter Bezugnahme auf die Zeich­ nung näher erläutert werden. In die Figuren sind einander entsprechende Teile mit gleichen Bezugszeichen versehen. Es zeigen
Fig. 1 bis 5 in Seitenschnitten jeweils Verfahrensschritte bei der Herstellung und
Fig. 6 ebenfalls in einem Seitenschnitt komplementäre Feld­ effekttransistoren mit isoliertem Gate, die in einem Substrat erzeugt werden, das nach dem in den Fig. 1 bis 5 illustrierten Verfahren hergestellt worden ist.
Die Herstellung von selbst-ausgerichteten Schutzringen, die in den Fig. 5 und 6 dargestellt sind, beginnt damit, daß einem Substrat 10, beispielsweise einem n-leitenden Silizium, eine relativ dünne Oxidschicht 12 aufgebracht wird (Fig. 1). Dann wird mit einer üblichen Maskiertechnik in der Oxid­ schicht 12 eine Öffnung gebildet, in der ein erster Oberflächenbe­ reich 14 freiliegt. In diesen Bereich werden p-leitende Fremdatome, beispielsweise Bor, eingebracht. Die Oxidschicht 12 muß so dick sein, daß sie bei der Dotierung mit p-leiten­ den Fremdatomen, die zu einer Mulde 18 und einem p⁺-Schutz­ ring 24 führen, ihre Abschirmfunktion erfüllt.
Über dem Oberflächenbereich 14 wird eine dünne Oxidzone 16 gebildet, und dann werden die Bor-Fremdatome in eine für den Übergang geeigneten Tiefe eindiffundiert. Es entsteht eine p--Mulde 18. Zusätzlich zu der - im folgenden erste Maskenschicht genannten - Oxidschicht 12 wird eine zweite Maskenschicht 20, die beispielsweise aus Siliziumnitrid be­ stehen kann, über dem Substrat aufgetragen. Die zweite Mas­ kenschicht ist so gestaltet, daß sie die Oxidzone 16 ober­ halb der p--Mulde 18 und die Oxidschicht 12 oberhalb des Sub­ strats 10 teilweise abdeckt (Fig. 2). Die Nitridschicht muß, wie im folgenden noch erläutert werden wird, so dick sein, daß sie bei der Feldoxidation und bei der Fremdatom-Dotierung zur Bildung der p- und n-leitenden Schutzringe maskiert. Die Flä­ chenbereiche unter der Nitridmaske (Fig. 2) werden diejenigen Zonen werden, in denen später Source, Drain und Gate sowohl des p- als auch des n-Kanal-Bausteins erzeugt werden.
In der Oxidzone 16 werden, beispielsweise mittels einer Ätz­ technik, Öffnungen 22 herausgearbeitet, in denen ein Teil der Oberfläche 14 der p--Mulde 18 freiliegt. In diesen freilie­ genden Bereichen werden die p-leitenden Schutzringe gebildet. Die unbedeckte Oberfläche zwischen der Oxidschicht 12 und der Nitridschicht 20 (Öffnungen 22) werden mit p-leitenden Fremd­ atomen dotiert, um einen p⁺-Schutzring 24 auszubilden. Als Dotiermittel kommt beispielsweise Bor in Frage, das sich durch Abscheiden und Diffusion in das Substrat einbringen läßt. Es sei erwähnt, daß bei Verwendung der ursprünglichen Öffnung in der Oxidschicht 12 der äußere Seitenrand der p⁺-Schutzringe mit dem Seitenrand der p--Mulde 18 zusammenfällt. Entspre­ chend grenzen bei Verwendung der maskierenden Nitridschicht 20 die inneren Seitenränder des p⁺-Schutzringes 24 seitlich an Source und Drain des n-Kanal-Bausteins, der später in der p--Mulde 18 erzeugt wird. Die Nitridschicht 20 und die Oxid­ schicht 12 sind so dick bemessen, daß sie bei der Dotierung mit p⁺-Fremdatomen maskieren und somit diese Fremdatome auf die durch die Öffnungen 22 definierten Zonen begrenzen. Der Substratzustand nach den bisher geschilderten Verfahrens­ schritten ist in Fig. 3 dargestellt.
Das Verfahren wird fortgeführt mit einem dritten Maskierungs­ schritt: Eine dritte Maskenschicht 26 wird dem Substrat auf­ getragen. Diese Schicht ist mit wohlbekannten Abgrenzungs­ techniken so gestaltet, daß sie die gesamte p--Mulde 18 sowie angrenzende Teile des Substrates 10 abdeckt (Fig. 4). Dann werden die freiliegenden Bereiche der Oxidschicht 12 zwischen der Maskenschicht 26 und der unbedeckten Nitrid­ schicht 20 mit n-leitenden Fremdatomen, beispielsweise Phos­ phor, dotiert. Dieser Vorgang führt zu n⁺-Schutzringen 28 im Substrat. Dadurch, daß die Maskenschicht 26 der p--Mulde 18 benachbarte Substratteile abdeckt, ist der abschließend erzeugte n⁺-Schutzring von dem p⁺-Schutzring 24 wie auch von der p--Mulde 18 distanziert. Die Oxidschicht 12 war zwar ausreichend dick, um bei der Dotierung mit p⁺-Fremdatomen, die zu dem Schutzring 24 führte, zu maskieren; sie ist aber zu dünn, um die Bildung des n⁺-Schutzringes 28 zu verhindern.
In dem geschilderten und dargestellten Ausführungsbeispiel erfolgte die Bildung der p--Mulde 18, des p⁺-Schutzringes 24 und des n⁺-Schutzringes 28 durch Ablagerung und Diffusion. Statt dessen könnte man diese Zonen auch durch Ionenimplanta­ tion erzeugen. Wesentlich ist lediglich die Bildung der Mas­ kenschichten und das Merkmal, daß die inneren Seitenränder der Schutzringe mit den zu bildenden Source- und Drain-Elek­ troden der jeweils zugehörigen Feldeffekttransistoren mit isoliertem Gate von selbst ausgerichtet sind und daß die äußeren Ränder der Schutzringe voneinander distanziert sind.
Im weiteren Verlauf des Verfahrens wird die Maskenschicht 26 wieder entfernt und das Substrat einer oxidierenden Atmo­ sphäre ausgesetzt, um in allen Flächenbereichen mit Ausnahme der von der Nitridschicht 20 bedeckten Teilflächen das Feld­ oxid zu verstärken. Wie in Fig. 5 dargestellt, ist die end­ gültige Oxidschicht 30 im Substrat wie oberhalb des Substrates derart gewachsen, daß sie die Oberflächenbereiche 32 und 34 in vertikaler Richtung von den p⁺- und n⁺-Schutzringen 24 bzw. 28 isoliert. Die Oxidschicht 30 sollte so dick sein, daß sie bei den nachfolgenden Diffusionsprozessen zur Bildung von Source- und Drain-Zonen abschirmt. Obwohl die Schutzringe 24 und 28 in vertikaler Richtung vom Oberflächenbereich 34 des Substrats 10 etwas distanziert sind, fallen die inneren Seitenränder der Schutzringe mit dem Rand der Feldoxidschicht 30 vertikal gesehen - zusammen. Dieser Sachverhalt ist in Fig. 5 dargestellt.
Die Nitridschicht 20 und die verbleibenden Teile der Oxid­ schicht 12 und der darunter befindlichen Oxidzone 16 werden entfernt, um die Oberflächenbereiche 32 und 34 des Substrates freizulegen. Hiernach werden komplementäre Feldeffektransi­ storen mit isoliertem Gate unter Verwendung der Feldoxidschicht 30 als Maske in üblicher Weise hergestellt. Dazu gehören fol­ gende Arbeitsschritte: die Erzeugung eines Gate-Oxids auf den freiligenden Oberflächenbereichen 32 und 34, das Auftragen und die Abgrenzung von beispielsweise aus polykristallinem Silizium bestehenden Gates auf dem Gate-Oxid und die Verwen­ dung dieses Gates und der Feldoxidschicht als Maske für die Bildung von Source und Drain der jeweils zugehörigen p- und n-Kanal-Bausteine. Dieser Anordnung wird dann noch eine letzte Oxidschicht aufgetragen und werden an Source, Drain und Gate der p- und n-Kanal-Bausteine metallische Kontakte angeschlos­ sen.
Die endgültige, in Fig. 6 dargestellte Konfiguration umfaßt einen p-Kanal-Baustein 36 mit Source- und Drain-Zonen 38, die von den n⁺-Schutzringen 28 vertikal beabstandet sind, diese jedoch berühren, und deren äußere Seitenränder mit den inneren Seitenrändern des Schutzringes 28 übereinstimmen. Entsprechend halten die n⁺-Source- und n⁺-Drain-Zone (Zonen 42) eines n-Kanal-Bausteins 40 in vertikaler Richtung einen Abstand zum p⁺-Schutzring 24 ein, berühren diesen Ring jedoch, und ihre äußeren Seitenränder fallen mit den inneren Seitenrändern des Schutzringes 24 zusammen. Im Ergebnis liefert das ge­ schilderte Verfahren einen integrierten Schaltkreis mit komplementären Feldeffekttransistoren mit isoliertem Gate, bei denen die Schutzringe voneinander getrennt sind und in ihren inneren Seitenrändern mit den äußeren Seitenrändern von Source und Drain der jeweils zugehörigen Kanal-Bausteine von selbst übereinstimmen.
Diese Transistoren, die mit selbst-ausrichtenden Techniken und lokalisierter Oxidation hergestellt werden, können hohe Spannungen verarbeiten und mit hoher Dichte integriert wer­ den.
Die Erfindung ist nicht auf das dargestellte Ausführungs­ beispiel beschränkt. Abgesehen davon, daß die Dotierungszonen des Substrats nicht nur mittels Auftragen und Diffundieren, sondern genau so gut auch durch eine Ionenimplantation er­ zeugt werden können, kann man auch ein p-leitendes Substrat mit einer n-leitenden Mulde zugrunde legen.

Claims (4)

1. Verfahren zur Herstellung einer CMOS-Schaltungsanordnung mit folgenden Schritten:
  • a) auf einem Substrat (10) eines ersten Leitfähigkeitstyps wird eine erste Maskenschicht (12) so erzeugt, daß ein erster Oberflächenbereich (14) für einen ersten MOS- Transistor (40) sowie für einen ersten, den ersten MOS-Transistor (40) umgebenden Schutzring (24), freiliegt,
  • b) in den ersten Oberflächenbereich (14) werden Fremdatome eines zweiten Leitfähigkeitstyps zur Erzeugung einer muldenförmigen Zone (18) eingebracht,
  • c) eine zweite Maskenschicht (20) wird erzeugt, die außer­ halb des ersten Oberflächenbereichs (14) einen zweiten Oberflächenbereich für einen zweiten, zum ersten MOS- Transistor (40) komplementären MOS-Transistor (36), und innerhalb des ersten Oberflächenbereichs (14) einen dritten Oberflächenbereich für den ersten MOS-Transistor (40) vorgibt,
  • d) die muldenförmige Zone (18) wird mit Fremdatomen des zweiten Leitfähigkeitstyps dotiert, wodurch der erste Schutzring (24) entsteht,
  • e) es wird eine dritte Maskenschicht (26) aufgebracht,
  • f) der Oberflächenbereich zwischen der zweiten und der dritten Maskenschicht wird mit Fremdatomen des ersten Leitfähigkeitstyps dotiert, wobei ein zweiter, den zweiten MOS-Transistor (36) umgebender Schutzring (28) entsteht,
  • g) nach Entfernung der dritten Maskenschicht (26) wird die Oberfläche der so geschaffenen Anordnung mit Ausnahme der von der zweiten Maskenschicht abgedeckten Teil­ flächen zur Bildung einer Feldoxidschicht (30) oxidiert,
  • h) anschließend werden unter Verwendung der Feldoxidschicht (30) als Maske in an sich bekannter Weise der erste und der zweite MOS-Transistor hergestellt,
dadurch gekennzeichnet,
daß im Verfahrensschritt c) die zweite Maskenschicht, die den zweiten Oberflächenbereich vorgibt, auf der ersten Maskenschicht (12) erzeugt wird,
daß im Verfahrensschritt d) die muldenförmige Zone (18) zwischen der ersten Maskenschicht (12) und der zweiten Maskenschicht (20) dotiert wird und
daß im Verfahrensschritt e) die dritte Maskenschicht (26) so erzeugt wird, daß sie die gesamte muldenförmige Zone (18) sowie die Teile der ersten Maskenschicht (20), die an die muldenförmige Zone (18) angrenzen, abdeckt.
2. Verfahren nach Anspruch 1, dadurch ge­ kennzeichnet, daß die erste Maskenschicht (12) eine Oxidschicht ist, daß die zu der Mulde (18) führende Dotierung eine Diffu­ sion ist, bei der eine dünne Oxidschicht (16) über dem ersten Oberflächenbereich (14) gebildet wird, daß die zweite Maskenschicht (20) über einem Teil der dünnen Oxidschicht (16) erzeugt wird und daß der freigebliebene Teil (22) der dünnen Oxidschicht (16) vor Durchführung der Dotierung, mit der der erste Schutzring (24) entsteht, entfernt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, daß das Substrat aus Silizium, die erste Maskenschicht aus Siliziumoxid, insbesondere aus Silizium­ dioxid, und die zweite Maskenschicht aus Siliziumnitrid bestehen.
DE19782816795 1977-09-21 1978-04-18 Verfahren zur herstellung eines substrats fuer einen cmos-schaltkreis und nach einem solchen verfahren hergestellter schaltkreis Granted DE2816795A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/835,263 US4135955A (en) 1977-09-21 1977-09-21 Process for fabricating high voltage cmos with self-aligned guard rings utilizing selective diffusion and local oxidation

Publications (2)

Publication Number Publication Date
DE2816795A1 DE2816795A1 (de) 1979-04-05
DE2816795C2 true DE2816795C2 (de) 1989-10-05

Family

ID=25269065

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782816795 Granted DE2816795A1 (de) 1977-09-21 1978-04-18 Verfahren zur herstellung eines substrats fuer einen cmos-schaltkreis und nach einem solchen verfahren hergestellter schaltkreis

Country Status (5)

Country Link
US (1) US4135955A (de)
DE (1) DE2816795A1 (de)
FR (1) FR2404300A1 (de)
GB (1) GB1581498A (de)
IT (1) IT1161684B (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4485390A (en) * 1978-03-27 1984-11-27 Ncr Corporation Narrow channel FET
US4402002A (en) * 1978-04-06 1983-08-30 Harris Corporation Radiation hardened-self aligned CMOS and method of fabrication
US4313768A (en) * 1978-04-06 1982-02-02 Harris Corporation Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate
IT1166587B (it) * 1979-01-22 1987-05-05 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari ad alta integrazione per tensioni elevate
US4295897B1 (en) * 1979-10-03 1997-09-09 Texas Instruments Inc Method of making cmos integrated circuit device
US4295266A (en) * 1980-06-30 1981-10-20 Rca Corporation Method of manufacturing bulk CMOS integrated circuits
GB2084794B (en) * 1980-10-03 1984-07-25 Philips Electronic Associated Methods of manufacturing insulated gate field effect transistors
JPS5791553A (en) * 1980-11-29 1982-06-07 Toshiba Corp Semiconductor device
US4385947A (en) * 1981-07-29 1983-05-31 Harris Corporation Method for fabricating CMOS in P substrate with single guard ring using local oxidation
US4613885A (en) * 1982-02-01 1986-09-23 Texas Instruments Incorporated High-voltage CMOS process
US4435895A (en) * 1982-04-05 1984-03-13 Bell Telephone Laboratories, Incorporated Process for forming complementary integrated circuit devices
IT1210872B (it) * 1982-04-08 1989-09-29 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari in circuiti integrati ad alta densita' per tensioni elevate.
US4412375A (en) * 1982-06-10 1983-11-01 Intel Corporation Method for fabricating CMOS devices with guardband
US4480375A (en) * 1982-12-09 1984-11-06 International Business Machines Corporation Simple process for making complementary transistors
US4471523A (en) * 1983-05-02 1984-09-18 International Business Machines Corporation Self-aligned field implant for oxide-isolated CMOS FET
US4574467A (en) * 1983-08-31 1986-03-11 Solid State Scientific, Inc. N- well CMOS process on a P substrate with double field guard rings and a PMOS buried channel
US4517731A (en) * 1983-09-29 1985-05-21 Fairchild Camera & Instrument Corporation Double polysilicon process for fabricating CMOS integrated circuits
US4567640A (en) * 1984-05-22 1986-02-04 Data General Corporation Method of fabricating high density CMOS devices
US4600445A (en) * 1984-09-14 1986-07-15 International Business Machines Corporation Process for making self aligned field isolation regions in a semiconductor substrate
US4757363A (en) * 1984-09-14 1988-07-12 Harris Corporation ESD protection network for IGFET circuits with SCR prevention guard rings
US4713329A (en) * 1985-07-22 1987-12-15 Data General Corporation Well mask for CMOS process
US4925806A (en) * 1988-03-17 1990-05-15 Northern Telecom Limited Method for making a doped well in a semiconductor substrate
TW328650B (en) * 1996-08-27 1998-03-21 United Microelectronics Corp The MOS device and its manufacturing method
JP3931138B2 (ja) * 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
RU2674415C1 (ru) * 2018-03-06 2018-12-07 Акционерное общество Научно-производственный центр "Электронные вычислительно-информационные системы" (АО НПЦ "ЭЛВИС") Радиационно-стойкая библиотека элементов на комплементарных металл-окисел-полупроводник транзисторах

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3673428A (en) * 1970-09-18 1972-06-27 Rca Corp Input transient protection for complementary insulated gate field effect transistor integrated circuit device
US3712995A (en) * 1972-03-27 1973-01-23 Rca Corp Input transient protection for complementary insulated gate field effect transistor integrated circuit device
US3853633A (en) * 1972-12-04 1974-12-10 Motorola Inc Method of making a semi planar insulated gate field-effect transistor device with implanted field
US3888706A (en) * 1973-08-06 1975-06-10 Rca Corp Method of making a compact guard-banded mos integrated circuit device using framelike diffusion-masking structure
US4027380A (en) * 1974-06-03 1977-06-07 Fairchild Camera And Instrument Corporation Complementary insulated gate field effect transistor structure and process for fabricating the structure
US3983620A (en) * 1975-05-08 1976-10-05 National Semiconductor Corporation Self-aligned CMOS process for bulk silicon and insulating substrate device
US4006491A (en) * 1975-05-15 1977-02-01 Motorola, Inc. Integrated circuit having internal main supply voltage regulator
US4045250A (en) * 1975-08-04 1977-08-30 Rca Corporation Method of making a semiconductor device
JPS5286083A (en) * 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
US4013484A (en) * 1976-02-25 1977-03-22 Intel Corporation High density CMOS process

Also Published As

Publication number Publication date
DE2816795A1 (de) 1979-04-05
IT1161684B (it) 1987-03-18
GB1581498A (en) 1980-12-17
US4135955A (en) 1979-01-23
IT7812700A0 (it) 1978-07-07
FR2404300B1 (de) 1983-01-21
FR2404300A1 (fr) 1979-04-20

Similar Documents

Publication Publication Date Title
DE2816795C2 (de)
DE4233236C2 (de) Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür
DE19527131B4 (de) Halbleitervorrichtung mit einer T-förmigen Gatestruktur und Verfahren zu deren Herstellung
DE2919522C2 (de)
DE2661099C2 (de)
DE2745857C2 (de)
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2707652A1 (de) Verfahren zur bildung von kanalsperren entgegengesetzter leitungstypen im zwischenbereich zwischen zwei mos-bauelementen zugeordneten zonen eines siliziumsubstrats
DE2700873A1 (de) Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE19632077B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE68919172T2 (de) MOSFET und dessen Herstellungsverfahren.
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE3887025T2 (de) Methode zur Herstellung von CMOS EPROM-Speicherzellen.
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE10262313B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE4112044A1 (de) Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/72

8128 New person/name/address of the agent

Representative=s name: WILHELM, H., DR.-ING. DAUSTER, H., DIPL.-ING., PAT

D2 Grant after examination
8364 No opposition during term of opposition