DE3424181A1

DE3424181A1 - Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen

Info

Publication number: DE3424181A1
Application number: DE19843424181
Authority: DE
Inventors: Mark T. Beverton Oreg. Bohr; Shyam G. Beaverton Oreg. Garg; Leo D. Durham Oreg. Yau; Ken K. Portland Oreg. Yu
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1983-07-14
Filing date: 1984-06-30
Publication date: 1985-01-24
Also published as: JPH0586863B2; US4505026A; JPS6038866A

Description

PATENTANWÄLTE ZENZ & HELBER · D "4.3.00 .ESSEX-1" "AM RUHRSTEIN 1 · TEL.: (02 01) 412687

Seite [y.

I 251

INTEL CORPORATION 3065 Bowers Avenue, Santa Clara, Kalifornien 95051, V.St.A

CMOS Verfahren zur Herstellung integrierter Schaltungen, insbesondere dynamischer Speicherzellen

Die Erfindung betrifft das Gebiet der CMOS Verfahren, insbesondere Verfahren für die Herstellung dynamischer Speicherzellen.

Komplementäre Metalloxydhalbleiter- (CMOS)- Transistoren sind auch als COS/MOS-Transistoren bekannt und werden häufig dort eingesetzt, wo niedrige Versorgungsleistungen gefordert werden. CMOS-Feldeffekttransistoren sind charakterisiert durch ihre hohe Schaltgeschwindigkeit und durch ihre hohe Rauschimmunität über einen weiten Bereich von Betriebsspannungen. Desweiteren sind CMOS-Schaltungen besonders unempfindlich gegen "weiche Ausfälle" auf Grund von Minoritätsträgern, die durch Alpha-Teilchen hervorgerufen werden.

Ein Problem bei CMOS-Schaltungen besteht darin, daß sie die Tendenz haben, unerwünscht zu sperren (latch-up-Effekt). Die zahlreichen Übergänge bei der Bildung von n- und p- leitenden Transistoren verursachen parasitäre transistorähnliche Wege. Wenn sich transistorähnliche Wirkungen in einem der parasitären Wege einstellen, wird die integrierte Schaltung in der Regel zerstört. Zur Vermeidung des latch-up-Effektes ist es bekannt, die integrierte Schaltung in einer epitaktischen Schicht zu bilden, die über einem hoch dotierten Substrat

angeordnet ist. Das hier beschriebene Verfahren verwendet diese Kombination eines hoch dotierten Substrates und einer schwächer dotierten epitaktischen Schicht, um die Probleme des latch-up-Effektes und der Empfindlichkeit gegen Unterschwingungen oder Unterschreitungen der Eingangsspannung zu reduzieren.

Das erfindungsgemäße Verfahren stellt eine Verbesserung, des Verfahrens gemäß der US-PS 4 282 648 dar. Den nach dem erfindungsgemäßen Verfahren hergestellten Elementen kommt die am 2. September 1980 eingereichte Anmeldung Nr. 382 870,"Dynamische "CMOS" RAM-Zelle und Verfahren zu deren Herstellung", am nächsten.

Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von CMOS-Halbleiterschaltungen anzugeben, das die Herstellung von gegen den latch-up-Effekt und Betriebsspannungsunterschreitungen weniger empfindlichen Bauelementen gestattet. Insbesondere eignet sich das Verfahren für die Herstellung von dynamischen Speicherzellen.

Die Erfindung löst die gestellte Aufgabe wie folgt. Es wird eine erste Polysiliziumschicht benutzt, um eine Platte über einer Mulde aufzubauen, die einen Teil der Speicherkondensatoren der Zellen bildet. Bei der Ätzung der ersten Polysiliziumschicht wird zunächst eine Siliziumdioxydschicht auf der Oberseite der Polysiliziumschicht gezüchtet und dann auf der gezüchteten Oxydschicht durch chemische Aufdampfung eine zweite Siliziumdioxydschicht gebildet. Auf der zweiten Siliziumdioxydschicht werden unter Benutzung einer Photolackschicht und eines üblichen Maskierschrittes Muster definiert. Die zweite Siliziumdioxydschicht wird unter Benutzung eines Naßätzmittels derart geätzt, daß die Schicht unterhalb des Photolacks unterätzt ist. Danach wird die gewachsene Silizium-

dioxydschicht in Ausrichtung mit der Photolackschicht geätzt und zwar unter Benutzung eines anisotropischen Plasmaätzschrittes. Danach wird die Polysiliziumschicht unter Verwendung eines Naßätzmittels soweit geätzt, daß die Unterätzung der Polysiliziumschicht bis unterhalb der gewachsenen SiIiziumdioxydschicht reicht. Nach dem Entfernen von Überhängen der sich zwischen der Polysiliziumschicht und der zweiten Siliziumdioxydschicht ausdehnenden gewachsenen Siliziumdioxyd .schicht ergibt sich eine gut abgeschrägte Fläche entlang der Ätzkanten der Siliziumdioxydschichten und der Polysiliziumschicht. Dies ermöglicht die Bildung einer zweiten Siliziumschicht mit einer besseren Stufenüberdeckung (z. B. keine stringers).

Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Beispiels näher erläutert. Es zeigen:

Fig. 1 eine Schaltungsdarstellung kapazitiv speichender dynamischer Speicherzellen in einer allgemeinen Anordnung, wie sie nach der vorliegenden Erfindung hergestellt werden;

Fig. 2 eine Aufsicht auf eine Speicheranordnung mit Öffnungen in einer ersten Polysiliziumschicht; diese Schicht bildet einen Belag bzw. eine Platte für die Kondensatoren der in Fig. 1 gezeigten Schaltung;

Fig. 3 eine Querschnittsansicht eines Substrates mit gemäß der Erfindung hergestellten Speicherzellen;

Fig. 4 eine Querschnittsansicht eines Substrates, das eine epitaktische Schicht aufweist;

Fig. 5 den Aufbau nach Fig. 4, nachdem eine

η-Mulde in der epitaktischen Schicht gebildet, wurde;

Fig. 6 den Aufbau nach Fig. 5, nachdem Feldoxydzonen gebildet wurden;

Fig. 7 eine η-Mulde nach Fig. 6, nach einem Maskierschritt;

Fig. 8 den Aufbau nach Fig. 7, nachdem Feldoxydzonen abgeätzt, wurden und während eines Ionenimplantationsschritts;

Fig. 9 einen Teil des Substrates nach Fig. 8, geschnitten an Linien 9-9; diese Ansicht dient zur Darstellung des in den Kondensatoren benutzte Doppeldielektrikums;

Fig. 10 das Substrat nach Fig. 9, nachdem eine Polysiliziumschicht, eine gewachsene Siliziumdioxydschicht, eine Niedrigtemperatursiliziumdioxydschicht und eine Photolackschicht gebildet wurden;

Fig. 11 den Aufbau nach Fig. 10, nachdem ein Maskierschritt und zwei Ätzschritte durchgeführt wurden;

Fig. 12 den Aufbau nach Fig. 11, nachdem ein zusätzlicher Atzschritt durchgeführt wurde;

Fig. 13 den Aufbau nach Fig. 12, nachdem ein zusätzlicher Oxydationsschritt durchgeführt und eine zweite PoIysiliziumschicht gebildet wurde;

Fig. 14 den Aufbau nach Fig. 12, nachdem eine zweite Poly-

siliziumschicht gebildet wurde, wobei eine vergrabene Kontaktzone zwischen den Polysiliziumschichten gebildet wird;

Fig. 15 eine Querschnittsansicht auf zwei Teile des Substrates, in denen η-Kanal- und p-Kanal-Transistoren gebildet sind;

Fig. 16 den Aufbau nach Fig. 15, mit einer Glasschicht über dem Aufbau;

Fig. 17 einen Teil des Substrates nach Fig. 16 (Schnittlinie 17) mit einer durch die Glasschicht geätzten Öffnung und nach dem Niederschlagen einer leitenden Schicht; und

Fig. 18 den Aufbau nach Fig. 17, nachdem zusätzliche Passivierungsschichten gebildet wurden.

Es wird ein Verfahren zur Herstellung von komplementären Metalloxydhalbleitern (CMOS) beschrieben, das insbesondere für die Herstellung von dynamischen Speicherzellen vorteilhaft einsetzbar ist. In der folgenden Beschreibung ist eine Anzahl von speziellen Details, wie z. B. die spezielle Schichtdicke, angegeben, um die vorliegende Erfindung ausreichend zu verdeutlichen. Es dürfte jedoch offensichtlich sein, daß der Fachmann ohne diese Details die Erfindung anwenden kann. Andererseits sind bekannte Prozeßschritte, wie Säuberungsschritte usw., nicht im Detail aufgeführt, um die Beschreibung der Erfindung nicht unnötig zu belasten.

Die vorliegende Erfindung beschreibt die Herstellung von dynamischen Speicherzellen, die jeweils einen Kondensator und einen Feldeffekttransistor aufweisen. Zellen, die ein einziges

aktives Bauelement als Teil eines dynamischen Speichers aufweisen, sind bekannt. Die Zellen der vorliegenden Erfindung werden in einem Speicher mit direkten Zugriff verwendet.

Einige der beschriebenen Prozeßschritte können benutzt werden, um andere Schaltungsstrukturen als dynamische Speicher mit direktem Zugriff aufzubauen. Dies trifft insbesondere auf die Ätzschritte zur Ätzung der ersten Polysiliziumschicht und auf das "rückwärtige Ende" (rear end) Verfahren zu.

In Fig. 1 sind zwei vollständige Speicherzellen 15 und 16 dargestellt. Die Ladung für die Zelle 15 ist im Kondensator 18 gespeichert, während die Ladung für die Zelle 16 im Kondensator 19 gespeichert ist. Den Kondensatoren ist ein oberen Belag bzw. eine obere Platte 25 gemeinsam. Wie ersichtlich, ist dieser Belag als durchgehende Platte für die gesamte Speicheranordnung benutzt. Der Kondensator 18 ist durch den Feldeffekttransistor 17 mit der Bitleitung 2 2 verbunden. Das Gate dieses Transistors ist Teil der Wortleitung 21 in der Speicheranordnung bzw. -matrix. Ähnlich'ist der Kondensator 19 durch den Feldeffekttransistor 20 mit der Bitleitung 22 gekoppelt. Das Gate dieses Transistors umfaßt die Wortleitung 24.

Wie genauer beschrieben werden wird, sind die Speicherzellen wie diejenigen gemäß Fig. 1 in und auf einer einzigen n-Mulde gebildet. Die n-Mulde 30 ist in Fig. 2 in Draufsicht gezeigt. Die erste Polysiliziumschicht 25, die den oberen·Belag der Kondensatoren bildet, ist über der n-Mulde gebildet. Eine Vielzahl von Öffnungen, wie die Öffnung 27, sind durch die Schicht 25 hindurch ausgebildet. Die Feldeffekttransistoren, z.B. 17 und 20, sind in diesen Öffnungen gebildet.

In Fig. 3 sind die Speicherzellen der Fig. 1 nach deren erfindungsgemäßen Herstellung dargestellt. In Fig. 3 ist ein Teil

der η-Mulde 30 der Fig. 2 gezeigt. Der Kondensator 18 der Fig. 1 ist durch die p+Zone 62, ein Doppeldielektrikum und den Belag 25 gebildet. Der Belag 25 ist auch Teil des Kondensators 19 und erstreckt sich über die p+Zone 64. Die Zonen 62 und 64 sind durch eine Feldoxydzone 40b getrennt. Der Kondensator 18 ist durch den Transistor 17 mit der Bitleitung 22 gekoppelt. Der Transistor nach Fig. 1 umfaßt die Wortleitung 21, die durch eine zweite Polysiliziumschicht und die Source- und Drain-Zonen 63 gebildet ist. Eine dieser Zonen ist durchgehend mit der Zone 62. In dem beschriebenen bevorzugten Ausführungsbeispiel sind die Speicherzellen entlang gefalteter Bitleitungen, die sich mit Wortleitungen abwechseln, angeordnet. Letztere werden benutzt, um Transistoren entlang der Hälfte der gefalteten Wortleitung zu aktivieren. Wie aus Fig. 3 hervorgeht, wirkt die Wortleitung 29 als Teil der in Fig. 3 gezeigten Bitleitung nicht als Gate. In der anderen Hälfte der gefalteten Bitleitung ist .die Leitung 29 ein Gate, aber die Wortleitung 21 befindet sich über dem Belag 25 und wirkt nicht als Gate.

Gemäß Fig. 4 beginnt das Herstellungsverfahren gemäß der Erfindung mit einem monokristallinen Silizium p+Substrat 35, auf dem eine p~epitaktische Schicht 36 gebildet ist. Wie bereits erwähnt, reduziert die Kombination eines hochdotierten Substrates mit einer leichter dotierten epitaktischen Schicht den latch up-Effekt. In dem beschriebenen bevorzugten Ausführungsbeispiel ist das Substrat auf ein Niveau von 0,01- 0,02 Ohm cm dotiert. Die Schicht 3 6 ist auf ein Niveau von 30 - 50 Ohm cm dotiert und weist eine ungefähre Dicke von 10 - 13 um auf.

Die n-Mulde 30 gemäß Fig. 5 ist mit bekannten Verfahren in der Schicht 36 gebildet. Bei dem beschriebenen bevorzugten Ausführungsbeispiel ist Phosphor mit einem Energieniveau von 50 keV

12 2 zu einem Niveau von angenähert 5,2 χ 10 /cm ionenimplan-

tiert. Nach der Bildung einer Siliziumdioxydschicht 37 und ' einer Siliziumnitridschicht 38, wird ein normaler Hochtemperaturtreiberschritt zur Bildung der Mulde 30 einer Tiefe von etwa 3,5 um verwendet. Die Mulde verbleibt vollständig innerhalb der epitaktischen Schicht und ist angenähert 3,5 um tief. Wie oben erwähnt, sind alle Speicherzellen in der n-Mulde 30 gebildet. Wenn an die n-Mulde 5 Volt angelegt werden, bildet sich eine Sperrschicht (Verarmungszone)·rund um die Mulde, die in Fig. 5 mit gestrichelten Linien 39 gezeigt ist. Minoritätsträger (Elektronen) dringen in die Einschnürregion zwischen der Sperrschicht und dem höher dotierten Substrat ein und rekombinieren in dem Substrat. Dieses hilft, den latch up-Effekt und die Empfindlichkeit gegen Betriebsspannungsunterschrei tungen zu verhindern. Die Sperrschicht dieser Mulde erstreckt sich zur epitaktischen Schicht/Substrat-Grenzfläche. Minoritätsträger, z. B. durch negative Spannungsabweichungen verursacht, werden durch diese Mulde absorbiert, insbesondere wenn die Muldfe Eingangs- n+Zo.nen umgibt.

Nachdem die n-Mulde 30 gebildet wurde, wird in bekannter Weise die Siliziumnitridschicht 38 geätzt, um das Aufwachsen bzw. Züchten einer Feldoxydzone zu ermöglichen. Siliziumnitridelemente 38a und 38b sind in der Fig. 6 gezeigt, nachdem eine Feldoxydzone 40 aufgewachsen ist. Es sollte beachtet werden, daß Fig. 6 die Kante der n-Mulde zeigt und das Nitridelement 38b eine Zone für die zum Speicher gehörigen peripheren Schal-, tungen definiert. Andere Bearbeitungsschritte werden durchgeführt, um ein Sicherheitsband 41 um die n-Mulde sowie Sicherheitsbänder um die in der peripheren Zone liegenden n-Mulden zu legen. Die erforderlichen Verfahrensschritte, um diese Sicherheitsbänder zu bilden, gehen aus der US-PS 4 282 64 8 insbesondere Fig. 2 bis 5 hervor.

Eine Photolackschicht wird über dem Substrat gebildet, und in

dieser Schicht werden dort Öffnungen vorgesehen, wo Kondensatoren ausgebildet werden sollen (z. B. Kondensatoren 18 und nach Fig. 1). Dieses ist in Fig. 7 durch die in der Photolackschicht 43 definierte Öffnung gezeigt. Diese Öffnung erstreckt sich von der Feldoxydzone 40a zur Feldoxydzone 40c und schließt die Feldoxydzone 40b ein. Es wird ein Naßätzschritt benutzt, um das Oxyd 37 und die freiliegenden Teile der Feldoxyde 40a und 40c auf eine Dicke von ungefähr 500 nm zu ätzen. Diese Feldoxydzonen waren anfangs auf eine Dicke von ungefähr 800 nm gewachsen. Feldoxydzonen, die als Teil von Kondensatoren benutzt werden, werden auf die ungefähre Dicke von 500 nm geätzt, während die anderen Oxydschichten bei ihrer Ursprungsdicke von 800 nm verbleiben. Dieser Ätzschritt reduziert die "Vogel-Schnäbel" (bird-beaks) und schafft größere Flächen für die Kondensatoren. Ein derartiges Ätzen ist in den US-PS¹η 3 961 999 und 4 044 454 beschrieben.

Die Auswirkung des Zurückätzens der Feldoxydzonen ist in Fig. 8 gezeigt. Die dünne Oxydschicht 3 7 ist vollständig entfernt, die Kanten der Oxydelemente 40a und 40c sind zurückgeätzt, während die FeldoxyOzonen 40b vollständig auf eine Dicke von ungefähr 500 nm zurückgeätzt ist. (Das Oxyd 40b ist in Fig. 3 gezeigt). Die Reduzierung der Dicke dieser Oxyde und der zugehörigen Vogelschnäbel wird vorgenommen, um eine größere Speicherkapazitätsfläche für die Kondensatoren 18 und 19 zu erhalten. Die Kondensatorzonen werden einer Ionenimplantation ausgesetzt, um p-Typ Zonen in der Mulde 30 zu bilden. In dem beschriebenen bevorzugten Ausführungsbeispiel wird Bor bei einem Energieniveau von 50keV implantiert, um ein Dotierungsniveau von 2x10 /cm zu erhalten. Dieses ist durch die Linien 46 in Fig. 8 gezeigt. Das Oxyd 40b ist dick genug, um eine Implantierung von Bor unterhalb des Oxydes 40b zu verhindern, so daß es möglich ist, die Kondensatoren 18 und 19 nach den Figuren 1 und 3 getrennt zu halten. Der Implantations-

schritt bildet die Zonen 62 und 64 nach Fig. 3.

In dem beschriebenen bevorzugten Ausführungsbeispiel wird ein dreischichtiges Dielektrikum zur Trennung des Belages 25 nach Fig. 3 von den Zonen 62 und 64 benutzt. Das dreischichtige Dielektrikum wird nur für die Kondensatoren der Zellen benutzt. Es wurde gefunden, daß das Dielektrikum die Zellenkapazität optimiert und die Defekt-Dichte minimiert. Um" dieses Dielektrikum zu bilden, wird zunächst eine dünne Siliziumdioxydschicht auf der Oberfläche des Substrates in einer Dicke von 5 nmA oder weniger aufgewachsen. Diese ist als Schicht 48 in Fig. 9 gezeigt. Dann wird eine Siliziumnitridschicht (Schicht 49) von ungefähr 14 nm auf der Siliziumdioxydschicht gebildet. Zuletzt wird die Siliziumnitridschicht oxydiert, um auf der Oberseite ein Siliziumdioxyd von ungefähr 1,5 nm zu ■ bilden (Schicht 48b).

Wie in Fig. 10 gezeigt ist, wird als nächstes eine phbsphordotierte Polysiliziumschicht (Schicht 25) über dem zweifachen Dielektrikum gebildet. Dann läßt man eine Siliziumdioxydschicht 5 0 auf der Oberseite der Polysiliziumschicht 2 5 wachsen. Danach wird ein Niedertemperatursiliziumdioxyd benutzt, um die Schicht 51 zu bilden (chemischer Aufdampfungsschritt). Zuletzt wird, wie in Fig. 10 gezeigt, eine Photolackschicht 52 über der Schicht 51 gebildet. In dem beschriebenen bevorzugten Ausführungsbeispiel ist die dotierte Polysiliziumschicht 25 ■ annähernd 250 nm dick, die Schicht 50 annähernd 80 nm dick und die Schicht 51 ungefähr 450 nm dick.

Ein üblicher Maskierschritt wird benutzt, um die Photolackschicht 52 zu mustern, z. B. zur Definition von Öffnungen 27, wie sie in Fig. 2 gezeigt sind. Ein Naßätzschritt wird zur Ätzung der Schicht 51 benutzt. Die Ätzung wird weitergeführt,· um die Photolackschicht 52 zu unterätzen (z. B. ergibt sich

ein Überhang von ungefähr 0,5 um ). Das niedergeschlagene Siliziumdioxyd wird stärker geätzt, als das darunterliegende gewachsene Siliziumdioxyd, so daß die Schicht 50 während der Ätzung der Schicht 51 ziemlich unangegriffen bleibt. Danach wird unter Benutzung eines anisotropen Ätzmittels ein Plasmaätzschritt durchgeführt, um die Schicht 50 in Ausrichtung ,mit der Photolackschicht 52 zu ätzen. Der daraus resultierende Aufbau ist in Fig. 11 gezeigt. Eine übliche Naßätzung wird als nächstes benutzt, um die Polysiliziumschicht 25 zu ätzen. Dieser Ätzschritt wird fortgeführt, um die Schicht 50, wie in Fig. 12 gezeigt, zu unterätzen (es ergibt sich ein Überhang von ungefähr 0,5 um.)

Es ergibt sich aus Fig. 12, daß die Kanten 54 und 55 der Schichten 51 und 25 eine ziemlich glatte, ausgerichtete, abgeschrägte Kontur definieren. Bei der nachfolgenden Behandlung, z. B. bei der Entfernung der Schichten 4 8 und 4 9 in Bereichen, in denen sie nicht benötigt werden, wird der überhängende Teil der Schicht 50 entfernt, und es ergibt sich eine kontinuierliche Abschrägung entlang der Kanten der Siliziumdioxydschichten 50 und 51 und der Polysiliziumschicht 25. Diese glatte Kante ist ganz wichtig, um "stringers" zu vermeiden, wenn nachfolgend eine Polysiliziumschicht über dem in den Figuren 13 und 14 gezeigten Aufbau gebildet wird. Desweiteren hat die zusammengesetzte Struktur des aufgewachsenen SiO2 und des niedergeschlagenen SiO2 eine ausgezeichnete Isolationswirkung.

Bevor die zweite Polysiliziumschicht niedergeschlagen wird, wird zur Isolation zwischen dem Substrat und den Gates der Feldeffekttransistoren eine Gate-Oxydschicht 58 aufgewachsen.

In den Zonen des Speichers, wo die erste Polysiliziumschicht von der zweiten Polysiliziumschicht zu isolieren ist, läßt

man, wie durch das Oxyd 59 in der Fig. 13 gezeigt, an der Kante der Polysiliziumschicht ein Oxyd wachsen. In anderen Zonen, wo ein Kontakt zwischen der zweiten Polysiliziumschicht und der ersten Polysiliziumschicht herzustellen ist, wie an der Kante der Schicht 25 (gezeigt in Fig. 14), wird die Oxydkante durch einen üblichen Maskierschritt vor der Ablagerung des zweiten Polysiliziums entfernt. Wenn dann die zweite Polysiliziumschicht auf dem Substrat niedergeschlagen wird, kontaktiert diese Schicht in einigen Zonen die.erste Polysiliziumschicht und in anderen Bereichen nicht. Die niedergeschlagene zweite Polysiliziumschicht.wird mit Mustern versehen, um unterschiedliche Schaltungselemente, wie die in Figuren 1 und 3 gezeigten Wortleitungen, zu bilden. Für diese Leitungen ist die zweite Polysiliziumschicht von der ersten Polysiliziumschicht isoliert. In Peripheriebereichen sind vergrabene Kontakte auf der Fläche 60 zwischen der ersten und zweiten Polysiliziumschicht nötig. Diese Kontakte werden an der Kante der Polysiliziumplatte 2 5 benutzt, um die Platte durch die zweite-Polysiliziumschicht mit 5 Volt zu verbinden.

Zur Bildung von p-Kanal-Transistoren in der n-Mulde 30 und von p-Kanal-Transistoren in anderen η-Mulden in den Peripherie-Schaltungen werden bekannte Verfahren benutzt. Bekannte Verfahren werden ebenso benutzt, um n-Kanal-Transistoren zu bilden. Das bevorzugte "Hinterenden"-Verfahren wird in Verbindung mit den Figuren 15 bis 18 beschrieben.

Zwei Teile des Substrates (Substratteile 35a und 35b) sind in Fig. 15 gezeigt. Ein Teil liegt im Bereich einer η-Mulde und ist wie vorher mit 30 bezeichnet. Der andere Teil ist von jeder η-Mulde beabstandet und als die p-leitende epitaktische Schicht 36 gezeigt. Ein n-Kanaltransistor ist auf dem Teil 35a und ein p-Kanal-Transistor auf dem Teil 3 5b gezeigt. Beispielsweise können beide Teile des Substrates im

Peripheriebereich eines nach dem beschriebenen Verfahren hergestellten Speichers liegen. Eine Gate-Oxydschicht 70, die eine gewachsene Siliziumdioxydschicht ist, isoliert die Gates 5 7a und 5 7b von den Kanaltransistorgebieten. In dem beschriebenen bevorzugten Ausführungsbeispiel sind die Gates für die Feldeffekttransistoren durch die zweite Polysiliziumschicht gebildet.

Bei der bevorzugten Behandlung wird ein Arsenimplantat zur Bildung von n-Zonen 6 6 in Ausrichtung mit dem Gate 5 7a benutzt. Zum Beispiel wird Arsen bei 50keV auf ein Niveau von

15 2

4x10 /cm implantiert. Bei diesem Verfahren ist es üblich, daß die Stellen der p-Kanaltransistoren mit Photolack bedeckt werden, um zu vermeiden, daß Arsen implantiert wird. Ein Hochtemperatur-Glühschritt wird nun angewendet.

Wie in Fig. 15 gezeigt, wird als nächstes eine Photolack 61 über den n-Kanal-Bauelementen aufgebracht und ein p-leitender Dotierstoff wie Bor implantiert, um Zonen 67 zu definieren. Beispielsweise wird Bor bei 50keV auf ein Niveau von

Λ A O

5x10 /cm implantiert.

In dieser Verfahrensstufe wird kein Temperschritt angewendet, sondern stattdessen bei niedriger Temperatur eine Siliziumdioxydschicht 68 aus der Dampfphase auf das Substrat niedergeschlagen, wie in Fig. 16 gezeigt. Es wurde gefunden,, daß man die besten Resultate erzielt, wenn die Schicht ungefähr 8 Gew./6 Phosphor enthält (es wird eine Schichtdicke von 1 um benutzt). Es wurde gefunden, daß dieser Prozentsatz von Phosphor niedrig genug ist, um eine Korrosion zu verhindern, wenn die integrierte Schaltung in Kunststoff eingekapselt wird und hoch genug, um einen Glasrückfluß zu ermöglichen. Ein Glasrückflußschritt wird bei Erhöhung der Temperaturf auf ungefähr 950⁰C in einer feuchten Atmosphäre benutzt. Die Halblei-

terplättchen werden ungefähr 10 Minuten auf dieser hohen Temperatur gehalten; es wurde gefunden, daß dieses ausreicht, um einen genügenden Rückfluß zu ermöglichen und dazu führt, daß wesentliche Lateraldiffusionen des p-leitenden Dotierstoff verhindert wird. Die Oberseite der Schicht 68 wird dann z. B. durch Arsenimplantation beschädigt (damaged).

Wie in Fig. 17 gezeigt, wird als nächstes die Öffnung 71 durch die Glasschicht 68 und die Siliziumdioxydschicht 70 gebildet. Die Öffnung 71 kontaktiert die Zone 67. Die benutzten Schrit- · te, um diese Öffnung auszubilden, sind in der US-PS 4 372 034 beschrieben.

Jetzt wird eine leitende Schicht 72 gebildet. In dem beschriebenen bevorzugten Ausführungsbeispiel besteht diese Schicht aus einer Aluminiumschicht mit 1 % Silizium. Nachdem diese leitende Schicht gemustert ist, wird durch chemische Aufdampfung eine Schicht 74 mit einer ungefähren Dicke von 0,5 um aus Siliziumdioxyd über der leitenden Schicht niedergeschlagen. Danach folgt eine 1 um dicke NITROX-Schicht 75 (siehe Fig. 18). Zuletzt werden die Anschlußglieder für die integrierte Schaltung in bekannter Art ausgebildet.

Es wurde ein CMOS-Verfahren beschrieben, das insbesondere für die Bildung von dynamischen Speicherzellen geeignet ist. Eine einmalige Ätzung der ersten Polysiliziumschicht ermöglicht eine gute Stufenabdeckung für die zweite Polysiliziumschicht ohne störende "stringers". Es werden Feldoxydzonen in der Anordnung weggeätzt, um die Vogel-Schnäbel zu reduzieren und die Speicherkondensatorflächen zu erhöhen. Es wird ein dreischichtiges Dielektrikum benutzt, um die Leistung der Zellen zu erhöhen und es wird eine besondere "rear-end"-Behandlung vorgenommen.

Claims

PATENTANWÄLTE ZENZ & HELBER · D -43OO J=SSEN-ΐ -AM RL¹HRSTEIN 1 ■ TEL.: (02O1) 4126

Patentansprüche

nl Verfahren zur Definition von Mustern in einer Polysiliziumschicht bei der Herstellung von integrierten Metalloxydhalbleiterschaltungen,
gekennzeichnet durch folgende Schritte: ·

Aufwachsen einer Siliziumdioxydschicht auf der Oberseite der Polysiliziumschicht;

Bildung einer zweiten Siliziumdioxydschicht auf der gezüchteten Siliziumdioxydschicht durch Niederschlagen aus der Dampfphase; ; · ■

Bildung einer Photolackschicht auf der zweiten Siliziumdioxydschicht;

Definition von Mustern auf der Photolackschicht;

Ätzung der zweiten Siliziumdioxydschicht unter Verwendung eines Naßätzmittels derart, daß die zweite Siliziumdioxydschicht unter der Photolackschicht unterätzt wird;

Ätzung der aufgewachsenen Siliziumdioxydschicht in Ausrichtung mit der Photolackschicht in einem anisotrope Ätzschritt;

Ätzung der Polysiliziumschicht unter Verwendung eines Naßätzmittels derart, daß die Unterätzung der Polysiliziumschicht bis unter die aufgewachsene Siliziumdioxydschicht reicht;

Entfernung von Teilen der sich zwischen der Polysiliziumschicht und der zweiten Siliziumdioxydschicht erstreckenden aufgewachsenen Siliziumdioxydschicht,

wobei eine gut abgeschrägte Fläche entlang den geätzten kanten der aufgewachsenen und der zweiten Siliziumdioxydschicht zur Ermöglichung der besseren Aufbringung nachfolgender Schichten auf den geätzten Flächen definiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Polysiliziumschicht einem Oxydationsschritt unterworfen.

wird, um auf den freigelegten Flächen der Polysiliziumschicht ein Oxyd aufzuwachsen, und daß eine zweite Polysiliziumschicht über der zweiten Siliziumdioxydschicht und den Ätzkanten gebildet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Polysiliziumschicht über einer η-Mulde gebildet wird und daß bei der Bildung der Muster in der Polysiliziumschicht Öffnungen für Feldeffekttransistoren für dynamische Speicherzellen definiert werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Polysiliziumschicht als durchgehende Platte für Kondensatoren für die dynamischen Speicherzellen ausgebildet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine zweite Polysiliziumschicht über der zweiten Siliziumdioxydschicht und den Ätzkanten so gebildet wird, daß ein vergrabener Kontakt zwischen den Polysiliziumschichten gebildet wird.
6. Verfahren zur Herstellung dynamischer komplementärer Metalloxydhalbleiterspeicher, gekennzeichnet durch folgende Schritte:

Bildung einer Mulde (30) eines ersten Leitungstyps in einer epitaktischen Schicht (36) ;

Bildung einer Feldoxydzone (40) in dieser Mulde in einer ersten Dicke;

Definition erster Zonen in dieser Mulde für Kondensatoren;

Ionenimplantation (46) in die ersten definierten Zonen mit einem Dotierungsstoff eines zweiten Leitungstyps;

Bildung einer Isolationsschicht (48, 49, 48b) wenigstens über den definierten ersten Zonen;

Bildung einer ersten Polysiliziumschicht (25) über der Mulde zur Verwendung als Teil der Kondensatoren;

Bildung von Öffnungen (27) in der ersten Polysiliziumschicht (25), um zweite Zonen für mit den Kondensatoren verbundene Feldeffekttransistoren zu definieren; und

Bildung von Wortleitungen aus einer zweiten Schicht (57) eines Polysiliziums, wodurch Speicherzellen in den Mulden hergestellt werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet ,· daß als Isolationsschicht eine Folge einer Siliziumdioxyd- und einer Siliziumnitridschicht verwendet wird. * _
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß bei der Bildung von Öffnungen in der ersten Polysiliziumschicht (25) folgende Schritte durchgeführt werden:

Züchten einer Siliziumdioxydsehicht (50) auf der Oberseite der ersten Polysiliziumschicht;

Bildung einer zweiten Siliziumdioxydsehicht (51) über der aufgewachsenen Siliziumdioxydsehicht durch Niederschlagen aus der Dampfphase;

Bildung einer Photolackschicht (52) über der zweiten Siliziumdioxydsehicht (51 ) ;

Definition von Mustern in der Photolackschicht;

Ätzung der zweiten Siliziumdioxydsehicht (51) unter Benutzung eines Naßätzmittels derart, daß die zweite Siliziumdioxydsehicht unter der Photolackschicht unterätzt wird;

Ätzung der gezüchteten Siliziumdioxydsehicht (50) in Ausrichtung mit der Photolackschicht (52) unter Benutzung eines anisotropen Plasmaätzschrittes;

Ätzung der ersten Polysiliziumschicht (25) unter Benutzung eines Naßätzmittels derart, daß die Unterätzung der Polysiliziumschicht bis unter die gewachsene Siliziumdioxydsehicht reicht; und

Entfernung von Teilen der sich zwischen der ersten Polysiliziumschicht (25) und der zweiten Siliziumdioxydschicht (51) erstreckenden gewachsenen Siliziumdioxydschicht (50) .
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die erste Polysiliziumschicht (25) als durchgehender Belag für Kondensatoren ausgebildet wird.
10. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß in einem anfänglichen Schritt zur Bildung der epitaktischen Schicht (36) diese mit einem Dotierstoff des zweiten Leitungstyps dotiert wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß als Dotierstoff des ersten Leitungstyps ein n-Typ-Dotierstoff verwendet wird.
12. Verfahren zur Herstellung integrierter komplementärer Metalloxydhalbleiterschaltungen, gekennzeichnet durch folgende Schritte:

Bildung einer n-Mulde (30) in einem Substrat (35);

Bildung eines ersten von dem Substrat isolierten Gates neben der η-Mulde, und eines zweiten von dem Substrat isolierten Gates über der n-Mulde;

Ionenimplantation mit einem n-Typ-Dotierstoff in Ausrichtung mit dem ersten Gate zur Bildung eines n-Kanal-Transistors;

Tempern des Substrates zur Beseitigung von Schäden, die durch die Implantation des n-Typ-Dotierstoffes verursacht wurden;

Ionenimplantation eines p-Typ-Dotierstoffes in Ausrichtung mit dem zweiten Gate;

Bildung einer Glasschicht (68) über dem Substrat; Bildung von Öffnungen (71) in dieser Glasschicht; Erhitzung des Substrates, um einen Rückfluß der Glasschicht

zu verursachen und um Beschädigungen durch die Implantation des p-Typs-Dotierungsstoffes auszutempern; wobei komplementäre MOS-Transistoren gebildet werden.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß eine Glasschicht mit ungefähr 8 GeMi.% Phosphor verwendet wird.
14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß als η-Typ Dotierstoff Arsen verwendet wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß als p-Typ Dotierstoff Bor verwendet wird.
16. Verfahren nach Anspruch 13 oder 15, dadurch gekennzeichnet, daß über der Glasschicht (68) eine leitende Schicht (72) gebildet wird.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß als leitende Schicht (72) eine Aluminium-Siliziumschicht verwendet wird.