DE3511229A1

DE3511229A1 - Verfahren zur herstellung isolierter bipolartransistoren in verbindung mit cmos-halbleiterstrukturen

Info

Publication number: DE3511229A1
Application number: DE19853511229
Authority: DE
Inventors: Franklin D. van Sunnyvale Calif. Gieson; Bruce Danville Calif. Gray; Kasivisvanatha San Jose Calif. Soundaranathan
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1984-04-17
Filing date: 1985-03-28
Publication date: 1985-10-24
Also published as: JPS60226163A; GB8508703D0; JPH07105454B2; GB2157885B; US4536945A; GB2157885A

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung isolierter Bipolartransistoren in Verbindung mit CMOS-Halbleiterstrukturen.

Komplementäre Metalloxid-Halbleiterstrukturen (CMOS) weisen gewöhnlich Bipolartransistoren auf, welche aus Elementen zusammengesetzt sind, die im allgemeinen als parasitär angesehen werden, weil die verschiedenen Elemente für andere Funktionen bestimmt sind. Typischerweise ist ein solches Element dem Substratteil der Struktur zugeordnet. Zum Beispiel wirkt bei den CMOS mit sogenannter P-Wanne eine Wanne vom P-Typ als Transistorbasis, wobei eine Sourcezone eines MOS-Transistors mit N-Kanal als der Emitter wirkt. Der Kollektor ist das CMOS-Substratplättchen vom N-Typ. Auf diese Weise wird ein vertikaler NPN-Bipolartransistor gebildet. Die Leistung solcher Transistoren ist brauchbar, jedoch sind sie parasitär und stehen nicht unter primärer Prozeßkontrolle. Durch den zugeordneten Kollektoranschluß werden die möglichen Schaltungsausführungen stark beschränkt. Es wäre sehr viel mehr erwünscht, einen voll-

ständig getrennten Transistor mit drei Anschlüssen zu haben. Ferner wäre es erwünscht, in Logikschaltungen eine Oxidisolation verwenden zu können und einen Schottky-Klemmtransistor für hohe Schaltgeschwindigkeit herzustellen, wie sie bei den bekannten vorgezogenen für niedrige Leistung bestimmten Schottky-Anordnungen (ALS) anzutreffen ist.

Der Erfindung liegt die Aufgabe zugrunde, ein CMOS-Herstellungsverfahren anzugeben, mit dem auch vertikale Bipolartransistoren nach Schottky erzeugt werden, die gegenüber dem Substrat voll isoliert sind.

Eine wesentliche Besonderheit der Erfindung ist es, den CMOS-Prozeß mit einem Substratplättchen vom P-Typ einzuleiten, Transistoren mit N-Kanal in P-Wannen zu erzeugen, die dem Substrat zugeordnet sind, und isolierte oder getrennte Transistoren mit P-Kanal zugleich mit voll isolierten NPN-Schottky-Transistoren zu erzeugen.

Diese und weitere Besonderheiten werden erfindungsgemäß wie folgt verwirklicht: Zunächst wird ein Plättchen vom P-Typ mit einer Oxidmaske versehen und Antimon wird durch Ionenimplantation in das Plättchen eingebracht, um

- li -

eine vergrabene Kollektorschicht in solchen Bereichen zu erzeugen, wo NPN-Transistoren hergestellt werden sollen. Dann werden vergrabene Schichten vom P-Typ in solchen Bereichen angeordnet, wo N-Kanal-Transistoren hergestellt werden sollen und wo eine Oxidisolation geschaffen werden soll. Dies geschieht durch eine Resistmaske in Verbindung mit einer Oxidmaske und der Ionenimplantation von Bor. Dann werden die Masken entfernt und eine epitaxiale Schicht aus Halbleitermaterial vom N-Typ auf dem Plättchen aufgebracht. Nunmehr wird ein Argon-Ionenimplantat rückseitig an dem Plättchen angebracht, um eine Kristalldefektkontrolle und Getterung vorzusehen. Als nächstes wird eine dünne Oxidschicht auf der EPI-Oberflache gezogen. Nunmehr wird ein zweites Bor-Implantat in Lagenübereinstimmung mit den vorher erzeugten vergrabenen Schichten vom P-Typ angebracht. Dann wird eine Silizium-Nitrid-Oxidationsmaske auf dem Plättchen angebracht und es werden photolithographisch Löcher in das Nitrid dort eingeätzt, wo eine Oxidation gewünscht wird. Darauf wird die epitaxiale Schicht in den Nitridmaskenlochbereichen bis zur Hälfte ihrer ursprünglichen Dicke weggeätzt. Bei der anschließenden Oxidation wächst das

entstehende Oxid bis zu annähernd der ursprünglichen Höhe der Halbleiteroberfläche an. Darauf wird das Plättchen einer oxidierenden Atmosphäre ausgesetzt und erhitzt, bis das Oxid die epitaxiale Schicht im wesentlichen durchdringt und dabei Inseln oder Wannen aus durch Oxid isoliertem epitaktischem Material erzeugt. Wo das Oxid nicht vollständig die epitaktische Schicht durchdringt, trifft es auf eine nach oben diffundierende vergrabene P+Schicht. Die Isolation gegenüber dem Substrat wird vervollständigt durch eine PN-Übergangswirkung. Nach dem Oxidationsvorgang sind die beiden miteinander ausgerichteten Borbeläge bis zur gegenseitigen Überlappung diffundiert, so daß eine mit dem Substrat verbundene Wanne vom P-Typ gebildet wird, in welcher die N-Kanaltransistoren hergestellt werden.

Nunmehr wird die Nitrid-Oxidationsmaske von dem Plättchen abgestreift und die Rückseite erneut einem zweiten Implantat unterzogen, das eine Kristalldefektkontroll- und Getterschicht bildet. Dann wird die dünne Oxidschutzschicht entfernt und auf der freigelegten Plättchenoberfläche sorgfältig eine geeignete Gate-Oxidschicht gezogen.

Dann wird die Oberfläche des Plättchens zur P-Kanaltransistorschwellenkontrolle mit Borionen implantiert. Danach wird das Gate-Oxid mit aufgedampftem polykristallinem Silizium (poly) bedeckt, das Transistor-Gate-Elektroden bilden soll. Das Poly wird dann dotiert, um es leitfähig zu machen, und photolithographisch geätzt, um die Transistor-Gate-Elektroden zu bilden. Darauf werden die Gatezonen der N-Kanaltransistoren dazu benutzt, selbsttätig ein Arsen-Ionenimplantat zu maskieren, in dem eine geeignete Photoresistmaske verwendet wird. Diese erzeugt einen Belag, der später die Source- und Drainelektroden der N-Kanaltransistoren bildet.

Dann werden die P-Kanaltransistor-Gatezonen zur Selbstmaskierung einer Ionenimplantation benutzt, die gleichzeitig dazu verwendet wird, die Bipolartransistor-Basisfremdstoffe aufzubringen. Anschließend folgt eine Maske, welche die Bipolartransistor-Basiskontaktflächen und die P-Kanaltransistor-Source- und Drainzonen freilegt. Dann wird eine starke Borimplantation vorgenommen. Dadurch wird ein hochleitfähiger Basiskontakt zugleich mit den Source- und Drainzonen des P-Kanaltransistors erzeugt.

Nunmehr wird die Plättchenoberfläche gereinigt und es wird eine passivierende Oxidschicht derart aufgebracht, daß sie das Plättchen einschließlich der Poly-Gates bedeckt.

Dann wird eine Photomaskierung als Ätzungsresist angewendet, um das passivierende Oxid in Randbereichen solcher epitaktischer Wannen zu entfernen, wo bipolare und P-Kanal-Transistoren hergestellt werden sollen. Nach der Entfernung des Ätzungsresists wird das Plättchen einem Phosphorniederschlag ausgesetzt und einer Diffusion unterworfen, um ohmsche Kontakte an den erwähnten epitaktischen Wannen zu erzeugen. Diese Diffusion gelangt zur Berührung mit der ursprünglichen vergrabenen Belagschicht vom N-Typ, wodurch der Bipolartransistor-Kollektor an der Plättchenoberfläche verfügbar wird. Ausserdem wird dadurch auch ein rückseitiger Gate-Kontakt für die P-Kanal-Transistoren geschaffen.

Während dieser Kontaktdiffusion sind die Bipolartransistorbasis und Basiskontakte zusammen mit den P-Kanal- und N-Kanal-Source- und Drainkontakten derart eindiffundiert, daß sie das Silizium bis zu annähernd ihren gewünschten Tiefen durchdringen.

Darauf wird eine Photoresistmaske als Ätzungsresist benutzt, um das passivierende Oxid in sämtlichen Kontaktbereichen zu entfernen. Dann wird ein Photoresist angewendet, um eine Kombination von Bor- und Arsenimplantaten zu maskieren, die dazu dienen, die Transistorbasen und -emitter durch dieselbe Maskenöffnung hindurch zu erzeugen. Nachdem der Resist entfernt ist, erfolgt ein Glühvorgang in einer inerten Atmosphäre, um die Implantate zu aktivieren und sie bis in ihre endgültige Lage zu diffundieren.

Das vorher geätzte Transistorbasiskontaktloch wird genügend groß gemacht, um nicht nur den hochleitfähigen Basiskontakt zu überspannen, sondern auch das epitaktische Material vom N-Typ in dem Kollektor zu überlappen. Als nächstes wird eine Platinschicht auf der Plättchenoberfläche angebracht und gesintert, um Platinsilizid in den Kontaktlöchern zu erzeugen. Danach wird das nicht zur Reaktion gelangte Platin selektiv weggeätzt. Wo das Silizid über dem Kollektor des Bipolartransistors liegt, wird eine Schottky-Diode erzeugt, und wo es über der Transistorbasis liegt, befindet sich ein ohmscher Kontakt. Somit wird eine Schottky-Diode automatisch zwischen Kollektor und Basis des Transistors ge-

schaltet. Das ist im wesentlichen dasjenige, was bei ALS-Anordnungen üblicher Art geschieht. Dort, wo das Silizid mit den stark dotierten MOS-Transistor-Source-Gate- und Drainkontakten in Berührung gelangt, entsteht ein ohmscher Kontakt.

Danach wird eine übliche Einmetallschicht über dem Silizid nach der gebräuchlichen IC-Technik angebracht. Wahlweise kann, wenn ein Mehrmetallschicht-Kontaktaufbau gewünscht wird, dieser in üblicher Weise über den Silizidkontakten angebracht werden. Dieses Metall wird in üblicher Weise so konturiert, daß die IC-Schaltverbindungen hergestellt werden.

In den Fig. 1 bis 14 der Zeichnungen sind die aufeinanderfolgenden Schritte des Herstellungsverfahrens anhand eines Fragments eines IC-Plättchens dargestellt. Die zeichnerische Darstellung ist nicht maßstäblich. Vor allem sind die Abmessungen in vertikaler Richtung maßstäblich gedehnt, um den strukturellen Aufbau deutlicher darzustellen. Weiterhin zeigen die verschiedenen Ansichten nicht vollständig sämtliche Oberflächenkonturen, die bei der Bearbeitung entstehen. Zum Beispiel ist die HaIbleiteroberflache, wenn eine Oxidmaskendiffusion verwendet wird, in dem Bereich etwas verkürzt

dargestellt, wo das ursprüngliche Oxid entfernt und neu gezogen wird. Ferner ist das neu gezogene Oxid gewöhnlich dünner als das ursprüngliche.

In Fig. 1 ist das Substrat 10 ein Plättchen vom P-Typ (100) mit einem spezifischen Widerstand von 25 bis 45 Ohm cm. Auf diesem wird ein 9,2kA Oxid 11 gezogen. Ein Loch 12 wird photolithographisch durch das Oxid hindurch in solchen Bereichen geätzt, wo Bipolartransistoren hergestellt werden sollen. Das Plättchen wird dann einer Ionenimplantation unterworfen, wie durch die gewellten Pfeile angedeutet. In der Zeichnung ist eine allgemein übliche vereinfachte Darstellungsweise für die Ionenimplantation verwendet.

Die ersten Buchstaben Sb geben die Art des Ion an, in diesem Falle Antimon. Die Zahl 3.7 E15

15 2

bedeutet, daß 3,7 χ 10 Atome pro cm an der Stelle 13 als integrierte Dosis aufgebracht werden. Die letzte Zahlenangabe 80 keV gibt die Ionenenergie an, in diesem Fall 80.000 Elektronenvolt. Mit dieser Energie werden die massiven Antimon-Atome leicht in die Siliziumoberfläche implantiert. Diese Kurzbezeichnungsform der Ionenimplantation wird während der gesamten folgenden Erörterung benutzt. Die in der Zeichnung gezeigten Werte betreffen eine

_ 1 Q _

bevorzugte Ausführungsweise der Erfindung.

In Fig. 2 ist eine Resistschicht 14 für die Erzeugung der Oxidschichtlöcher 15 gezeigt. In diesem Fall wird der Resist an Ort und Stelle belassen, um die Löcher 12 zu bedecken, so daß der Belag 13 unversehrt bleibt. Dann wird Bor bei 150 keV implantiert, so daß es eine Schicht 16 unterhalb der Oberfläche in solchen Bereichen des Plättchens bildet, wo N-Kanal-Transistoren und Kanalgrenzen erzeugt werden sollen. Wenngleich nicht dargestellt, können auch Substratkontakte während dieses Implantationsvorgangs angeordnet werden. Wie an der Belagschicht 16 rechts unten zu sehen ist, wird schließlich ein P-Schacht gebildet, der eine ohmsche Verbindung zu dem Substrat 10 aufweist. Ein solcher P-Schacht kann auch verwendet werden, um einen oberseitigen Substratanschlußkontakt herzustellen. Um einen solchen Kontakt zu erhalten, ist es nur erforderlich, daß eine vergrabene Schicht vom P-Typ in Übereinstimmung mit einem auf der Oberseite angebrachten Belag vom P-Typ angeordnet wird, so daß beide miteinander verschmelzen und bei einem Diffusionsvorgang miteinander in Berührung gebracht werden. Ein solcher oberseitiger Kontakt kann an einer

beliebigen Stelle angeordnet werden, um die Erfordernisse einer IC-Schaltung zu erfüllen.

Die Resist- und Oxidschicht 11 werden dann vollständig von dem Plättchen 10 entfernt, und es wird eine epitaktische Schicht 17, wie in Fig. 3 gezeigt, auf dem Plättchen gezogen. Diese Schicht ist vorzugsweise etwa 1,5 ( + 0,2) Mikron dick und hat einen spezifischen Widerstand vom N-Typ im Betrag von 2,0 bis 2,7 Ohm cm. Die Orientierung der Schicht 17 folgt aufgrund der Epitaxie derjenigen des Substrats 10. Während der Epitaxie diffundieren die vergrabenen Schichten leicht in das Substrat 10 und in die epitaktische Schicht 17 ein.

Nunmehr wird die Rückseite des Plättchens 10, die mit 10a bezeichnet ist, einem Bombardement mit Argonionen ausgesetzt. Dadurch wird eine oberflächliche Beschädigungsschicht, wie durch die Kreise 20 gezeigt, hervorgerufen.

Es wird eine Schicht von beschädigtem Kristallmaterial zustandegebracht, in welcher strukturelle Versetzungen reichlich vorhanden sind. Diese Versetzungen können durch das Siliziumplättchen diffundieren und auf der entgegengesetzten Seite beim Fabrikationsprozoß hervorgerufene Versetzungen kompensieren. Außerdem kann

die Schicht 20 normalerweise bewegliche Metallfremdstoffe in dem Plättchen 10 einsperren oder gettern, so daß sie immobilisiert werden.

Nach dem rückseitigen Bombardement wird eine dünne Oxidschicht als Schutzschicht bis zu einer Dicke von etwa 500 A über der Schicht 17 gezogen wie in Fig. 4 dargestellt.

Dann wird ein Resist 22 mit einer Öffnung in Lagenübereinstimmung mit dem Loch 15 auf der rechten Seite von Fig. 2 angebracht, also dort wo ein N-Kanal-Transistor hergestellt werden soll. Dann wird Bor aufgebracht, um die unterhalb der Oberfläche befindliche Schicht 24 zu bilden. Dabei ist zu beachten, daß eine leichte Dosis bei einerEnergie von 190 keV angewendet wird. Diese Dosis ist so gewählt, daß nachdem sämtliche Schritte des Herstellungsverfahrens vollendet sind, die N-Kanal-Transistoren die gewünschte Schwellenspannung haben.

Das Plättchen wird dann von dem Resist befreit und mit einer Schicht von Silizium-Nitrid (Si₃ N.) 26 versehen, welche als Resist bei der Oxidation des darunter liegenden Siliziums wirkt. Wie in Fig. 5 gezeigt, wird das Silizium-Nitrid zusammen mit der darunter liegenden dünnen Oxidschicht 18 an der Stelle 27 photolithographisch

entfernt. Tatsächlich, wenngleich dies nicht in der Darstellung angegeben ist, stellen die Einschnitte

27 die IC-Isolation dar, welche die Form von Ringen aufweist, welche schließlich Teile der Schicht 17 isolieren. Nunmehr wird etwa die Hälfte der Schicht 17, wie durch die gestrichelten Linien

28 angedeutet, durch eine Ätzung (naß oder trokken) entfernt.

Das Plättchen wird dann einer oxidieren Atmosphäre ausgesetzt, so daß das Silizium mit Ausnahme desjenigen unter dem Nitrid 26 oxidiert. Da die Hälfte der Schicht 17 weggeätzt wurde, wird das Oxid, wenn die verbleibende Hälfte fast vollständig durchoxidiert ist, bis zu etwa der ursprünglichen Höhe der Plättchenoberfläche aufgebaut. Gewünschtenfalls kann das Anwachsen des Oxids zunächst in Gegenwart von HCl erfolgen wie nachstehend beschrieben, so daß eine reine und relativ spannungsfreie Wachstumsschnittfläche erzeugt wird. Danach, wenn das Anwachsen des Oxids begonnen hat, wird eine das Oxidwachstum schneller bewirkende Dampfatmosphäre eingeschaltet.

Dort, wo die Oxidschicht oberhalb der vergrabenen Schichten 16 vom P-Typ gezogen wird wie in Fig. 2, wird eine nach oben diffundierende

Schicht vom P+Typ angetroffen. Dies bedeutet, daß die Oxidation die epitaxiale Schicht 17 nicht vollständig durchdringen muß. Selbst wenn also die epitaxiale Schicht eine größere als die Nennwertdicke aufweist, wird die Isolation durch das Oxid wirksam sein.

Nachdem die epitaktische Schicht von dem Oxid durchdrungen ist, wird die Silizium-Nitridschicht 26 abgestreift, so daß die in Fig. 6 dargestellte Struktur übrigbleibt. Die Oxidpflöcke 29 bewirken eine Aufteilung der Schicht 17 in eine Vielzahl isolierter Wannen. Die Wanne 30 besteht aus dem ursprünglichen Material vom N-Typ und wird schließlich einen P-Kanal-Transistor enthalten. Die Schichten 24 und der damit übereinstimmende Teil der Schicht 16' werden während der Oxidation ineinander diffundieren und die P-Wanne 31 erzeugen. Es ist zu beachten, daß die P-Wanne 31 in das Substrat 10 hineinreicht und mit diesem in ohmschen Kontakt gelangt. Somit werden in der fertigen integrierten Schaltung die N-Kanal-Transistoren sämtlich an ihren rückseitigen Gatebereichen mit dem Substrat verbunden sein. Die Wanne 32, welche die vergrabene Schicht 13" enthält, wird schließlich einen Bipolartransistor enthalten.

Nunmehr wird, wie in Fig. 6 gezeigt, ein zweites rückseitiges Argonionenbombardement vorgenommen, um eine Schicht 35 mit beschädigter Kristallstruktur zu erzeugen. Während die ursprüngliche oder erste Behandlung dieser Art, die in Fig. 3 gezeigt wurde, die Entstehung einer beschädigten Schicht bewirkte, hatte die Hitzebehandlung eine Oxidation zur Folge, so daß die Versetzungen diffundiert wurden. Das in Fig. 6 veranschaulichte Bombardement erfolgt dagegen nach der Oxidation, um eine neue Versetzungsschicht hervorzubringen .

Nunmehr wird die dünne Oxidschicht 18 entfernt und es wird eine Gate-Oxidschicht auf dem Plättchen gezogen wie sie in Fig. 7 mit 21 bezeichnet ist. Da diese Oxidschicht schließlich in den aktiven Transistoren vorhanden sein soll, wird sie sorgfältig bis auf eine Dicke von 6 00 A in einer oxidierenden Atmosphäre gezogen, welche eine kleine Menge (ewa 0,2 %) von HCl enthält. Dadurch entsteht ein spannungsfreies Oxid, das relativ frei von Alkalimetall-Atomen ist. Praktisch kann dieser HCl-Zusatz auch bei der Erzeugung der vorher beschriebenen Oxidschicht 18 und bei der anfänglichen Wachstumsphase der Oxide 11 und 29 verwendet werden.

Das Bor wird durch Ionenimplantation durch die Gate-Oxidschicht 21 in das Silizium eingebracht. Diese Ionenimplantation, die bei relativ niedriger Energie erfolgt, ist mit einer solchen Dosierung gewählt, daß die gewünschte P-Kanal-Transistorschwelle nach der Verarbeitung der integrierten Schaltung vollendet wird.

Dann wird eine Schicht von polykristallinem Silizium (poly) auf dem Plättchen über dem Oxid 21 bis zu einer Dicke von etwa 5000 A aufgebracht. Das Poly wird dann unter Verwendung eines gebräuchlichen Vorgehens bis zu einer Leitfähigkeit (Flächenwiderstand) von 10 bis 15 Ohm (pro Quadrat) dotiert. Dann wird das Poly photolithographisch entfernt mit Ausnahme von den Stellen, wo Transistor-Gates gewünscht werden. Das Gate 38 von Fig. 8 ist dort angeordnet, wo ein P-Kanal-Transistor hergestellt werden wird und das Gate 39 dient als N-Kanal-Transistor.

Wie in Fig. 8 gezeigt, wird ein Resist40 aufgebracht, um das Plättchen mit Ausnahme der N-Kanal-Vorrichtung zu schützen und es wird Arsen durch Ionenimplantation eingebracht, um die Source- und Drain-N+Schichten 41 zu bilden. Das Gate 39 maskiert selbsttätig die relativ starken Source- und Drainbeläge 41, was in der

Weise geschieht, daß die Maske 40 keine kritische Genauigkeit zu haben braucht.

Dann wird, wie in Fig. 9 gezeigt, eine neue Maske 42 aufgebracht, so daß sie das Plättchen mit Ausnahme der Wanne 40 bedeckt, welche einen P-Kanal-Transistor aufnehmen soll sowie der Wanne 32, wo letztlich die Basis des Bipolartransistors vorhanden sein soll. Danach wird ein Borimplantat auf das Plättchen im Bereich der Bipolartransistorbasis 47 sowie im Bereich der Source- und Drainzonen 43 aufgebracht. Die Dosis wird so gewählt, daß die Leitfähigkeit der Bipolartransistorbasis optimiert wird. Wenngleich es nicht dargestellt ist, kann gleichzeitig die Maske 42 in ihren Umrissen bestimmt werden, um IC-Widerstände zu erzeugen. Die Implantierungsenergie hat einen relativ niedrigen Wert. Danach wird, wie in Fig. 10 gezeigt, eine zweite Maske 46 über der Maske 42 angebracht.

Diese zweite Maske hat Öffnungen oberhalb der Bipolartransistorbasis-Kontaktzone 49 und oberhalb der P-Kanal-Transistoren. Ein starkes Borimplantat wird dann bei relativ niedriger Energie aufgebracht, um die Source- und Drainzonen 43 zugleich mit der Basis-Kontaktzone 49 aufzubringen. Auch hier wieder kann, wenngleich

es nicht dargestellt ist, der IC-Widerstand gleichzeitig erzeugt werden.

Hiernach wird das Plättchen sorgfältig gereinigt und von Resistrückständen befreit; es wird ein passivierendes Oxid 45 als Belagschicht auf dem Plättchen (einschließlich der Gate-Bereiche 38, 39) aufgebracht, wie in Fig. 11 gezeigt.

Für den nächsten Schritt, der in Fig. 11 dargestellt ist, ist die Maske 50 wesentlich, die Öffnungen oberhalb der Ränder der Wannen 30 und 32 aufweist. Diese Maske wird als Ätzungsresist verwendet, um solche Teile der Oxidschicht 45 zu entfernen, die sich innerhalb der Löcher befinden. Dann wird der Resist 50 beseitigt und das Plättchen in an sich bekannter Weise einer Phosphorvorbedampfung und Eindiffusion ausgesetzt. Das Oxid 45 widersteht dieser Diffusion, so daß ein lokalisiertes Eindringen des Phosphors durchgeführt wird. Auf diese Weise wird ein N+Kontakt an jeder Wanne 30 und 32 erzeugt, wie dies durch die gestrichelten Linien 51 und 52 angedeutet ist. Diese N+Kontakte stellen ohmsche Anschlußverbindungen für das rückseitige Gate des P-Kanal-Transistors bei 51 sowie für den Kollektor des Bipolartransistors bei 52 dar. Die Diffusion 52 erstreckt sich als Kontakt bis zu der vergrabenen

_ ₂₇ _ 3511223

Schicht 13". Der Diffusionsschritt bewirkt das erneute Ziehen des Oxids über das freiliegende Silizium (in Fig. 11 nicht dargestellt). Der Phosphordiffusionsschritt umfaßt auch eine Hitzebehandlung, die gleichfalls dazu dient, die vorher aufgebrachten Belagschichten 41, 43, 47 und 49 zu aktivieren und zu diffundieren. Dies ist in Fig. 11 durch die gestrichelten Umrißlinien dargestellt.

Während das Oxid 45 eine Phosphordiffusion verhindert, ausgenommen dort, wo die Löcher photolithographisch geätzt worden sind, liegt die Oberfläche gegenüber dem Phosphoroxid frei. Dadurch wird eine Oberflächenbeschichtung von Phosphorsilikatglas (PSG) erzeugt, welches die Fähigkeit hat, Alkalimetallionen zu gettern, die anderenfalls Schwierigkeiten verursachen könnten, nachdem das IC-Plättchen fertiggestellt ist. Es ist allgemein bekannt, daß solches PSG einen sehr vorteilhaften stabilisierenden Einfluß auf die Parameter von IC-Transistoren hat.

Dann werden, wie in Fig. 12 gezeigt, Kontaktlöcher in das Oxid 45 eingeätzt. Diese Löcher, die mit 60 bis 69 bezeichnet sind, sollen schließlich mit einer Metallisierung versehen werden, welche die Transistoranschlußkontakte

bildet. Vorzugsweise werden diese Löcher photolithographisch mittels eines feuchten Verfahrens geätzt, das die Oxidlöcher, wie dargestellt, abgeschrägt hinterläßt. Dann wird der Resist 70 aufgebracht, so daß er das Plättchen mit Ausnahme der Kontaktlöcher 61 bedeckt. Nunmehr wird eine zweifache Implantierung mit Bor und mit Arsen bei relativ hoher Energie vorgenommen. Fig. 13 zeigt eine vergrößerte Darstellung des Plättchenbereichs um das Loch 61 herum.

Arsen, eine relativ schwere Substanz, dringt bis zu einer nicht sehr großen Tiefe 80 ein, indem es ein N+Implantat bildet. Aber das Bor, das mit einer relativ hohen Energie implantiert wird, bildet bei seinem Eindringen eine ausgedehnte Basisschicht 81. Außerdem überschreitet, da eine beachtliche Durchdringung des abgeschrägten Oxids an dem Loch 61 stattfindet, die seitliche Ausdehnung des Bereichs 81 diejenige des Bereichs 80. Da somit das zweifache Implantat durch das Oxid 45 maskiert ist, wird das Emitterimplantat bei 80 stets von dem Basisimplantat bei 81 überrundet. Dies bedeutet, daß der Emitter des Bipolartransistors automatisch von selbst mit der Basis ausgerichtet ist.

Gewünschtenf al Is kann der Kollektorkontcikt des Bipolartransistors von Fig. 12 gleichfalls den Implantaten von Fig. 13 unterworfen werden. Dadurch wird der Kollektorkontaktwiderstand herabgesetzt. Da der Bereich 52 stark mit Phosphor dotiert ist, wird das Bor überwältigt, aber das Arsen ergänzt das Phosphor an der Plättchenoberfläche. Dann wird der Resist beseitigt und das Plättchen sorgfältig gereinigt, worauf die Emitter- und Basisioncnimplantate 80 und 81 in einer inerten Atmosphäre geglüht werden. Dies aktiviert die Belagschichten und veranlaßt sie, etwas zu diffundieren, oxidiert aber nicht das in den Öffnungen freiliegende Silizium. Da das Bor schneller diffundiert als Arsen, verbreitert das Bor die Transistorbasis wie mit der gestrichelten Linie 81 in Fig. 13 angedeutet. Das Arsen diffundiert bis zu der gestrichelten Linie 80 und bildet den Emitter des Transistors. Die Dosierung des Borionenimplantats in den Kontaktbereich 49 wird so gewählt, daß ein Kontaktbereichwiderstand der Basis des Bipolartransistors von etwa 200 Ohm (pro Quadrat) nach dem Bearbeitungsvorgang hervorgerufen wird. Der Basiswiderstand nach dem Bearbeitungsvorgang beträgt etwa 2K Ohm (pro Quadrat). Hierdurch wird die

Hochtemperaturbehandlung vollendet. Alle nachfolgenden Schritte sind in der ALS-Technik an sich bekannt.

Als nächstes wird das Plättchen mit einem Platinbelag versehen. Dann wird das Plättchen gesintert, damit das Platin mit dem Silizium dort reagiert, wo das Platin das Silizium in den vorher in die Schicht 45 eingeätzten Kontaktlochern 60 bis 69 berührt. Dadurch wird eine dünne Platinsi1izidschicht in jedem der Kontaktlöcher gebildet. Das übrige, nicht zur Reaktion gelangte Platin wird dann mit einer Aqua-Regia-Ätzung entfernt. Das Platinsilizid innerhalb des Loches 62 überlappt sowohl den Basiskontakt als auch den aus epitaktischem Material vom N-Typ bestehenden Kollektor. Da der Basiskontakt verhältnismäßig stark dotiert ist, ist der angeschlossene Silizidkontakt ohmisch. Wo das Silizid sich über den relativ leicht dotierten Kollektor in der Wanne 32 erstreckt, wird eine Schottky-Diode gebildet. Somit ist zu dem Kollektor-Basis-Übergang des Bipolartransistors eine Schottky-Diode parallel geschaltet. Wenn ein gewöhnlicher Transistor (also keine Vorrichtung nach Schottky) gewünscht wird, wird das Loch 62 auf den Basiskontaktbereich begrenzt.

— j j. —

Wo das Platinsilizid eine stark dotierte Siliziumoberfläche berührt wie es bei den Löchern 60, 61 und 63 bis 69 der Fall ist, ergibt sich ein hochleitfähiger ohmscher Kontakt. Dann wird eine Lage aus einer Titan-Wolfram-Legierung auf das Plättchen aufgebracht, worauf eine dicke Aluminiumschicht folgt. Diese Metallschichten sind photolithographisch mit solchem Umriß gestaltet, daß die Kontakte 70 bis 79 gebildet werden. Die Kontakte 70 bis 72 stellen Kollektor, Emitter bzw. Basis des nach Schottky geklemmten Bipolartransistors dar. Die Kontakte 73 bis 76 stellen rückseitiges Gate, Source, Gate bzw. Drain des P-Kanal-Transistors dar. Die Kontakte 77 bis 79 stellen Source, Gate bzw. Drain des N-Kanal-Transistors dar.

Gewünschtenfalls kann als Alternative die Aluminiumschicht, durch eine relativ dünne Aluminium-Kupfer-Legierung ersetzt werden und es kann dann das geätzte Metall mit einer Iso-'' lierschicht mit Wegen überzogen werden und es kann eine zweite Schicht mit Leiterbahnen aufgebracht werden. Diese Doppelmetallschicht ist zu bevorzugen, wenn verhältnismäßig komplizierte Leiterverbindungen erforderlich sind. Nach der Metallisierung kann das Plättchen

in bekannter Weise mit (nicht dargestellten) Schichten von aufgedampftem Oxid und aufgedampftem Nitrid zwecks Passivierung und Schutz überzogen werden.

Claims

Dl PL.-I NG. J. RICHTER . : . ; P A T;E~;Nί""Γ;Α N W A L T E DIPL.-ING. F. WERDERMANN "" 351 12 7

2UGfL. VERTRETER BEIM EPA · PROFESSIONAL REPRESENTATIVES HEFORE EPO · MANDATAIRES AGREES PRIi^ L OtB

2OOO HAMBURG 36 2 7.

NEUER WALL IO

•g· (O 4O) 340045/3400

TELEGRAMME: INVENTIUS HAMBURG

TELEX 2163S51 INTU D

UNSER ZEICHEN/OUR FILE N . 84

Anmelder:

NATIONAL SEMICONDUCTOR CORPORATION,

2900 Semiconductor Drive,

Santa Clara, Kalif. 95051 (V.St.A.)

Verfahren zur Herstellung isolierter Bipolartransistoren in Verbindung mit CMOS-Halbleiy terstrukturen.

Patentansprüche:

Verfahren zur Herstellung isolierter Bipolartransistoren in Verbindung mit CMOS-Transistoren, gekennzeichnet durch folgende Schritte:

Es wird von einem Halbleiterplättchen mit einem ersten Leitfähigkeitstyp ausgegangen;

darauf wird ein erster Fremdstoff eines entgegengesetzten Leitfähigkeitstyps in solchen Bereichen aufgebracht, wo Bipolartransistoren hergestellt werden sollen;

dann wird ein zweiter Fremdstoff von dem ersten Leitfähigkeitstyp in solchen Bereichen aufgebracht, wo CMOS-Transistoren mit einer Kanalleitfähigkeit vom entgegengesetzten Leitfähigkeitstyp hergestellt werden sol lenzes wird eine Schicht aus epitaxialem Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps auf das Plättchen und den ersten und zweiten Fremdstoffbereich aufgebracht; es wird pin dritter Fremdstoff vom ersten Leitfähigkeitstyp auf der Oberfläche der epitaxialen Schicht in solchen Bereichen angebracht, wo die CMOS-Transistoren mit einer Kanalleitfähigkeit vom entgegengesetzten Leitfähigkeitstyp hergestellt werden sollen;

es wird ein oxidationsbeständiger Belag auf die epitaxiale Schicht aufgebracht;

der oxidationsbeständige Belag wird in den Bereichen zwischen den Transistoren, in denen eine Isolation erwünscht ist, entfernt;

das Plättchen wird in einer oxidierenden Atmosphäre erhitzt, so daß der Halbleiter oxidiert wird, und die Erhitzung wird fortgesetzt, bis die epitaxiale Schicht annähernd von dem entstehenden Oxid durchdrungen ist, wobei die Erhitzung gleichzeitig den zweiten und dritten

Fremdstoff veranlaßt, zueinander hin zu diffundieren, ineinander überzugehen und eine Wanne von dem ersten Leitfähigkeitstyp in der epitaxialen Schicht zu bilden;
es wird ein Gate-Oxid gebildet;

es wird eine polykristalline Halbleiterschicht über dem Gate-Oxid angebracht und durch Dotierung leitfähig gemacht;

dann wird die polykristalline Halbleiterschicht bis auf solche Bereiche, an denen CMOS-Transistor-Gate-Elektroden gewünscht werden, entfernt;

dann wird das Plättchen mit einem Resist maskiert, der eine Öffnung in solchen Bereichen aufweist, wo CMOS-Transistoren mit einer Kanalleitfähigkeit von dem entgegengesetzten Leitfähigkeitstyp gewünscht werden, und es wird ein vierter Fremdstoff von dem entgegengesetzten Leitfähigkeitstyp aufgebracht, so daß das in der Öffnung freiliegende polykristalline Gate die Selbstausrichtung des aufgebrachten Materials bewirkt und Transistorsource- und Drainbereiche erzeugt werden;

das Plättchen wird mit einem Resist maskiert, so daß Öffnungen in solchen Bereichen verbleiben, wo Bipolartransistor-Basis-Elektroden

und CMOS-Transistoren mit einer Kanalleitfähigkeit vom ersten Typ gewünscht werden, und es wird ein fünfter Fremdstoff vom ersten Leitfähigkeitstyp durch Ionenimplantation implantiert; dann wird ein passivierendes Oxid auf das Plättchen aufgebracht, so daß die polykristallinen Gates, der vierte und fünfte Fremdstoffbelag, und die bipolaren Transistorbereiche bedeckt werden;

nunmehr wird das Plättchen mit einem Resist mit Öffnungen maskiert, die in solchen Bereichen liegen, wo Bipolartransistor-Kollektorkontakte und rückseitige CMOS-Transistor-Gatekontakte gewünscht werden, es wird das in den Maskenöffnungen freiliegende passivierende Oxid entfernt und ein siebter Fremdstoff vom entgegengesetzten Leitfähigkeitstyp durch die so geschaffenen Öffnungen hindurch in das passivierende Oxid diffundiert, und zwar so weit bis der siebte Fremdstoff in den ersten Fremdstoff übergeht;

das Plättchen wird nun mit einem Resist mit Öffnungen maskiert, die dort angeordnet sind, wo aktive Anschlußkontakte der Vorrichtung für den CMOS und die bipolaren Transistoren gewünscht werden und es werden Löcher in das

passivierende Oxid eingeätzt;

darauf wird das Plättchen mit einem Resist maskiert, der Öffnungen in solchen Bereichen aufweist, wo Emitter der Bipolartransistoren gewünscht werden, und es werden in das so freigelegte Halbleitermaterial ein achter Fremdstoff vom ersten Leitfähigkeitstyp und ein neunter Fremdstoff vom entgegegengesetzten Leitfähigkeitstyp implantiert, wobei der achte Fremdstoff bis zu einer Höhe aufgebracht wird, die so gewählt ist, daß der erwünschte Bipolartransistor-Basisbereich gebildet wird, und wobei der neunte Fremdstoff bis zu einer Höhe in dem Halbleitermaterial aufgebracht wird, bei der der gewünschte Bipolartransistor-Emitter gebildet wird;

danach wird das Plättchen erhitzt, um den achten und neunten Fremdstoff zu aktivieren und zu diffundieren; und

es wird eine Metallisierung auf die Elektroden aufgebracht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das ursprüngliche Halbleiterplättchen, von dem ausgegangen wird, aus Silizium vom P-Typ besteht, daß die epitaxiale Schicht eine solche vom N-Typ ist, daß der erste Fremdstoff Antimon, der zweite, dritte, fünfte,

sechste und achte Fremdstoff Bor, der siebte Fremdstoff Phosphor und der vierte und neunte Fremdstoff Arsen ist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß sämtliche Fremdstoffe mit Ausnahme des siebten Fremdstoffs durch Ionenimplantation eingebracht werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Rückseite des Plättchens nach dem Oxidationsvorgang einer Ionenimplantation mit Argon unterworfen wird, so daß innere Versetzungen herbeigeführt werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß eine rückseitige Ionenimplantation mit Argon vor dem Oxidationsvorgang vorgenommen wird.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß vor dem Aufbringen der polykristallinen Halbleiterschicht ein Fremdstoff vom ersten Typ durch Ionenimplantation eingebracht wird, um die Schwelle des Transistors, gemessen nach Vollendung der Bearbeitung, einzustellen, wobei dieser zusätzliche Schritt nach dem Schritt des rückseitigen Ionenbombardements ausgeführt wird.
7. Verfahren zum Herstellen von Emitter- und Basiszonen bei Bipolartransistoren in einem monolithisch integrierten Halbleiterschaltungsplättchen, gekennzeichnet durch folgende Schritte:

Es wird ein passivierendes Oxid auf dem Plättchen gebildet;

es wird eine Öffnung in dem Oxid dort eingeätzt, wo der Emitter gewünscht wird; es werden Basis- und Emitterfremdstoffe in das Plättchen implantiert, wobei die Öffnung als Implantatmaske dient und wobei die Art des Basisfremdstoffes so gewählt wird, daß sie leichter ist als die Art des Emitterfremdstoffs; und

das Plättchen wird geglüht, um die Fremdstoffe zu aktivieren, so daß die Basisfremdstoffe die Emitterfremdstoffe umgeben.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Öffnung in der Weise geätzt wird, daß eine schräge Oxidkante gebildet wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Emitterfremdstoff Arsen und der Basisfremdstoff Bor ist.

-βίο. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Bor zeitlich vor dem Arsen implantiert wird.